JPH06289808A - プラズマアドレス表示素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 隣り合う放電チャネルの間でアノード電極又
はカソード電極を共用した構造で、放電チャネルの安定
且つ効率的な線順次走査を可能にする。 【構成】 プラズマアドレス表示素子は列状のデータ電
極Ｄを備えた表示セル１と行状の放電チャネルＰを備え
たプラズマセル２を互いに重ねたフラットパネル構造を
有する。交互に配列したアノード電極Ａ及びカソード電
極Ｋは夫々隣り合う放電チャネルＰ間で共用した電極構
造を有する。アノード電極Ａ及びカソード電極Ｋに所定
の電圧を印加し順次放電チャネルＰにプラズマ放電を発
生させて選択走査を行なうと同時にデータ電極Ｄに所定
のデータ電圧を印加して画像を表示する。この際、各放
電チャネルＰについてプラズマ放電発生以外の期間、カ
ソード電極／アノード電極間電圧、データ電極／アノー
ド電極間電圧及びデータ電極／カソード電極間電圧の最
大値が所定のプラズマ放電開始電圧を超えない様に制御
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、列状のデータ電極を備
えた表示セルと行状の放電チャネルを備えたプラズマセ
ルを互いに重ねたフラット構造を有するプラズマアドレ
ス表示装置の駆動方法に関する。より詳しくは、データ
電極、アノード電極及びカソード電極に対する印加電圧
制御方法に関する。

【０００２】

【従来の技術】プラズマアドレス表示素子は例えば特開
平１−２１７３９６号公報に開示されており、図８にそ
の構造を示す。プラズマアドレス表示素子は液晶セル１
０１とプラズマセル１０２とを薄板ガラス等からなる中
間基板１０３を介して重ねたフラットパネル構造を有し
ている。プラズマセル１０２は下側の基板１０４を用い
て形成されており、その表面には互いに平行な複数の溝
１０５が設けられている。各溝１０５は中間基板１０３
によって気密封止されている。その中にはイオン化可能
なガスが封入されており個々に分離した放電チャネル１
０６を形成する。各溝１０５の間の凸条部１０７は個々
の放電チャネル１０６を分離する隔壁又はリブとしての
役割を果たすとともに、中間基板１０３に対する下側基
板１０４のギャップスペーサとしての役割も果たしてい
る。各溝１０５の底部には互いに平行な一対の電極１０
８，１０９が設けられている。これら一対の電極は放電
チャネル１０６内のガスをイオン化しプラズマ放電を発
生する為のアノード電極及びカソード電極として機能す
る。

【０００３】一方液晶セル１０１は中間基板１０３と上
側基板１１０とによって挟持された液晶層１１１を備え
ている。上側基板１１０の内表面にはストライプ状のデ
ータ電極１１２が形成されている。このデータ電極１１
２は前述した放電チャネル１０６と直交している。デー
タ電極１１２が列駆動単位となり放電チャネル１０６が
行走査単位となって両者の交差部分に行列状の画素が規
定される。

【０００４】かかる表示素子においては、プラズマ放電
が行なわれる放電チャネル１０６を線順次で選択走査す
るとともに、液晶セル１０１側のデータ電極１１２に対
して線順次走査と同期してアナログデータ電圧を印加す
る事により所望の画像を表示する。放電チャネルにプラ
ズマ放電が発生するとその内部は略アノード電位に維持
される。この状態でデータ電極１１２にデータ電圧を印
加すると中間基板１０３を介して各画素の液晶層１１１
にデータが書き込まれる。プラズマ放電が終了すると放
電チャネル１０６は浮遊電位となり書き込まれたデータ
が各画素に保持される。所謂サンプリングホールドが行
なわれており、放電チャネル１０６はサンプリングスイ
ッチとして機能する一方、液晶層１１１はサンプリング
キャパシタとして機能する。サンプリングされたデータ
に応じて液晶が動作し表示素子の点灯及び消灯が画素単
位で行なわれる。

【０００５】

【発明が解決しようとする課題】上述したパネル構造で
は、互いに独立に制御し得るアノード電極及びカソード
電極が一対となって１本の放電チャネルを構成してい
る。しかも、個々の放電チャネルは中間基板及び隔壁に
よって密閉されており、発生したプラズマが隣接する放
電チャネルへ漏れる事がない構造をとっている。駆動波
形は、液晶層への直流成分の印加を防ぐ為、データ電圧
の最大振幅と最小振幅の中心値をアノード電位として固
定している。即ち、全てのアノード電極は共通に接続さ
れ且つ一定電位に保持される。一方、カソード電極を順
次走査し、放電チャネル毎に順次プラズマ放電を発生さ
せている。しかしながら、ｎ本の放電チャネルを設ける
為には２ｎ本の電極（アノード電極、カソード電極各々
ｎ本）が必要となる。従って、プラズマアドレス表示素
子を透過型構造とした場合、電極表面積の占める割合が
大きくなり画面が相当程度遮閉される為開口率が低くな
るという欠点がある。この為、電極本数を半減した放電
チャネル構造が、例えば特開平４−２６５９３１号公報
に開示されている。これによると、交互に配列したアノ
ード電極及びカソード電極を夫々隣り合う放電チャネル
間で共用した構造とし、電極本数の半減化を達成してい
る。以下、これをオープンセル構造と称する事にする。
このオープンセル構造では安定且つ効率的な放電チャネ
ルの選択走査を可能とする駆動方法が解決すべき課題と
なっている。

【０００６】

【課題を解決するための手段】本発明にかかる駆動方法
が適用されるプラズマアドレス表示素子は、基本的に列
状のデータ電極を備えた表示セルと行状の放電チャネル
を備えたプラズマセルを互いに重ねたフラットパネル構
造を有し、交互に配列したアノード電極及びカソード電
極を夫々隣り合う放電チャネル間で共用した電極構造を
有する。本発明にかかる駆動方法は、アノード電極及び
カソード電極に所定の電圧を印加し順次放電チャネルに
プラズマ放電を発生させて選択走査を行なうと同時にデ
ータ電極に所定のデータ電圧を印加して画像表示を行な
う。この際、各放電チャネルについてプラズマ放電発生
以外の期間、カソード電極／アノード電極間電圧、デー
タ電極／アノード電極間電圧及びデータ電極／カソード
電極間電圧の最大値が所定のプラズマ放電開始電圧を超
えない様にした事を特徴とする。好ましくは、一つの放
電チャネルにおけるプラズマ放電が停止し次の放電チャ
ネルでプラズマ放電が開始するまでの期間、データ電極
への印加電圧を固定するとともに、アノード電極の電位
をデータ電圧の最大振幅の中心値に保持する。

【０００７】

【作用】プラズマ放電はアノード電極とカソード電極の
間に所定の放電開始電圧を超える電圧が印加された時に
発生し、所定の放電維持電圧よりも低い電圧になるとプ
ラズマ放電は停止する。本発明によれば、このプラズマ
放電を応用して放電チャネルの選択走査を行なう際、デ
ータ電圧の書き込み動作時以外の期間においては、アノ
ード電極／カソード電極間のみならず、データ電極／ア
ノード電極間及びデータ電極／カソード電極間において
も放電開始電圧を超える電圧が印加されない様にしてい
る。仮に、本来プラズマ放電を休止させるべき期間にお
いてアノード電極、カソード電極、データ電極へ印加さ
れる電圧の差が放電開始電圧を超えると意図しない電極
間でプラズマ放電が起り意図しないプラズマスイッチが
閉じてしまう。別の画素に書き込むべき画像情報に対応
したデータ電圧が意図しないプラズマ放電の起った画素
に書き込まれてしまう。即ち、本来表示しようとした情
報が正しく制御されていない放電によって破壊されてし
まうという不都合が生じる。

【０００８】

【実施例】図１を参照して、本発明にかかるプラズマア
ドレス表示素子の駆動方法を説明する。（Ａ）はオープ
ンセル構造を有するプラズマセル表示素子の構成を示し
ており、（Ｂ）は電極配列を表わしている。図示する様
に、プラズマアドレス表示素子は表示セル１とプラズマ
セル２と両者の間に介在する薄板ガラスからなる中間基
板３とを積層したフラットパネル構造を有する。中間基
板３は表示セル１を駆動する為にできる限り薄い事が必
要であり、例えば５０μｍ程度の板厚を有する。表示セ
ル１は上側のガラス基板４を用いて構成されており、そ
の内側主面には透明導電膜からなる複数のデータ電極Ｄ
が互いに列方向に沿って平行に形成されている。上側基
板４はスペーサ５を用いて所定の間隙を介し中間基板３
に接合されている。間隙内には電気光学材料である液晶
層６が充填されている。この間隙寸法は通常５μｍ程度
であり表示面全体に渡って均一に保つ必要がある。本実
施例においては電気光学材料として液晶が用いられてい
るが必ずしもこれに限られるものではない。

【０００９】一方、プラズマセル２は下側のガラス基板
７を用いて構成されている。下側基板７の内表面にはア
ノード電極Ａ及びカソード電極Ｋが交互に形成されてい
る。なお、以下必要に応じ個々のアノード電極及びカソ
ード電極を特定する為番号を付する事にする。例えば、
１番目のアノード電極はＡ１で表わされ、１番目のカソ
ード電極はＫ１で表わされる。アノード電極Ａ及びカソ
ード電極Ｋはデータ電極Ｄに交差する様に行方向に沿っ
て配列されている。アノード電極Ａ及びカソード電極Ｋ
の上に沿って隔壁８が形成されており、その頂部は中間
基板３に当接してプラズマセル２の間隙寸法を一定に制
御する。下側基板７の周辺部に沿って低融点ガラス等か
らなるシール材１０が配設されており、中間基板３と下
側基板７とを接合している。両者の間に気密封止された
空間９が形成される。この空間９の内部にはイオン化可
能なガスが封入されている。ガス種は例えばヘリウム、
ネオン、アルゴン、キセノンあるいはこれらの混合気体
から選ぶ事ができる。空間９は隔壁８によって分割され
ており各々放電チャネルＰを構成する。なお、個々の放
電チャネルを特定する必要がある場合には、番号を付し
てこれを表わす事にする。例えば、１番目の放電チャネ
ルはＰ１で表わされる。本発明ではアノード電極Ａ及び
カソード電極Ｋは隣り合う放電チャネルＰによって共用
されている。例えば、１番目のアノード電極Ａ１は１番
目の放電チャネルＰ１と２番目の放電チャネルＰ２の両
方に露出している。又、２番目のカソード電極Ｋ２は２
番目の放電チャネルＰ２と３番目の放電チャネルＰ３の
両方に露出している。隣接する一対のアノード電極Ａ及
びカソード電極Ｋとの間に所定の電圧を印加すると封入
されているガスが選択的にイオン化され対応する放電チ
ャネルが選択できる。例えば、アノード電極Ａ１とカソ
ード電極Ｋ１の間に所定の電圧を印加すると放電チャネ
ルＰ１が選択される。放電チャネルＰとデータ電極Ｄと
の交差部に個々の画素１１が規定される。

【００１０】引き続き図１を参照して駆動方法を説明す
る。基本的に、アノード電極Ａ及びカソード電極Ｋに所
定の電圧を印加し順次放電チャネルＰにプラズマ放電を
発生させて選択走査を行なうと同時に、データ電極Ｄに
所定のデータ電圧を印加して画像を表示する。この際、
選択方式としては順次１本ずつ放電チャネルＰ１からＰ
８まで走査し１フレームで１画面とする事ができる。あ
るいは、１本おきに放電チャネルＰを選択し２フレーム
で１画面を構成する方式としても良い。例えば、第１フ
レームで奇数番目の放電チャネルＰ１，Ｐ３，Ｐ５，Ｐ
７を選択し、第２フレームで偶数番目の放電チャネルＰ
２，Ｐ４，Ｐ６，Ｐ８を選択走査する。何れにしても、
本発明にかかる駆動方法の特徴事項は、各放電チャネル
Ｐについてプラズマ放電発生以外の期間、カソード電極
Ｋ／アノード電極Ａ間電圧、データ電極Ｄ／アノード電
極Ａ間電圧及びデータ電極Ｄ／カソード電極Ｋ間電圧の
最大値が所定のプラズマ放電開始電圧を超えない様に制
御する事である。例えば、放電チャネルＰ２が選択され
プラズマ放電が発生したとすると、この期間隣りの放電
チャネルＰ１及びＰ３は非選択状態にある。この時、選
択されたアノード電極Ａ１とカソード電極Ｋ２との間に
プラズマ放電開始電圧を超える電圧が印加される。一
方、選択されたアノード電極Ａ１と非選択のカソード電
極Ｋ１との間の電圧はプラズマ放電開始電圧を超えない
様に制御される。同様に、選択されたカソード電極Ｋ２
とその隣りの非選択のアノード電極Ａ２との間の電圧は
プラズマ放電開始電圧を超えない様に制御される。又、
全てのデータ電極Ｄと非選択状態にあるアノード電極Ａ
との間の電圧が放電開始電圧を超えない様に制御され
る。同様に、全てのデータ電極Ｄと非選択状態にあるカ
ソード電極Ｋとの間の電圧も放電開始電圧を超えない様
に制御される。

【００１１】図２は一つの画素についての等価回路を示
す。プラズマスイッチＳＷは放電チャネルＰを機能的に
表わしたものであり、プラズマ放電が発生するとスイッ
チが導通しデータ電圧Ｖｄが画素に印加される。このデ
ータ電圧Ｖｄは液晶層からなる容量Ｃ１と中間基板の容
量Ｃ２に分割されて画素に書き込まれる。プラズマ放電
が停止するとプラズマスイッチＳＷは開いた状態にな
り、液晶容量Ｃ１及び中間基板容量Ｃ２に蓄積された電
圧が保持される。この動作を通じて液晶層の光学的な性
質が変化し書き込まれた情報が表示される。従って、表
示素子としての動作は、プラズマ放電が発生している期
間におけるデータの書き込み、プラズマ放電が停止した
直後の期間におけるデータの固定及び次のフレームでプ
ラズマ放電を起しデータを書き込むまでの非選択期間に
おけるデータの保持から構成されている。保持期間にお
いてはプラズマスイッチＳＷが開いた状態であるから各
電極間に放電開始電圧を超す電圧が印加されない限り固
定動作で決まったデータ電圧が維持される。

【００１２】図３はプラズマ放電の電流電圧特性を示す
グラフである。プラズマ放電は一対の電極の間に所定の
放電開始電圧Ｖｓを超える電圧が印加された時に開始
し、所定の放電維持電圧よりも低い電圧になるとプラズ
マ放電は停止する。かかるプラズマ放電を応用して放電
チャネルの走査を行なう際、書き込み動作時以外の期間
においてはアノード電極／カソード電極間のみならず、
データ電極／アノード電極間及びデータ電極／カソード
電極間にも放電開始電圧Ｖｓを超える電圧が印加されな
い様に制御している。仮に、本来放電を意図していない
不正規の期間においてアノード電極、カソード電極、デ
ータ電極へ印加される電圧の差が放電開始電圧Ｖｓを超
えると、不正規の電極間でプラズマ放電が起り、意図し
ないプラズマスイッチが導通してしまう。別の画素に書
き込む情報に対応して印加されているデータ電圧が、不
正規な放電の起った画素に誤って書き込まれてしまう。
即ち、本来表示しようとした情報が制御されない不正規
なプラズマ放電によって破壊されてしまう不都合が生じ
る事になる。

【００１３】図４は本発明にかかる駆動方法に用いられ
る駆動波形の具体例を示す。本例では、データ信号は最
大振幅Ｖｄ＋と最小振幅Ｖｄ−の間で変動するデータ電
圧として与えられる。その中心値は非選択時のアノード
電位ＶＡ（us）と一致する様になっており、ＤＣ（直
流）が液晶層に印加されるのを防いでいる。即ち、
（（Ｖｄ＋）−（Ｖｄ−））／２＝ＶＡ(us)である。
又、選択時のアノード電位ＶＡ（ｓ）よりもデータ電極
の最大電位は低く抑えられている。即ち、ＶＡ（ｓ）＞
ＶＡ(us)＋（Ｖｄ＋）である。又、非選択時のカソード
電位ＶＫ(us)は非選択時のアノード電位ＶＡ(us)に等し
くなる様に設定されている。さらに、アノード電極及び
カソード電極が同時に選択された時にのみ放電開始電圧
Ｖｓを超える電圧が両電極間に印加される様に設定す
る。即ち、Ｖｓ＜ＶＡ（ｓ）−ＶＫ（ｓ），Ｖｓ＞ＶＡ
（ｓ）−ＶＡ（us），Ｖｓ＞ＶＫ（us）−ＶＫ（ｓ）の
関係が保たれる。これらの設定を用いると選択時以外に
はアノード電極／カソード電極以外に放電開始電圧Ｖｓ
を超える電圧の印加がない状態を作る事ができる。一対
のアノード電極及びカソード電極に着目すると、選択期
間の前半にデータ電圧の書き込みが行なわれ後半で固定
動作が行なわれる。その後、非選択期間では固定された
データ電圧がそのまま保持される。この際、対応する放
電チャネルにおけるプラズマ放電が停止し次の放電チャ
ネルでプラズマ放電が開始するまでの間、データ電極へ
の印加電圧を固定するとともに、アノード電極の電位を
データ電圧の最大振幅の中心値に保持する様にしてい
る。なお、図４に示す様に、電圧波形の見易さの為、書
き込み期間と固定期間を合わせて選択期間と表記する事
にする。

【００１４】図５は具体的な電位レベルの関係を模式的
に示したものである。図から理解される様に、データ電
圧の最大値Ｖｄ＋と最小値Ｖｄ−の中心値が、非選択時
のアノード電位ＶＡ(us)と一致する様に設定されてい
る。又、非選択時のカソード電位ＶＫ(us)は非選択時の
アノード電位ＶＡ(us)と等しくなる様に設定されてい
る。加えて、選択時のアノード電位ＶＡ（ｓ）と選択時
のカソード電位ＶＫ（ｓ）の差は放電開始電圧Ｖｓを超
える様に設定されている一方、データ電圧の最大値Ｖｄ
＋は放電開始電圧Ｖｓを超える事がない。

【００１５】最後に、図４に示した駆動波形を用いて、
実際にプラズマアドレス表示素子を駆動する場合の具体
例を説明する。図６はこの具体例におけるプラズマアド
レス表示素子の電極配置構成を示す模式図である。本例
ではアノード電極Ａがカソード電極Ｋよりも１本多い電
極配列構造となっている。

【００１６】図７は、図６に示した電極パタンに対して
２個のフレームで１個の画面を構成する場合の駆動波形
と、各放電チャネルに発生する電圧レベルを示すタイミ
ングチャートである。フレーム毎に交互に且つ隣接した
放電チャネルの１本おきに、放電開始電圧Ｖｓを超える
電圧が印加される様に制御してある。例えば、ｊ番目の
フレームにおいて１番目の選択期間ではアノード電極Ａ
１にＶＡ（ｓ）が印加されカソード電極Ｋ１にＶＫ
（ｓ）が印加される。従って、放電チャネルＡ１／Ｋ１
に放電開始電圧Ｖｓを超えるパルス電圧が印加される。
この時、隣りの放電チャネルＡ２／Ｋ１にはＶＡ（us）
−ＶＫ（ｓ）の電圧パルスが印加されるが、放電開始電
圧Ｖｓを超える事がないのでプラズマ放電は発生しな
い。以下同様に、２番目の選択期間では、アノード電極
Ａ２とカソード電極Ｋ２が選択され、１本おいた放電電
極Ａ２／Ｋ２がプラズマ放電を発生させる。この様にし
てｊ番目のフレームが終了し、次のｊ＋１番目のフレー
ムに移ると、第１番目の選択期間でアノード電極Ａ２と
カソード電極Ｋ１が選択され、対応する放電チャネルＡ
２／Ｋ１にプラズマ放電が発生する。この放電チャネル
は、先のｊ番目のフレームにおいて走査されなかったも
のである。以上の様にして、２個のフレームで一つの画
面を表示でき、２ｎ＋１本の電極によって２ｎ個の放電
チャネルを順次走査する事が可能になる。先に説明した
２ｎ本の電極を用いてｎ個の放電チャネルを走査する従
来例に比較し、略２倍の密度の表示が可能になる優位性
を持っている。

【００１７】

【発明の効果】以上説明した様に、本発明によれば、各
放電チャネルについてプラズマ放電発生以外の期間、カ
ソード電極／アノード電極間電圧、データ電極／アノー
ド電極間電圧及びデータ電極／カソード電極間電圧の最
大値が所定のプラズマ放電開始電圧を超えない様に制御
する事により、不規則なプラズマ放電の発生を抑制し表
示を安定化して画像品位を向上させる事ができるという
効果が得られる。かかる駆動方式を採用する事により、
オープンセル構造のプラズマアドレス表示素子を安定的
且つ効率的に動作させる事ができ開口率の向上が実現で
きる。

【図面の簡単な説明】

【図１】本発明にかかるプラズマアドレス表示素子の駆
動方法を示す説明図である。

【図２】プラズマアドレス表示素子の１個の画素に対応
する等価回路図である。

【図３】放電チャネルの電圧電流特性を示すグラフであ
る。

【図４】本発明にかかるプラズマアドレス表示素子の駆
動方法に用いる動作波形を示す波形図である。

【図５】データ電極、カソード電極、アノード電極に印
加される電圧レベルを示す模式図である。

【図６】プラズマアドレス表示素子の電極配列の具体例
を示すパタン図である。

【図７】本発明にかかるプラズマアドレス表示素子の駆
動方法の具体例を示すタイミングチャートである。

【図８】従来のプラズマアドレス表示素子の一例を示す
模式的な一部破断斜視図である。

【符号の説明】

１ 表示セル ２ プラズマセル ３ 中間基板 ４ 上側基板 ６ 液晶層 ７ 下側基板 ８ 隔壁 Ａ アノード電極 Ｄ データ電極 Ｋ カソード電極 Ｐ 放電チャネル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｊ 17/49 Ｊ 9376−5Ｅ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 列状のデータ電極を備えた表示セルと行
   状の放電チャネルを備えたプラズマセルを互いに重ねた
   フラットパネル構造を有し、交互に配列したアノード電
   極及びカソード電極を夫々隣り合う放電チャネル間で共
   用した電極構造を有するプラズマアドレス表示素子の駆
   動方法において、 アノード電極及びカソード電極に所定の電圧を印加し順
   次放電チャネルにプラズマ放電を発生させて選択走査を
   行なうと同時にデータ電極に所定のデータ電圧を印加し
   て画像を表示する際、 各放電チャネルについてプラズマ放電発生以外の期間、
   カソード電極／アノード電極間電圧、データ電極／アノ
   ード電極間電圧及びデータ電極／カソード電極間電圧の
   最大値が所定のプラズマ放電開始電圧を超えない事を特
   徴とするプラズマアドレス表示素子の駆動方法。
2. 【請求項２】 一つの放電チャネルにおけるプラズマ放
   電が停止し次の放電チャネルでプラズマ放電が開始する
   までの期間、データ電極への印加電圧を固定するととも
   に、アノード電極の電位をデータ電圧の最大振幅の中心
   値に保持する事を特徴とする請求項１記載のプラズマア
   ドレス表示素子の駆動方法。