JPH08314414A - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JPH08314414A JPH08314414A JP7138704A JP13870495A JPH08314414A JP H08314414 A JPH08314414 A JP H08314414A JP 7138704 A JP7138704 A JP 7138704A JP 13870495 A JP13870495 A JP 13870495A JP H08314414 A JPH08314414 A JP H08314414A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- signal
- drive circuit
- discharge channel
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 表示セルの線順次走査を行なう放電チャネル
に流れる放電電流を個々に最適化する。 【構成】 パネル０は列状の信号電極Ｄを有する表示セ
ルと行状の放電チャネル（Ｋ，Ａ）を有するプラズマセ
ルとを互いに重ねた積層構造を有し、信号電極Ｄと放電
チャネル（Ｋ，Ａ）の交差部に行列状の画素１を規定す
る。垂直駆動回路２は各放電チャネル（Ｋ，Ａ）に順次
駆動パルスを印加して放電を発生させ、行順次で画素１
を選択するフィールド走査を繰り返し行なう。水平駆動
回路３は各信号電極Ｄに画像信号を印加して選択された
画素１に書き込む。垂直駆動回路２は各放電チャネル
（Ｋ，Ａ）の放電状態をフィールド走査毎に検出する検
出抵抗１４を備えている。又、コンパレータ１７、メモ
リ１９、フリップフロップ１３等からなる制御手段を備
えており、先のフィールド走査で得られた検出結果に従
って次のフィールド走査で印加される駆動パルスＱ１，
Ｑ２，…，Ｑｎの幅を個々の放電チャネル別に制御す
る。
に流れる放電電流を個々に最適化する。 【構成】 パネル０は列状の信号電極Ｄを有する表示セ
ルと行状の放電チャネル（Ｋ，Ａ）を有するプラズマセ
ルとを互いに重ねた積層構造を有し、信号電極Ｄと放電
チャネル（Ｋ，Ａ）の交差部に行列状の画素１を規定す
る。垂直駆動回路２は各放電チャネル（Ｋ，Ａ）に順次
駆動パルスを印加して放電を発生させ、行順次で画素１
を選択するフィールド走査を繰り返し行なう。水平駆動
回路３は各信号電極Ｄに画像信号を印加して選択された
画素１に書き込む。垂直駆動回路２は各放電チャネル
（Ｋ，Ａ）の放電状態をフィールド走査毎に検出する検
出抵抗１４を備えている。又、コンパレータ１７、メモ
リ１９、フリップフロップ１３等からなる制御手段を備
えており、先のフィールド走査で得られた検出結果に従
って次のフィールド走査で印加される駆動パルスＱ１，
Ｑ２，…，Ｑｎの幅を個々の放電チャネル別に制御す
る。
Description
【０００１】
【産業上の利用分野】本発明はプラズマセルと表示セル
とを互いに重ね合わせた積層構造を有するパネルを用い
たプラズマアドレス表示装置に関する。詳しくは、プラ
ズマセルに設けた複数の放電チャネルを順次選択的に放
電駆動するプラズマ駆動回路に関する。さらに詳しく
は、放電電流の制御技術に関する。
とを互いに重ね合わせた積層構造を有するパネルを用い
たプラズマアドレス表示装置に関する。詳しくは、プラ
ズマセルに設けた複数の放電チャネルを順次選択的に放
電駆動するプラズマ駆動回路に関する。さらに詳しく
は、放電電流の制御技術に関する。
【０００２】
【従来の技術】プラズマアドレス表示パネルは例えば特
開平１−２１７３９６号公報に開示されており、図３に
その構造を示す。プラズマアドレス表示パネルは表示セ
ル１０１とプラズマセル１０２とを薄板ガラス等からな
る中間基板１０３を介して重ねた積層構造を有してい
る。プラズマセル１０２は下側の基板１０４を用いて形
成されており、その表面には互いに平行な複数の溝１０
５が設けられている。各溝１０５は中間基板１０３によ
って気密封止されている。その中にはイオン化可能なガ
スが封入されており個々に分離した放電チャネル１０６
を形成する。各溝１０５の間に介在する凸条部１０７は
個々の放電チャネル１０６を分離する隔壁としての役割
を果たすと共に、中間基板１０３に対する下側基板１０
４のギャップスペーサとしての役割も果たしている。各
溝１０５の底部には互いに平行な一対の放電電極１０
８，１０９が設けられている。これら一対の電極は放電
チャネル１０６内のガスをイオン化しプラズマ放電を発
生する為のアノード電極及びカソード電極として機能す
る。一方、表示セル１０１は中間基板１０３と上側基板
１１０とによって挟持された液晶１１１等の電気光学物
質を備えている。上側基板１１０の内表面にはストライ
プ状の信号電極１１２が形成されている。この信号電極
１１２は前述した放電チャネル１０６と直交している。
信号電極１１２が列駆動単位となり放電チャネル１０６
が行駆動単位となって両者の交差部分に行列状の画素が
規定される。
開平１−２１７３９６号公報に開示されており、図３に
その構造を示す。プラズマアドレス表示パネルは表示セ
ル１０１とプラズマセル１０２とを薄板ガラス等からな
る中間基板１０３を介して重ねた積層構造を有してい
る。プラズマセル１０２は下側の基板１０４を用いて形
成されており、その表面には互いに平行な複数の溝１０
５が設けられている。各溝１０５は中間基板１０３によ
って気密封止されている。その中にはイオン化可能なガ
スが封入されており個々に分離した放電チャネル１０６
を形成する。各溝１０５の間に介在する凸条部１０７は
個々の放電チャネル１０６を分離する隔壁としての役割
を果たすと共に、中間基板１０３に対する下側基板１０
４のギャップスペーサとしての役割も果たしている。各
溝１０５の底部には互いに平行な一対の放電電極１０
８，１０９が設けられている。これら一対の電極は放電
チャネル１０６内のガスをイオン化しプラズマ放電を発
生する為のアノード電極及びカソード電極として機能す
る。一方、表示セル１０１は中間基板１０３と上側基板
１１０とによって挟持された液晶１１１等の電気光学物
質を備えている。上側基板１１０の内表面にはストライ
プ状の信号電極１１２が形成されている。この信号電極
１１２は前述した放電チャネル１０６と直交している。
信号電極１１２が列駆動単位となり放電チャネル１０６
が行駆動単位となって両者の交差部分に行列状の画素が
規定される。
【０００３】かかる構成を有するプラズマアドレス表示
パネルを駆動する為に一対の垂直駆動回路と水平駆動回
路が用いられる。垂直駆動回路は放電チャネル１０６に
順次駆動パルスを印加して放電を発生させ行順次（線順
次）で画素を選択するフィールド走査を繰り返し行な
う。水平駆動回路は放電チャネルの線順次走査に同期し
て各信号電極に画像信号を印加し、選択された画素に書
き込む。放電チャネルにプラズマ放電が発生するとその
内部は略アノード電位に維持される。この状態で信号電
極１１２に画像信号を印加すると中間基板１０３を介し
て各画素の液晶１１１に画像信号が書き込まれる。プラ
ズマ放電が終了すると放電チャネル１０６は浮遊電位と
なり書き込まれた画像信号が各画素に保持される。所謂
サンプリングホールドが行なわれており、放電チャネル
１０６はサンプリングスイッチとして機能する一方、液
晶１１１はサンプリングキャパシタとして機能する。サ
ンプリングホールドされた画像信号に応じて液晶の透過
率が変化し、プラズマアドレス表示パネルの輝度が画素
単位で制御できる。
パネルを駆動する為に一対の垂直駆動回路と水平駆動回
路が用いられる。垂直駆動回路は放電チャネル１０６に
順次駆動パルスを印加して放電を発生させ行順次（線順
次）で画素を選択するフィールド走査を繰り返し行な
う。水平駆動回路は放電チャネルの線順次走査に同期し
て各信号電極に画像信号を印加し、選択された画素に書
き込む。放電チャネルにプラズマ放電が発生するとその
内部は略アノード電位に維持される。この状態で信号電
極１１２に画像信号を印加すると中間基板１０３を介し
て各画素の液晶１１１に画像信号が書き込まれる。プラ
ズマ放電が終了すると放電チャネル１０６は浮遊電位と
なり書き込まれた画像信号が各画素に保持される。所謂
サンプリングホールドが行なわれており、放電チャネル
１０６はサンプリングスイッチとして機能する一方、液
晶１１１はサンプリングキャパシタとして機能する。サ
ンプリングホールドされた画像信号に応じて液晶の透過
率が変化し、プラズマアドレス表示パネルの輝度が画素
単位で制御できる。
【０００４】
【発明が解決しようとする課題】図４は従来の垂直駆動
回路（プラズマ駆動回路）の一例を表わした回路図であ
る。ここで、Ｖは放電を起させる為の電源電圧を表わ
し、Ｒは各放電チャネルに流れる放電電流を制限する為
の抵抗である。Ａはアノード電極を表わし、Ｋはカソー
ド電極を表わしている。一対のアノード電極及びカソー
ド電極により１本の放電チャネルが構成されている。ｒ
は非選択時カソード電極Ｋをアノード電位に保持する為
のプルアップ抵抗である。このプラズマ駆動回路はスイ
ッチＳＷ１，ＳＷ２，…，ＳＷｎを順次オン／オフさせ
て各放電チャネルに駆動パルスを印加してプラズマ放電
を発生させる。これと同期して信号電極（図示せず）に
画像信号を供給し、選択された放電チャネルに対応した
各画素に画像信号を書き込む。この動作をフィールド毎
に繰り返す。
回路（プラズマ駆動回路）の一例を表わした回路図であ
る。ここで、Ｖは放電を起させる為の電源電圧を表わ
し、Ｒは各放電チャネルに流れる放電電流を制限する為
の抵抗である。Ａはアノード電極を表わし、Ｋはカソー
ド電極を表わしている。一対のアノード電極及びカソー
ド電極により１本の放電チャネルが構成されている。ｒ
は非選択時カソード電極Ｋをアノード電位に保持する為
のプルアップ抵抗である。このプラズマ駆動回路はスイ
ッチＳＷ１，ＳＷ２，…，ＳＷｎを順次オン／オフさせ
て各放電チャネルに駆動パルスを印加してプラズマ放電
を発生させる。これと同期して信号電極（図示せず）に
画像信号を供給し、選択された放電チャネルに対応した
各画素に画像信号を書き込む。この動作をフィールド毎
に繰り返す。
【０００５】図４に示した従来回路の場合駆動パルス幅
（各スイッチＳＷ１〜ＳＷｎのオン時間）は全ての放電
チャネルで安定にプラズマ放電が発生する様に決められ
る。この為、放電チャネル間で放電特性のバラツキがあ
る場合、最もプラズマ放電しにくいチャネルでも安定し
てプラズマ放電が得られる駆動パルス幅が用いられる。
即ち、ある程度余裕を以って一律的に駆動パルス幅が設
定されている。一方、プラズマ放電が起きるとプラズマ
粒子により放電電極がスパッタリングされる。スパッタ
リングされた電極物質がガラス基板等に付着しパネルの
透過率が経時的に低下しやがて寿命が尽きる。スパッタ
リングは放電電流に依存して顕著になる。この為、放電
電流を規定する駆動パルス幅はできる限り縮小したい。
しかしながら、従来の駆動回路構成では駆動パルス幅が
一律に設定されている為、比較的プラズマ放電が発生し
やすい放電チャネルについては過剰な放電電流が流れ、
スパッタリングを効果的に抑制する事ができない。
（各スイッチＳＷ１〜ＳＷｎのオン時間）は全ての放電
チャネルで安定にプラズマ放電が発生する様に決められ
る。この為、放電チャネル間で放電特性のバラツキがあ
る場合、最もプラズマ放電しにくいチャネルでも安定し
てプラズマ放電が得られる駆動パルス幅が用いられる。
即ち、ある程度余裕を以って一律的に駆動パルス幅が設
定されている。一方、プラズマ放電が起きるとプラズマ
粒子により放電電極がスパッタリングされる。スパッタ
リングされた電極物質がガラス基板等に付着しパネルの
透過率が経時的に低下しやがて寿命が尽きる。スパッタ
リングは放電電流に依存して顕著になる。この為、放電
電流を規定する駆動パルス幅はできる限り縮小したい。
しかしながら、従来の駆動回路構成では駆動パルス幅が
一律に設定されている為、比較的プラズマ放電が発生し
やすい放電チャネルについては過剰な放電電流が流れ、
スパッタリングを効果的に抑制する事ができない。
【０００６】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かるプラズマアドレス表示装置は基本的な構成としてパ
ネルと垂直駆動回路と水平駆動回路とを備えている。パ
ネルは列状の信号電極を有する表示セルと行状の放電チ
ャネルを有するプラズマセルとを互いに重ねた積層構造
を有し、信号電極と放電チャネルの交差部に行列状の画
素が規定されている。垂直駆動回路は各放電チャネルに
順次駆動パルスを印加して放電を発生させ、行順次で画
素を選択するフィールド走査を繰り返し行なう。水平駆
動回路は各信号電極に画像信号を印加して選択された画
素に書き込む。特徴事項として、前記垂直駆動回路は検
出手段と制御手段とを備えている。検出手段は各放電チ
ャネルの放電状態をフィールド走査毎に検出する。制御
手段は先のフィールド走査で得られた検出結果に従って
次のフィールド走査で印加される駆動パルスの幅を個々
の放電チャネル別に制御する。
題を解決する為以下の手段を講じた。即ち、本発明にか
かるプラズマアドレス表示装置は基本的な構成としてパ
ネルと垂直駆動回路と水平駆動回路とを備えている。パ
ネルは列状の信号電極を有する表示セルと行状の放電チ
ャネルを有するプラズマセルとを互いに重ねた積層構造
を有し、信号電極と放電チャネルの交差部に行列状の画
素が規定されている。垂直駆動回路は各放電チャネルに
順次駆動パルスを印加して放電を発生させ、行順次で画
素を選択するフィールド走査を繰り返し行なう。水平駆
動回路は各信号電極に画像信号を印加して選択された画
素に書き込む。特徴事項として、前記垂直駆動回路は検
出手段と制御手段とを備えている。検出手段は各放電チ
ャネルの放電状態をフィールド走査毎に検出する。制御
手段は先のフィールド走査で得られた検出結果に従って
次のフィールド走査で印加される駆動パルスの幅を個々
の放電チャネル別に制御する。
【０００７】具体的には、前記制御手段は検出結果に従
って該駆動パルスの固定された立ち下がりタイミングを
基準にして立ち上がりタイミングを変化させて、駆動パ
ルスの幅を制御する。さらに具体的には、前記検出手段
は各放電チャネルの放電状態を示す放電電流を検出して
対応する検出信号を検出結果として出力する。この場
合、前記制御手段は該検出信号を所定の参照信号と比較
処理しその結果に従って駆動パルスの幅を増減制御す
る。
って該駆動パルスの固定された立ち下がりタイミングを
基準にして立ち上がりタイミングを変化させて、駆動パ
ルスの幅を制御する。さらに具体的には、前記検出手段
は各放電チャネルの放電状態を示す放電電流を検出して
対応する検出信号を検出結果として出力する。この場
合、前記制御手段は該検出信号を所定の参照信号と比較
処理しその結果に従って駆動パルスの幅を増減制御す
る。
【０００８】
【作用】本発明によれば、各放電チャネルの放電状態を
フィールド走査毎に検出する。先のフィールド走査で得
られた検出結果に従って次のフィールド走査で印加され
る駆動パルスの幅を個々の放電チャネル別に制御してい
る。この様に、放電電流が最適となる駆動パルス幅を、
リアルタイムで放電チャネル単位に制御する事で、各ラ
イン毎の放電特性のバラツキや経時変化に関係なく安定
したプラズマ放電を発生させる事ができる。各放電チャ
ネルについて放電電流が必要最少限に制御できる。
フィールド走査毎に検出する。先のフィールド走査で得
られた検出結果に従って次のフィールド走査で印加され
る駆動パルスの幅を個々の放電チャネル別に制御してい
る。この様に、放電電流が最適となる駆動パルス幅を、
リアルタイムで放電チャネル単位に制御する事で、各ラ
イン毎の放電特性のバラツキや経時変化に関係なく安定
したプラズマ放電を発生させる事ができる。各放電チャ
ネルについて放電電流が必要最少限に制御できる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の一実施例を示す回路図である。（Ａ）は全
体構成を示し、（Ｂ）は要部の具体的な回路構成を示し
ている。先ず、（Ａ）を参照すると、本発明にかかるプ
ラズマアドレス表示装置は表示セルとプラズマセルとを
互いに重ね合わせたパネル０を有する。このパネル０
は、基本的には図３に示した構造と同一である。表示セ
ルは列状に配列した信号電極Ｄ１，Ｄ２，…，Ｄｍを備
えている。又、プラズマセルは行状に配列した放電チャ
ネルを備えている。各放電チャネルは一対のアノード電
極Ａ及びカソード電極Ｋから構成されている。各カソー
ド電極Ｋ１，Ｋ２，Ｋ３，…，Ｋｎ−１，Ｋｎは垂直方
向に沿って順次配列している。各アノード電極Ａ１，Ａ
２，Ａ３，…，Ａｎ−１，Ａｎはカソード電極に対して
交互に配列されており全て接地されている。列状に配列
した信号電極Ｄと行状に配列した放電チャネル（Ｋ，
Ａ）との間にマトリクス状に配列した画素１が規定され
る。本表示装置はさらに垂直駆動回路２を備えており、
線順次走査で各放電チャネルのカソード電極Ｋに駆動パ
ルスを印加する。これにより各放電チャネルにプラズマ
放電を発生させる。又、水平駆動回路３を備えており、
線順次走査に同期して各信号電極Ｄに画像信号を逐次印
加し所望の画像表示を行なう。これら垂直駆動回路２と
水平駆動回路３は同期回路４により互いに同期制御され
る。
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の一実施例を示す回路図である。（Ａ）は全
体構成を示し、（Ｂ）は要部の具体的な回路構成を示し
ている。先ず、（Ａ）を参照すると、本発明にかかるプ
ラズマアドレス表示装置は表示セルとプラズマセルとを
互いに重ね合わせたパネル０を有する。このパネル０
は、基本的には図３に示した構造と同一である。表示セ
ルは列状に配列した信号電極Ｄ１，Ｄ２，…，Ｄｍを備
えている。又、プラズマセルは行状に配列した放電チャ
ネルを備えている。各放電チャネルは一対のアノード電
極Ａ及びカソード電極Ｋから構成されている。各カソー
ド電極Ｋ１，Ｋ２，Ｋ３，…，Ｋｎ−１，Ｋｎは垂直方
向に沿って順次配列している。各アノード電極Ａ１，Ａ
２，Ａ３，…，Ａｎ−１，Ａｎはカソード電極に対して
交互に配列されており全て接地されている。列状に配列
した信号電極Ｄと行状に配列した放電チャネル（Ｋ，
Ａ）との間にマトリクス状に配列した画素１が規定され
る。本表示装置はさらに垂直駆動回路２を備えており、
線順次走査で各放電チャネルのカソード電極Ｋに駆動パ
ルスを印加する。これにより各放電チャネルにプラズマ
放電を発生させる。又、水平駆動回路３を備えており、
線順次走査に同期して各信号電極Ｄに画像信号を逐次印
加し所望の画像表示を行なう。これら垂直駆動回路２と
水平駆動回路３は同期回路４により互いに同期制御され
る。
【００１０】特徴事項として、垂直駆動回路２は検出手
段と制御手段を備えている。検出手段は各放電チャネル
（Ｋ，Ａ）の放電状態をフィールド走査毎に検出する。
制御手段は先のフィールド走査で得られた検出結果に従
って次のフィールド走査で印加される駆動パルスの幅を
個々の放電チャネル（Ｋ，Ａ）別に制御する。具体的に
は、制御手段は検出結果に従って各カソード電極Ｋに印
加される駆動パルスの固定された立ち下がりタイミング
を基準にして立ち上がりタイミングを変化させて駆動パ
ルス幅を制御する。さらに具体的には、検出手段は各放
電チャネル（Ｋ，Ａ）の放電状態を示す放電電流を検出
して対応する検出信号を検出結果として出力する。この
場合、制御手段は検出信号を所定の参照信号と比較処理
しその結果に従って駆動パルス幅を増減制御する。
段と制御手段を備えている。検出手段は各放電チャネル
（Ｋ，Ａ）の放電状態をフィールド走査毎に検出する。
制御手段は先のフィールド走査で得られた検出結果に従
って次のフィールド走査で印加される駆動パルスの幅を
個々の放電チャネル（Ｋ，Ａ）別に制御する。具体的に
は、制御手段は検出結果に従って各カソード電極Ｋに印
加される駆動パルスの固定された立ち下がりタイミング
を基準にして立ち上がりタイミングを変化させて駆動パ
ルス幅を制御する。さらに具体的には、検出手段は各放
電チャネル（Ｋ，Ａ）の放電状態を示す放電電流を検出
して対応する検出信号を検出結果として出力する。この
場合、制御手段は検出信号を所定の参照信号と比較処理
しその結果に従って駆動パルス幅を増減制御する。
【００１１】次に（Ｂ）を参照して、（Ａ）に示した垂
直駆動回路の具体的な構成を詳細に説明する。図におい
て、参照番号１１が放電チャネルを示しており、各々一
対のアノード電極Ａとカソード電極Ｋから構成されてい
る。各カソード電極Ｋ１，Ｋ２，…，Ｋｎの両端にはプ
ルアップ抵抗ｒが接続されている。一方、アノード電極
Ａには電流制限抵抗Ｒを介して電源電圧Ｖが印加され
る。参照番号１２はスイッチであり開閉動作して対応す
るカソード電極Ｋ１，Ｋ２，…，Ｋｎに駆動パルスを供
給する。これらスイッチ１２の集合がカソードドライバ
を構成する。参照番号１３は上述したカソードスイッチ
のオン／オフ（開閉動作）を制御するフリップフロップ
であり、２個の入力端子Ｓ，Ｒと１個の出力端子Ｑを備
えている。一方の入力端子Ｒにはリセット信号Ｒｅｓｅ
ｔが印加され、他方の入力端子Ｓには個々にセット信号
Ｓ１，Ｓ２，…，Ｓｎが印加される。参照番号１４は放
電電流Ｉｐの検出用抵抗を示し、参照番号１５はサンプ
リング用のスイッチを示し、参照番号１６はホールドコ
ンデンサ（Ｃｓ）を示し、参照番号１８は基準電源を示
し、参照番号１７はコンパレータを表わしている。サン
プリング用のスイッチ１５はサンプリングパルスＰｓに
応じて開閉動作する。基準電源１８はコンパレータ１７
に対して所定の参照信号Ｖｒｅｆを供給する。コンパレ
ータ１７はＶｒｅｆとＣｓの端子電圧とを比較し、その
結果に応じてインクリメント信号ｕｐ又はデクリメント
信号ｄｏｗｎを出力する。最後に、参照番号１９は放電
の開始タイミングを設定する為のメモリを示しており、
コンパレータ１７からの検出結果に従って、放電開始位
置を前後させる。以上の説明から理解される様に、フリ
ップフロップ１３、コンパレータ１７、メモリ１９等が
制御手段を構成しており、駆動パルスの幅を個々の放電
チャネル別に制御する。より具体的には、駆動パルスの
固定された立ち下がりタイミングを基準にして立ち上が
りタイミングを変化させて駆動パルスの幅を制御する。
直駆動回路の具体的な構成を詳細に説明する。図におい
て、参照番号１１が放電チャネルを示しており、各々一
対のアノード電極Ａとカソード電極Ｋから構成されてい
る。各カソード電極Ｋ１，Ｋ２，…，Ｋｎの両端にはプ
ルアップ抵抗ｒが接続されている。一方、アノード電極
Ａには電流制限抵抗Ｒを介して電源電圧Ｖが印加され
る。参照番号１２はスイッチであり開閉動作して対応す
るカソード電極Ｋ１，Ｋ２，…，Ｋｎに駆動パルスを供
給する。これらスイッチ１２の集合がカソードドライバ
を構成する。参照番号１３は上述したカソードスイッチ
のオン／オフ（開閉動作）を制御するフリップフロップ
であり、２個の入力端子Ｓ，Ｒと１個の出力端子Ｑを備
えている。一方の入力端子Ｒにはリセット信号Ｒｅｓｅ
ｔが印加され、他方の入力端子Ｓには個々にセット信号
Ｓ１，Ｓ２，…，Ｓｎが印加される。参照番号１４は放
電電流Ｉｐの検出用抵抗を示し、参照番号１５はサンプ
リング用のスイッチを示し、参照番号１６はホールドコ
ンデンサ（Ｃｓ）を示し、参照番号１８は基準電源を示
し、参照番号１７はコンパレータを表わしている。サン
プリング用のスイッチ１５はサンプリングパルスＰｓに
応じて開閉動作する。基準電源１８はコンパレータ１７
に対して所定の参照信号Ｖｒｅｆを供給する。コンパレ
ータ１７はＶｒｅｆとＣｓの端子電圧とを比較し、その
結果に応じてインクリメント信号ｕｐ又はデクリメント
信号ｄｏｗｎを出力する。最後に、参照番号１９は放電
の開始タイミングを設定する為のメモリを示しており、
コンパレータ１７からの検出結果に従って、放電開始位
置を前後させる。以上の説明から理解される様に、フリ
ップフロップ１３、コンパレータ１７、メモリ１９等が
制御手段を構成しており、駆動パルスの幅を個々の放電
チャネル別に制御する。より具体的には、駆動パルスの
固定された立ち下がりタイミングを基準にして立ち上が
りタイミングを変化させて駆動パルスの幅を制御する。
【００１２】最後に、図２を参照して、図１の（Ｂ）に
示した回路の動作を詳細に説明する。プラズマアドレス
表示パネルの場合、画像信号（データ）の書き込みタイ
ミングが、プラズマ放電の終了時点に依存する為、放電
を終了させるリセットパルスＲｅｓｅｔはＴｏの位置に
固定されている。即ち、各駆動パルスＱｎの立ち下がり
タイミングはＴｏに固定されている。このタイミングＴ
ｏよりも少し前のタイミングＴｓで、放電電流の大きさ
を検出抵抗１４を介して検出する。即ち、サンプリング
スイッチ１５は信号Ｐｓに応じて各ライン毎に開閉動作
する。検出結果はこのスイッチ１５を介してホールドコ
ンデンサ１６に保持される。このホールドコンデンサの
端子電圧Ｖ（Ｃｓ）と基準電源１８の参照電圧Ｖｒｅｆ
とを比較して、信号ｕｐ／ｄｏｗｎをコンパレータ１７
から出力する。この信号ｕｐ／ｄｏｗｎにより、各放電
チャネルの放電開始タイミングを決定するメモリ１９内
の数値を増減させる。即ち、参照電圧ＶｒｅｆよりもＶ
（Ｃｓ）が小さい時は、メモリ１９内の値を書き替え、
次のフィールドでのセット信号Ｓｎの位置をＴｏに対し
てより前に移動させ、駆動パルスＱｎの幅を広げる。あ
るフィールドでＶ（Ｃｓ）がＶｒｅｆを超えると、次の
フィールドではＳｎをＴｏに近づける方向に、メモリ１
９の内容を書き替える。サンプリングタイミングＴｓと
放電終了タイミングＴｏとの間の幅ｔと、Ｓｎを変化さ
せる幅を適当に選ぶ事で、最小の駆動パルス幅で常に安
定したプラズマ放電を確保できる。
示した回路の動作を詳細に説明する。プラズマアドレス
表示パネルの場合、画像信号（データ）の書き込みタイ
ミングが、プラズマ放電の終了時点に依存する為、放電
を終了させるリセットパルスＲｅｓｅｔはＴｏの位置に
固定されている。即ち、各駆動パルスＱｎの立ち下がり
タイミングはＴｏに固定されている。このタイミングＴ
ｏよりも少し前のタイミングＴｓで、放電電流の大きさ
を検出抵抗１４を介して検出する。即ち、サンプリング
スイッチ１５は信号Ｐｓに応じて各ライン毎に開閉動作
する。検出結果はこのスイッチ１５を介してホールドコ
ンデンサ１６に保持される。このホールドコンデンサの
端子電圧Ｖ（Ｃｓ）と基準電源１８の参照電圧Ｖｒｅｆ
とを比較して、信号ｕｐ／ｄｏｗｎをコンパレータ１７
から出力する。この信号ｕｐ／ｄｏｗｎにより、各放電
チャネルの放電開始タイミングを決定するメモリ１９内
の数値を増減させる。即ち、参照電圧ＶｒｅｆよりもＶ
（Ｃｓ）が小さい時は、メモリ１９内の値を書き替え、
次のフィールドでのセット信号Ｓｎの位置をＴｏに対し
てより前に移動させ、駆動パルスＱｎの幅を広げる。あ
るフィールドでＶ（Ｃｓ）がＶｒｅｆを超えると、次の
フィールドではＳｎをＴｏに近づける方向に、メモリ１
９の内容を書き替える。サンプリングタイミングＴｓと
放電終了タイミングＴｏとの間の幅ｔと、Ｓｎを変化さ
せる幅を適当に選ぶ事で、最小の駆動パルス幅で常に安
定したプラズマ放電を確保できる。
【００１３】
【発明の効果】以上説明した様に、本発明によれば、先
のフィールド走査で得られた放電電流の検出結果に従っ
て、次のフィールド走査で印加される駆動パルスの幅を
個々の放電チャネル別に最適制御している。これによ
り、放電電流が最適となる駆動パルス幅をリアルタイム
でライン単位に制御す事が可能になり、各放電チャネル
の放電特性のバラツキ、経時変化に関係なく、安定した
プラズマ放電を実現できる。これにより、表示セルへの
データ書き込みが確実に行なわれる。加えて、放電電流
も必要最少限になる為プラズマアドレス表示パネルの寿
命が延びる。
のフィールド走査で得られた放電電流の検出結果に従っ
て、次のフィールド走査で印加される駆動パルスの幅を
個々の放電チャネル別に最適制御している。これによ
り、放電電流が最適となる駆動パルス幅をリアルタイム
でライン単位に制御す事が可能になり、各放電チャネル
の放電特性のバラツキ、経時変化に関係なく、安定した
プラズマ放電を実現できる。これにより、表示セルへの
データ書き込みが確実に行なわれる。加えて、放電電流
も必要最少限になる為プラズマアドレス表示パネルの寿
命が延びる。
【図１】本発明にかかるプラズマアドレス表示装置の全
体回路構成図及び要部回路構成図である。
体回路構成図及び要部回路構成図である。
【図２】図１に示したプラズマアドレス表示装置の動作
説明に供するタイミングチャードである。
説明に供するタイミングチャードである。
【図３】プラズマアドレス表示パネルの一般的な構成を
示す一部破断斜視図である。
示す一部破断斜視図である。
【図４】従来のプラズマアドレス表示パネルの駆動回路
構成を示す回路図である。
構成を示す回路図である。
０ パネル １ 画素 ２ 垂直駆動回路 ３ 水平駆動回路 ４ 同期回路 １１ 放電チャネル １２ スイッチ １３ フリップフロップ １４ 検出抵抗 １５ スイッチ １６ ホールドコンデンサ １７ コンパレータ １８ 基準電源 １９ メモリ
Claims (3)
- 【請求項１】 列状の信号電極を有する表示セルと行状
の放電チャネルを有するプラズマセルとを互いに重ねた
積層構造を有し信号電極と放電チャネルの交差部に行列
状の画素を規定するパネルと、 各放電チャネルに順次駆動パルスを印加して放電を発生
させ行順次で画素を選択するフィールド走査を繰り返し
行なう垂直駆動回路と、 各信号電極に画像信号を印加して選択された画素に書き
込む水平駆動回路とからなり、 前記垂直駆動回路は、各放電チャネルの放電状態をフィ
ールド走査毎に検出する検出手段と、 先のフィールド走査で得られた検出結果に従って次のフ
ィールド走査で印加される駆動パルスの幅を個々の放電
チャネル別に制御する制御手段とを備える事を特徴とす
るプラズマアドレス表示装置。 - 【請求項２】 前記制御手段は、検出結果に従って該駆
動パルスの固定された立ち下がりタイミングを基準にし
て立ち上がりタイミングを変化させて駆動パルスの幅を
制御する事を特徴とする請求項１記載のプラズマアドレ
ス表示装置。 - 【請求項３】 前記検出手段は、各放電チャネルの放電
状態を示す放電電流を検出して対応する検出信号を検出
結果として出力し、 前記制御手段は、該検出信号を所定の参照信号と比較処
理しその結果に従って駆動パルスの幅を増減制御する事
を特徴とする請求項１記載のプラズマアドレス表示装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7138704A JPH08314414A (ja) | 1995-05-12 | 1995-05-12 | プラズマアドレス表示装置 |
| SG1996009720A SG52798A1 (en) | 1995-05-12 | 1996-05-04 | Plasma addressed display |
| CN96105877A CN1141472A (zh) | 1995-05-12 | 1996-05-10 | 等离子寻址的显示器 |
| US08/644,960 US5706020A (en) | 1995-05-12 | 1996-05-13 | Plasma addressed display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7138704A JPH08314414A (ja) | 1995-05-12 | 1995-05-12 | プラズマアドレス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314414A true JPH08314414A (ja) | 1996-11-29 |
Family
ID=15228181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7138704A Pending JPH08314414A (ja) | 1995-05-12 | 1995-05-12 | プラズマアドレス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5706020A (ja) |
| JP (1) | JPH08314414A (ja) |
| CN (1) | CN1141472A (ja) |
| SG (1) | SG52798A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320637B1 (en) | 1998-10-29 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display with wide viewing angle |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3395399B2 (ja) * | 1994-09-09 | 2003-04-14 | ソニー株式会社 | プラズマ駆動回路 |
| JP3580027B2 (ja) * | 1996-06-06 | 2004-10-20 | 株式会社日立製作所 | プラズマディスプレイ装置 |
| KR100258913B1 (ko) * | 1997-09-01 | 2000-06-15 | 손욱 | 플라즈마 표시 패널 및 그 구동 방법 |
| US5986409A (en) * | 1998-03-30 | 1999-11-16 | Micron Technology, Inc. | Flat panel display and method of its manufacture |
| JP3482159B2 (ja) * | 1999-07-28 | 2003-12-22 | シャープ株式会社 | 電源装置、及びこれを用いた液晶表示装置 |
| JP2004163673A (ja) * | 2002-11-13 | 2004-06-10 | Toshiba Corp | 表示装置 |
| CN100345178C (zh) * | 2003-08-12 | 2007-10-24 | 仁宝电脑工业股份有限公司 | 可校正液晶显示装置坏点的装置与方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443762A (en) * | 1977-09-13 | 1979-04-06 | Seiko Epson Corp | Liquid crystal mechanism |
| US5077553A (en) * | 1988-01-19 | 1991-12-31 | Tektronix, Inc. | Apparatus for and methods of addressing data storage elements |
| US4896149A (en) * | 1988-01-19 | 1990-01-23 | Tektronix, Inc. | Addressing structure using ionizable gaseous medium |
| JP3326815B2 (ja) * | 1992-04-24 | 2002-09-24 | ソニー株式会社 | プラズマアドレス電気光学装置 |
-
1995
- 1995-05-12 JP JP7138704A patent/JPH08314414A/ja active Pending
-
1996
- 1996-05-04 SG SG1996009720A patent/SG52798A1/en unknown
- 1996-05-10 CN CN96105877A patent/CN1141472A/zh active Pending
- 1996-05-13 US US08/644,960 patent/US5706020A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320637B1 (en) | 1998-10-29 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display with wide viewing angle |
Also Published As
| Publication number | Publication date |
|---|---|
| SG52798A1 (en) | 1998-09-28 |
| US5706020A (en) | 1998-01-06 |
| CN1141472A (zh) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0325387B1 (en) | Addressing structure using ionizable gaseous medium | |
| US5272472A (en) | Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source | |
| GB1602772A (en) | Display panel with integral memory capability for each display element | |
| US5696522A (en) | Plasma driver circuit capable of surpressing surge current of plasma display channel | |
| JPH08314414A (ja) | プラズマアドレス表示装置 | |
| JPH0883056A (ja) | プラズマ駆動回路 | |
| US7145581B2 (en) | Selectively updating pulse width modulated waveforms while driving pixels | |
| EP0628944B1 (en) | Plasma-addressed display device | |
| EP0614167B1 (en) | Electrode shunt in plasma channel | |
| US6525703B1 (en) | Method for controlling the addressing of an AC plasma display panel | |
| US5889502A (en) | Discharge voltage control for plasma addressed display device | |
| EP0326254A2 (en) | Apparatus for and method of addressing data storage elements | |
| US6483488B1 (en) | Display apparatus and method of driving the display apparatus | |
| KR100612794B1 (ko) | 플라즈마 어드레스 표시 장치 및 그 구동 방법 | |
| JP3189499B2 (ja) | プラズマアドレス表示装置 | |
| US5757342A (en) | Plasma addressed liquid crystal display device | |
| EP0614166B1 (en) | Kicker pulse circuit for an addressing structure using an ionizable gaseous medium | |
| JPH08110513A (ja) | プラズマアドレス表示装置 | |
| US6081245A (en) | Plasma-addressed liquid crystal display device | |
| JPH0675536A (ja) | プラズマアドレス表示装置 | |
| JPH06289808A (ja) | プラズマアドレス表示素子の駆動方法 | |
| JPH0772458A (ja) | プラズマアドレス液晶表示装置 | |
| JP3350967B2 (ja) | プラズマアドレス電気光学装置 | |
| JPH08304768A (ja) | プラズマアドレス表示装置 | |
| JPH07319425A (ja) | プラズマ放電表示装置の駆動回路 |