JPH0675536A - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JPH0675536A JPH0675536A JP4248824A JP24882492A JPH0675536A JP H0675536 A JPH0675536 A JP H0675536A JP 4248824 A JP4248824 A JP 4248824A JP 24882492 A JP24882492 A JP 24882492A JP H0675536 A JPH0675536 A JP H0675536A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- plasma
- signal
- electrodes
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133374—Constructional arrangements; Manufacturing methods for displaying permanent signs or marks
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 プラズマアドレス表示装置の放電空間浮遊容
量に起因するクロストークを抑制する。 【構成】 プラズマアドレス表示装置は表示セル１とプ
ラズマセル２とを誘電体シート３を介して一体的に積層
した構造を有する。液晶セル１は列信号ラインとなる複
数の信号電極Ｄを備えている。又、プラズマセル２は行
走査ラインとなる複数のアノード／カソード電極対Ａ１
／Ｋ１，Ａ２／Ｋ２，…を備えている。水平信号回路１
１は該信号電極Ｄに画像信号を供給する。垂直走査回路
１３は各アノード／カソード電極対を線順次走査し夫々
の選択期間に駆動電圧を供給する。選択期間中一対のア
ノード電極とカソード電極の両者を低インピーダンス状
態に保持し、非選択期間中両者を同時に高インピーダン
ス状態に切り換えるクロストーク抑制手段を備えてい
る。このクロストーク抑制手段は、アノード電極に夫々
接続されたアノード切り換えスイッチＳＡ１ないしＳＡ
４と、カソード電極に夫々接続されたカソード切り換え
スイッチＳＫ１ないしＳＫ４とから構成されている。
量に起因するクロストークを抑制する。 【構成】 プラズマアドレス表示装置は表示セル１とプ
ラズマセル２とを誘電体シート３を介して一体的に積層
した構造を有する。液晶セル１は列信号ラインとなる複
数の信号電極Ｄを備えている。又、プラズマセル２は行
走査ラインとなる複数のアノード／カソード電極対Ａ１
／Ｋ１，Ａ２／Ｋ２，…を備えている。水平信号回路１
１は該信号電極Ｄに画像信号を供給する。垂直走査回路
１３は各アノード／カソード電極対を線順次走査し夫々
の選択期間に駆動電圧を供給する。選択期間中一対のア
ノード電極とカソード電極の両者を低インピーダンス状
態に保持し、非選択期間中両者を同時に高インピーダン
ス状態に切り換えるクロストーク抑制手段を備えてい
る。このクロストーク抑制手段は、アノード電極に夫々
接続されたアノード切り換えスイッチＳＡ１ないしＳＡ
４と、カソード電極に夫々接続されたカソード切り換え
スイッチＳＫ１ないしＳＫ４とから構成されている。
Description
【０００１】
【産業上の利用分野】本発明は液晶セル等の表示セルと
プラズマセルの二層構造からなるプラズマアドレス表示
装置に関する。より詳しくはマトリクス画像表示のクロ
ストーク抑制技術に関する。
プラズマセルの二層構造からなるプラズマアドレス表示
装置に関する。より詳しくはマトリクス画像表示のクロ
ストーク抑制技術に関する。
【０００２】
【従来の技術】従来、液晶セルを用いたマトリクスタイ
プの表示装置を高解像度化及び高コントラスト化する為
の手段としては、各画素毎に薄膜トランジスタ等のスイ
ッチング素子を設け、これを線順次で駆動する方式（所
謂アクティブマトリクスアドレス方式）が一般に知られ
ている。しかしながら、この場合薄膜トランジスタの様
な半導体素子を基板上に多数設ける必要があり、特に大
面積化した時に製造歩留りが悪くなるという短所があ
る。
プの表示装置を高解像度化及び高コントラスト化する為
の手段としては、各画素毎に薄膜トランジスタ等のスイ
ッチング素子を設け、これを線順次で駆動する方式（所
謂アクティブマトリクスアドレス方式）が一般に知られ
ている。しかしながら、この場合薄膜トランジスタの様
な半導体素子を基板上に多数設ける必要があり、特に大
面積化した時に製造歩留りが悪くなるという短所があ
る。
【０００３】そこで、この短所を解決する手段として、
ブザク等は特開平１−２１７３９６号公報において、薄
膜トランジスタ等からなるスイッチング素子に代えてプ
ラズマスイッチを利用する方式を提案している。以下、
プラズマ放電に基くスイッチを利用して液晶セルを駆動
するプラズマアドレス表示装置の構成を簡潔に説明す
る。図４に示す様に、この装置は液晶セル１０１とプラ
ズマセル１０２と両者の間に介在する誘電体シート１０
３とからなる積層フラットパネル構造を有している。プ
ラズマセル１０２はガラス基板１０４を用いて形成され
ており、その表面に複数の溝１０５が設けられている。
この溝１０５は例えば行列マトリクスの行方向に伸びて
いる。各溝１０５は誘電体シート１０３によって密封さ
れており個々に分離したプラズマ室１０６を構成してい
る。このプラズマ室１０６にはイオン化可能なガスが封
入されている。隣接する溝１０５を隔てる凸状部１０７
は個々のプラズマ室１０６を区分けする隔壁の役割を果
たすとともに各プラズマ室１０６のギャップスペーサと
しての役割も果たしている。各溝１０５の底部には、互
いに平行な一対のプラズマ電極１０８，１０９が設けら
れている。一対の電極はアノード及びカソードとして機
能しプラズマ室１０６内のガスをイオン化して放電プラ
ズマを発生する。かかる放電領域は行走査ラインとな
る。
ブザク等は特開平１−２１７３９６号公報において、薄
膜トランジスタ等からなるスイッチング素子に代えてプ
ラズマスイッチを利用する方式を提案している。以下、
プラズマ放電に基くスイッチを利用して液晶セルを駆動
するプラズマアドレス表示装置の構成を簡潔に説明す
る。図４に示す様に、この装置は液晶セル１０１とプラ
ズマセル１０２と両者の間に介在する誘電体シート１０
３とからなる積層フラットパネル構造を有している。プ
ラズマセル１０２はガラス基板１０４を用いて形成され
ており、その表面に複数の溝１０５が設けられている。
この溝１０５は例えば行列マトリクスの行方向に伸びて
いる。各溝１０５は誘電体シート１０３によって密封さ
れており個々に分離したプラズマ室１０６を構成してい
る。このプラズマ室１０６にはイオン化可能なガスが封
入されている。隣接する溝１０５を隔てる凸状部１０７
は個々のプラズマ室１０６を区分けする隔壁の役割を果
たすとともに各プラズマ室１０６のギャップスペーサと
しての役割も果たしている。各溝１０５の底部には、互
いに平行な一対のプラズマ電極１０８，１０９が設けら
れている。一対の電極はアノード及びカソードとして機
能しプラズマ室１０６内のガスをイオン化して放電プラ
ズマを発生する。かかる放電領域は行走査ラインとな
る。
【０００４】一方、液晶セル１０１はガラス基板１１０
を用いて構成されている。このガラス基板１１０は誘電
体シート１０３に所定の間隙を介して対向配置されてお
り間隙内には液晶層１１１が充填されている。又、ガラ
ス基板１１０の内表面には透明導電材料からなる信号電
極１１２が形成されている。この信号電極１１２はプラ
ズマ室１０６と直交しており列信号ラインとなる。列信
号ラインと行走査ラインの交差部分にマトリクス状の画
素が規定される。
を用いて構成されている。このガラス基板１１０は誘電
体シート１０３に所定の間隙を介して対向配置されてお
り間隙内には液晶層１１１が充填されている。又、ガラ
ス基板１１０の内表面には透明導電材料からなる信号電
極１１２が形成されている。この信号電極１１２はプラ
ズマ室１０６と直交しており列信号ラインとなる。列信
号ラインと行走査ラインの交差部分にマトリクス状の画
素が規定される。
【０００５】かかる構成を有する表示装置を動作させる
為に、列信号ラインには水平信号回路が接続されてお
り、行走査ラインには垂直走査回路が接続されている。
プラズマ放電が行なわれるプラズマ室１０６を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極１１２にアナログ画像信号を印加する事
により表示動作が行なわれる。プラズマ室１０６内にプ
ラズマ放電が発生すると内部は略一様にアノード電位に
なり１行毎の画素選択が行なわれる。即ち、プラズマ室
１０６はサンプリングスイッチとして機能する。プラズ
マサンプリングスイッチが導通した状態で各画素に画像
信号が印加されるとサンプリングホールドが行なわれ画
素の点灯もしくは消灯が制御できる。プラズマサンプリ
ングスイッチが非導通状態になった後にもアナログ画像
信号はそのまま画素内に保持される。
為に、列信号ラインには水平信号回路が接続されてお
り、行走査ラインには垂直走査回路が接続されている。
プラズマ放電が行なわれるプラズマ室１０６を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極１１２にアナログ画像信号を印加する事
により表示動作が行なわれる。プラズマ室１０６内にプ
ラズマ放電が発生すると内部は略一様にアノード電位に
なり１行毎の画素選択が行なわれる。即ち、プラズマ室
１０６はサンプリングスイッチとして機能する。プラズ
マサンプリングスイッチが導通した状態で各画素に画像
信号が印加されるとサンプリングホールドが行なわれ画
素の点灯もしくは消灯が制御できる。プラズマサンプリ
ングスイッチが非導通状態になった後にもアナログ画像
信号はそのまま画素内に保持される。
【０００６】
【発明が解決しようとする課題】プラズマ放電を線順次
で行なう為、従来は全てのアノード電極を接地電位（例
えば０Ｖ）に固定し、各カソード電極を順次負電位に切
り換えていた。しかし、この場合画像信号の書き込みを
終了した画素は、プラズマ室の浮遊容量及び共通接地さ
れたアノード電極を介して他の行走査ライン上に位置す
る画素と閉ループを形成してしまう。この為、ある画素
に書き込まれた画像信号は、同一信号ライン上で他の走
査ラインと交差する部分の画素に書き込まれた画像信号
から影響を受け、所謂クロストークが発生してしまうと
いう課題がある。この為、個々の画素の透過率が所望の
レベルから変動し表示品質が損なわれるという問題があ
る。本発明の理解を容易にする為に、この従来の課題に
つき図５を参照して具体的に説明する。前述した様に、
プラズマセル１０２に形成されたストライプ状の溝１０
５に沿って、夫々アノード／カソード電極対Ａ１／Ｋ
１，Ａ２／Ｋ２，Ａ３／Ｋ３，Ａ４／Ｋ４が設けられて
おり行走査ラインを構成する。一方、液晶セル１０１に
はストライプ状の信号電極Ｄ（１本のみ図示）が形成さ
れており列信号ラインを構成する。水平信号回路１２１
は交流画像信号源を含んでおり、接地電位（０Ｖ）を基
準にして各信号電極Ｄに画像信号を供給する。一方、垂
直走査回路は各カソード電極Ｋ１，Ｋ２，Ｋ３，Ｋ４に
夫々接続されたカソード切り換えスイッチＳＫ１，ＳＫ
２，ＳＫ３，ＳＫ４を備えており、順次定電圧源１２３
の負電位を対応するカソード電極に供給する。なお、全
てのアノード電極Ａ１，Ａ２，Ａ３，Ａ４は共通に接地
されている。線順次走査では、先ずカソード切り換えス
イッチＳＫ１が閉じ１番目の行走査ラインでプラズマ放
電が発生すると、誘電体シート１０３の裏面は０Ｖに接
地されたアノード電位と略等しくなる。ここで、信号電
極Ｄに画像信号を印加すると、この画像信号Ｄと誘電体
シート１０３に挟持された液晶層１１１には誘電体シー
ト１０３の容量分を介して交流画像信号源の電圧の一部
が印加される。カソード切り換えスイッチＳＫ１，ＳＫ
２，ＳＫ３，…を開閉制御しプラズマ放電を順次走査す
る事により所定の信号電圧を各行走査ライン上に位置す
る液晶層１１１に書き込み保持する事が可能になる。し
かしながら、実際には放電終了後も液晶層１１１はプラ
ズマ室の浮遊容量によりアノード電極を介して接地電位
と結合されている。この為、例えば１番目のカソード切
り換えスイッチＳＫ１の閉成によって対応する画素に書
き込まれた画像信号は放電終了後、次のカソード切り換
えスイッチＳＫ２，ＳＫ３，…の閉成によって書き込ま
れる画像信号により影響を受けレベル変化が生じクロス
トークとなる。
で行なう為、従来は全てのアノード電極を接地電位（例
えば０Ｖ）に固定し、各カソード電極を順次負電位に切
り換えていた。しかし、この場合画像信号の書き込みを
終了した画素は、プラズマ室の浮遊容量及び共通接地さ
れたアノード電極を介して他の行走査ライン上に位置す
る画素と閉ループを形成してしまう。この為、ある画素
に書き込まれた画像信号は、同一信号ライン上で他の走
査ラインと交差する部分の画素に書き込まれた画像信号
から影響を受け、所謂クロストークが発生してしまうと
いう課題がある。この為、個々の画素の透過率が所望の
レベルから変動し表示品質が損なわれるという問題があ
る。本発明の理解を容易にする為に、この従来の課題に
つき図５を参照して具体的に説明する。前述した様に、
プラズマセル１０２に形成されたストライプ状の溝１０
５に沿って、夫々アノード／カソード電極対Ａ１／Ｋ
１，Ａ２／Ｋ２，Ａ３／Ｋ３，Ａ４／Ｋ４が設けられて
おり行走査ラインを構成する。一方、液晶セル１０１に
はストライプ状の信号電極Ｄ（１本のみ図示）が形成さ
れており列信号ラインを構成する。水平信号回路１２１
は交流画像信号源を含んでおり、接地電位（０Ｖ）を基
準にして各信号電極Ｄに画像信号を供給する。一方、垂
直走査回路は各カソード電極Ｋ１，Ｋ２，Ｋ３，Ｋ４に
夫々接続されたカソード切り換えスイッチＳＫ１，ＳＫ
２，ＳＫ３，ＳＫ４を備えており、順次定電圧源１２３
の負電位を対応するカソード電極に供給する。なお、全
てのアノード電極Ａ１，Ａ２，Ａ３，Ａ４は共通に接地
されている。線順次走査では、先ずカソード切り換えス
イッチＳＫ１が閉じ１番目の行走査ラインでプラズマ放
電が発生すると、誘電体シート１０３の裏面は０Ｖに接
地されたアノード電位と略等しくなる。ここで、信号電
極Ｄに画像信号を印加すると、この画像信号Ｄと誘電体
シート１０３に挟持された液晶層１１１には誘電体シー
ト１０３の容量分を介して交流画像信号源の電圧の一部
が印加される。カソード切り換えスイッチＳＫ１，ＳＫ
２，ＳＫ３，…を開閉制御しプラズマ放電を順次走査す
る事により所定の信号電圧を各行走査ライン上に位置す
る液晶層１１１に書き込み保持する事が可能になる。し
かしながら、実際には放電終了後も液晶層１１１はプラ
ズマ室の浮遊容量によりアノード電極を介して接地電位
と結合されている。この為、例えば１番目のカソード切
り換えスイッチＳＫ１の閉成によって対応する画素に書
き込まれた画像信号は放電終了後、次のカソード切り換
えスイッチＳＫ２，ＳＫ３，…の閉成によって書き込ま
れる画像信号により影響を受けレベル変化が生じクロス
トークとなる。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はプラズマアドレス表示装置のクロス
トークを抑制する事を目的とする。かかる目的を達成す
る為に以下の手段を講じた。即ち、本発明にかかるプラ
ズマアドレス表示装置は一般的な構成要素として、列信
号ラインとなる複数の信号電極を有する表示セルと、行
走査ラインとなる複数のアノード／カソード電極対を有
し該表示セルに積層されたプラズマセルと、該信号電極
に画像信号を供給する水平信号回路と、各アノード／カ
ソード電極対を線順次走査し夫々の選択期間に駆動電圧
を供給する垂直走査回路とを備えている。本発明の特徴
事項として、前記垂直走査回路は選択期間中アノード電
極とカソード電極の両者を低インピーダンス状態に保持
し、非選択期間中両者を同時に高インピーダンス状態に
切り換えるクロストーク抑制手段を備えている。好まし
くは、該クロストーク抑制手段は、各対を構成するアノ
ード電極とカソード電極に夫々接続されたスイッチング
素子を含んでおり、線順次走査に同期して低インピーダ
ンス状態と高インピーダンス状態を切り換える様にして
いる。一方、前記水平信号回路はアノード電位を基準に
して該複数の信号電極に画像信号を供給する。
題に鑑み、本発明はプラズマアドレス表示装置のクロス
トークを抑制する事を目的とする。かかる目的を達成す
る為に以下の手段を講じた。即ち、本発明にかかるプラ
ズマアドレス表示装置は一般的な構成要素として、列信
号ラインとなる複数の信号電極を有する表示セルと、行
走査ラインとなる複数のアノード／カソード電極対を有
し該表示セルに積層されたプラズマセルと、該信号電極
に画像信号を供給する水平信号回路と、各アノード／カ
ソード電極対を線順次走査し夫々の選択期間に駆動電圧
を供給する垂直走査回路とを備えている。本発明の特徴
事項として、前記垂直走査回路は選択期間中アノード電
極とカソード電極の両者を低インピーダンス状態に保持
し、非選択期間中両者を同時に高インピーダンス状態に
切り換えるクロストーク抑制手段を備えている。好まし
くは、該クロストーク抑制手段は、各対を構成するアノ
ード電極とカソード電極に夫々接続されたスイッチング
素子を含んでおり、線順次走査に同期して低インピーダ
ンス状態と高インピーダンス状態を切り換える様にして
いる。一方、前記水平信号回路はアノード電位を基準に
して該複数の信号電極に画像信号を供給する。
【０００８】
【作用】プラズマアドレス表示装置においては、プラズ
マ放電時各行走査ラインが略アノード電位となる事を利
用して画像信号の書き込みもしくはサンプリングを行な
っている。この為、選択期間中はアノード電位が低イン
ピーダンス状態に保たれる。しかしながら、低インピー
ダンス状態にする必要があるのは液晶画素に画像信号を
サンプリングする期間、即ちプラズマ放電が発生する選
択期間のみである。そこで非選択期間においてはカソー
ド電極に加えアノード電極も高インピーダンス状態に切
り換える様にしている。かかる動作により、プラズマ室
の浮遊容量を介した画像信号のクロストークを低減する
事が可能になる。
マ放電時各行走査ラインが略アノード電位となる事を利
用して画像信号の書き込みもしくはサンプリングを行な
っている。この為、選択期間中はアノード電位が低イン
ピーダンス状態に保たれる。しかしながら、低インピー
ダンス状態にする必要があるのは液晶画素に画像信号を
サンプリングする期間、即ちプラズマ放電が発生する選
択期間のみである。そこで非選択期間においてはカソー
ド電極に加えアノード電極も高インピーダンス状態に切
り換える様にしている。かかる動作により、プラズマ室
の浮遊容量を介した画像信号のクロストークを低減する
事が可能になる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の基本的な構成を示す模式図である。本装置
は液晶セル１とプラズマセル２とを誘電体シート３を介
して互いに一体的に積層したフラットパネル構造を有し
ている。液晶セル１は上側のガラス基板４を用いて構成
されており、誘電体シート３に対して所定の間隙を介し
貼着されている。該間隙内には液晶層５が封入充填され
ている。又、ガラス基板４の内表面にはストライプ状に
形成された複数の信号電極Ｄが設けられており列信号ラ
インとなる。
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の基本的な構成を示す模式図である。本装置
は液晶セル１とプラズマセル２とを誘電体シート３を介
して互いに一体的に積層したフラットパネル構造を有し
ている。液晶セル１は上側のガラス基板４を用いて構成
されており、誘電体シート３に対して所定の間隙を介し
貼着されている。該間隙内には液晶層５が封入充填され
ている。又、ガラス基板４の内表面にはストライプ状に
形成された複数の信号電極Ｄが設けられており列信号ラ
インとなる。
【００１０】一方、プラズマセル２は下側のガラス基板
６を用いて構成されている。該基板６の内表面にはスト
ライプ状に複数の溝７が形成されている。この溝７は信
号電極Ｄと直交しているとともに、その内部には各々ア
ノード／カソード電極対Ａ１／Ｋ１，Ａ２／Ｋ２，Ａ３
／Ｋ３，Ａ４／Ｋ４が設けられており行走査ラインとな
る。各溝７は誘電体シート３により密閉されており個々
に分離したプラズマ室を構成する。その内部にはイオン
化可能なガスが封入されている。
６を用いて構成されている。該基板６の内表面にはスト
ライプ状に複数の溝７が形成されている。この溝７は信
号電極Ｄと直交しているとともに、その内部には各々ア
ノード／カソード電極対Ａ１／Ｋ１，Ａ２／Ｋ２，Ａ３
／Ｋ３，Ａ４／Ｋ４が設けられており行走査ラインとな
る。各溝７は誘電体シート３により密閉されており個々
に分離したプラズマ室を構成する。その内部にはイオン
化可能なガスが封入されている。
【００１１】信号電極Ｄには水平信号回路１１が接続さ
れており各列信号ラインに画像信号を供給する。この水
平信号回路１１は接地電位（本例では０Ｖ）に接続され
た交流画像信号源１２を備えている。一方、各アノード
／カソード電極対Ａ１／Ｋ１，Ａ２／Ｋ２，Ａ３／Ｋ
３，Ａ４／Ｋ４には垂直走査回路１３が接続されてお
り、各行走査ラインを線順次走査し夫々の選択期間に所
定の駆動電圧を供給する。この為に定電圧電源１４が備
えられている。
れており各列信号ラインに画像信号を供給する。この水
平信号回路１１は接地電位（本例では０Ｖ）に接続され
た交流画像信号源１２を備えている。一方、各アノード
／カソード電極対Ａ１／Ｋ１，Ａ２／Ｋ２，Ａ３／Ｋ
３，Ａ４／Ｋ４には垂直走査回路１３が接続されてお
り、各行走査ラインを線順次走査し夫々の選択期間に所
定の駆動電圧を供給する。この為に定電圧電源１４が備
えられている。
【００１２】本発明の特徴事項として、前記垂直走査回
路１３は選択期間中アノード電極とカソード電極の両者
を低インピーダンス状態に保持し、非選択期間中両者を
同時に高インピーダンス状態に切り換えるクロストーク
抑制手段を備えている。本実施例では、このクロストー
ク抑制手段は各対を構成するアノード電極Ａ１，Ａ２，
Ａ３，Ａ４とカソード電極Ｋ１，Ｋ２，Ｋ３，Ｋ４に夫
々接続されたアノード切り換えスイッチＳＡ１，ＳＡ
２，ＳＡ３，ＳＡ４及びカソード切り換えスイッチＳＫ
１，ＳＫ２，ＳＫ３，ＳＫ４から構成されている。アノ
ード切り換えスイッチ群の端子は定圧電源１４の正極端
子側に共通接続されているとともに接地に落ちている。
一方、カソード切り換えスイッチ群の端子は定圧電源１
４の負極端子側に共通接続されている。
路１３は選択期間中アノード電極とカソード電極の両者
を低インピーダンス状態に保持し、非選択期間中両者を
同時に高インピーダンス状態に切り換えるクロストーク
抑制手段を備えている。本実施例では、このクロストー
ク抑制手段は各対を構成するアノード電極Ａ１，Ａ２，
Ａ３，Ａ４とカソード電極Ｋ１，Ｋ２，Ｋ３，Ｋ４に夫
々接続されたアノード切り換えスイッチＳＡ１，ＳＡ
２，ＳＡ３，ＳＡ４及びカソード切り換えスイッチＳＫ
１，ＳＫ２，ＳＫ３，ＳＫ４から構成されている。アノ
ード切り換えスイッチ群の端子は定圧電源１４の正極端
子側に共通接続されているとともに接地に落ちている。
一方、カソード切り換えスイッチ群の端子は定圧電源１
４の負極端子側に共通接続されている。
【００１３】引き続き図１を参照して本発明にかかるプ
ラズマアドレス表示装置の動作を詳細に説明する。初期
状態においては、全てのアノード切り換えスイッチＳＡ
１ないしＳＡ４及び全てのカソード切り換えスイッチＳ
Ｋ１及びＳＫ４は開成状態にある。線順次走査が開始す
ると、第１番目の選択期間で、一対のアノード切り換え
スイッチＳＡ１及びカソード切り換えスイッチＳＫ１の
みが同時に閉成する。この結果、第１番目の行走査ライ
ンにプラズマ放電が発生し誘電体シート３の裏面は略ア
ノード電位と等しくなる。ここで、列信号ラインに一斉
に画像信号を印加すると、信号電極Ｄと誘電体シート３
に挟まれた液晶層５の画素部には、誘電体シート３の容
量分を介して画像信号電圧の一部が印加される。画素に
所定のデータを書き込んだ後非選択期間に移ると当該ア
ノード切り換えスイッチＳＡ１及びカソード切り換えス
イッチＳＫ１は同時に開成する。これにより、第１番目
の行走査ラインに沿った画素は他の行走査ラインから電
気的に完全に分離されクロストークは発生しない。以下
同様にして、順次アノード切り換えスイッチ及びカソー
ド切り換えスイッチの組ＳＡ２／ＳＫ２，ＳＡ３／ＳＫ
３，ＳＡ４／ＳＫ４が開閉されて行く。
ラズマアドレス表示装置の動作を詳細に説明する。初期
状態においては、全てのアノード切り換えスイッチＳＡ
１ないしＳＡ４及び全てのカソード切り換えスイッチＳ
Ｋ１及びＳＫ４は開成状態にある。線順次走査が開始す
ると、第１番目の選択期間で、一対のアノード切り換え
スイッチＳＡ１及びカソード切り換えスイッチＳＫ１の
みが同時に閉成する。この結果、第１番目の行走査ライ
ンにプラズマ放電が発生し誘電体シート３の裏面は略ア
ノード電位と等しくなる。ここで、列信号ラインに一斉
に画像信号を印加すると、信号電極Ｄと誘電体シート３
に挟まれた液晶層５の画素部には、誘電体シート３の容
量分を介して画像信号電圧の一部が印加される。画素に
所定のデータを書き込んだ後非選択期間に移ると当該ア
ノード切り換えスイッチＳＡ１及びカソード切り換えス
イッチＳＫ１は同時に開成する。これにより、第１番目
の行走査ラインに沿った画素は他の行走査ラインから電
気的に完全に分離されクロストークは発生しない。以下
同様にして、順次アノード切り換えスイッチ及びカソー
ド切り換えスイッチの組ＳＡ２／ＳＫ２，ＳＡ３／ＳＫ
３，ＳＡ４／ＳＫ４が開閉されて行く。
【００１４】図２は、図１に示したプラズマアドレス表
示装置の電極パタン配列を示す模式図である。前述した
様に、水平信号回路１１には信号電極Ｄ１ないしＤｍが
バッファを介して接続されている。一方、垂直走査回路
１３には同じくバッファを介して複数のアノード／カソ
ード電極対Ａ１／Ｋ１，Ａ２／Ｋ２，…，Ａｎ／Ｋｎが
接続されている。これらのアノード／カソード電極対は
垂直走査回路１３により線順次走査され、割り当てられ
た選択期間中に限り低インピーダンス状態となり、非選
択期間では高インピーダンス状態に保持される。信号回
路１１は線順次走査に同期して各信号電極にアナログ画
像信号を供給する。制御回路１５は水平信号回路１１と
垂直走査回路１３の同期制御を行なうものである。各ア
ノード／カソード電極対に沿って放電領域が形成され行
走査ラインとなる。一方、各信号電極は列信号ラインと
なる。両ラインの間に画素１６が規定される。
示装置の電極パタン配列を示す模式図である。前述した
様に、水平信号回路１１には信号電極Ｄ１ないしＤｍが
バッファを介して接続されている。一方、垂直走査回路
１３には同じくバッファを介して複数のアノード／カソ
ード電極対Ａ１／Ｋ１，Ａ２／Ｋ２，…，Ａｎ／Ｋｎが
接続されている。これらのアノード／カソード電極対は
垂直走査回路１３により線順次走査され、割り当てられ
た選択期間中に限り低インピーダンス状態となり、非選
択期間では高インピーダンス状態に保持される。信号回
路１１は線順次走査に同期して各信号電極にアナログ画
像信号を供給する。制御回路１５は水平信号回路１１と
垂直走査回路１３の同期制御を行なうものである。各ア
ノード／カソード電極対に沿って放電領域が形成され行
走査ラインとなる。一方、各信号電極は列信号ラインと
なる。両ラインの間に画素１６が規定される。
【００１５】図３は、図２に示す２個の画素１６を切り
取って模式的に示したものである。各画素１６は信号電
極（Ｄ１，Ｄ２）及び誘電体シート３によって挟持され
た液晶層５からなるサンプリングキャパシタと、プラズ
マサンプリングスイッチＳ１との直列接続からなる。プ
ラズマサンプリングスイッチＳ１は行走査ラインの機能
を等価的に表わしたものである。即ち、一対のアノード
切り換えスイッチＳＡ１及びカソード切り換えスイッチ
ＳＫ１が同時に低インピーダンス状態となり所定の駆動
電圧が印加されるとプラズマ放電が発生し当該走査ライ
ンは略全体的にアノード電位に接続される。一方、アノ
ード切り換えスイッチＳＡ１及びカソード切り換えスイ
ッチＳＫ１が同時に高インピーダンス状態になると当該
行走査ラインは完全に回路から切り離され浮遊電位とな
る。選択期間中サンプリングスイッチＳ１を介して個々
の画素１６のサンプリングキャパシタにアナログ画像信
号を書き込み所謂サンプリングホールドを行なう。アナ
ログ画像信号の電圧レベルによって各画素１６の階調的
な点灯あるいは消灯が制御できる。
取って模式的に示したものである。各画素１６は信号電
極（Ｄ１，Ｄ２）及び誘電体シート３によって挟持され
た液晶層５からなるサンプリングキャパシタと、プラズ
マサンプリングスイッチＳ１との直列接続からなる。プ
ラズマサンプリングスイッチＳ１は行走査ラインの機能
を等価的に表わしたものである。即ち、一対のアノード
切り換えスイッチＳＡ１及びカソード切り換えスイッチ
ＳＫ１が同時に低インピーダンス状態となり所定の駆動
電圧が印加されるとプラズマ放電が発生し当該走査ライ
ンは略全体的にアノード電位に接続される。一方、アノ
ード切り換えスイッチＳＡ１及びカソード切り換えスイ
ッチＳＫ１が同時に高インピーダンス状態になると当該
行走査ラインは完全に回路から切り離され浮遊電位とな
る。選択期間中サンプリングスイッチＳ１を介して個々
の画素１６のサンプリングキャパシタにアナログ画像信
号を書き込み所謂サンプリングホールドを行なう。アナ
ログ画像信号の電圧レベルによって各画素１６の階調的
な点灯あるいは消灯が制御できる。
【００１６】
【発明の効果】以上説明した様に、本発明によれば、プ
ラズマ放電を発生させる為に選択された行走査ライン以
外は、アノード電極及びカソード電極ともに高インピー
ダンス状態に切り換え制御している。従って、画像信号
の書き込まれた画素は他の行走査ラインに沿った画素の
書き込みを行なう時には画像信号源から回路的に切り離
されており書き込まれたデータは変動しない。この為、
従来問題となっていたクロストークを有効に抑制もしく
は低減する事ができるという効果がある。
ラズマ放電を発生させる為に選択された行走査ライン以
外は、アノード電極及びカソード電極ともに高インピー
ダンス状態に切り換え制御している。従って、画像信号
の書き込まれた画素は他の行走査ラインに沿った画素の
書き込みを行なう時には画像信号源から回路的に切り離
されており書き込まれたデータは変動しない。この為、
従来問題となっていたクロストークを有効に抑制もしく
は低減する事ができるという効果がある。
【図１】本発明にかかるプラズマアドレス表示装置の基
本的な構成を示す模式図である。
本的な構成を示す模式図である。
【図２】図１に示したプラズマアドレス表示装置の電極
パタン配列を示す模式図である。
パタン配列を示す模式図である。
【図３】図２に示したプラズマアドレス表示装置から２
個の画素を切り取って示した模式図である。
個の画素を切り取って示した模式図である。
【図４】従来のプラズマアドレス表示装置の一例を示す
斜視図である。
斜視図である。
【図５】従来のプラズマアドレス表示装置の駆動回路を
示す模式図である。
示す模式図である。
１ 液晶セル ２ プラズマセル ３ 誘電体シート ４ ガラス基板 ５ 液晶層 ６ ガラス基板 ７ 溝 １１ 水平信号回路 １２ 交流画像信号源 １３ 垂直走査回路 １４ 定電圧源 １６ 画素 Ａ アノード電極 Ｋ カソード電極 Ｄ 信号電極 ＳＡ アノード切り換えスイッチ ＳＫ カソード切り換えスイッチ
Claims (3)
- 【請求項１】 列信号ラインとなる複数の信号電極を有
する表示セルと、行走査ラインとなる複数のアノード／
カソード電極対を有し該表示セルに積層されたプラズマ
セルと、該信号電極に画像信号を供給する水平信号回路
と、各アノード／カソード電極対を線順次走査し夫々の
選択期間に駆動電圧を供給する垂直走査回路とを備えた
プラズマアドレス表示装置であって、 前記垂直走査回路は選択期間中アノード電極とカソード
電極の両者を低インピーダンス状態に保持し、非選択期
間中両者を同時に高インピーダンス状態に切り換えるク
ロストーク抑制手段を備える事を特徴とするプラズマア
ドレス表示装置。 - 【請求項２】 前記クロストーク抑制手段は、各対を構
成するアノード電極とカソード電極に夫々接続されたス
イッチング素子を含んでおり線順次走査に同期して低イ
ンピーダンス状態と高インピーダンス状態を切り換える
様にした事を特徴とする請求項１記載のプラズマアドレ
ス表示装置。 - 【請求項３】 前記水平信号回路はアノード電位を基準
にして該複数の信号電極に画像信号を供給する事を特徴
とする請求項１記載のプラズマアドレス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4248824A JPH0675536A (ja) | 1992-08-25 | 1992-08-25 | プラズマアドレス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4248824A JPH0675536A (ja) | 1992-08-25 | 1992-08-25 | プラズマアドレス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675536A true JPH0675536A (ja) | 1994-03-18 |
Family
ID=17183969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4248824A Pending JPH0675536A (ja) | 1992-08-25 | 1992-08-25 | プラズマアドレス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675536A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0743630A1 (en) * | 1995-05-12 | 1996-11-20 | Sony Corporation | Method of driving plasma addressed display panel |
| GB2398421A (en) * | 2003-02-17 | 2004-08-18 | Hitachi Ltd | Display apparatus |
| KR100577992B1 (ko) * | 2001-07-19 | 2006-05-11 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
-
1992
- 1992-08-25 JP JP4248824A patent/JPH0675536A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0743630A1 (en) * | 1995-05-12 | 1996-11-20 | Sony Corporation | Method of driving plasma addressed display panel |
| KR100577992B1 (ko) * | 2001-07-19 | 2006-05-11 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| GB2398421A (en) * | 2003-02-17 | 2004-08-18 | Hitachi Ltd | Display apparatus |
| GB2398421B (en) * | 2003-02-17 | 2006-04-19 | Hitachi Ltd | Display apparatus |
| US7310076B2 (en) | 2003-02-17 | 2007-12-18 | Hitachi, Ltd. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614411B2 (en) | Plasma address display apparatus | |
| JP3326815B2 (ja) | プラズマアドレス電気光学装置 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| JPH0675536A (ja) | プラズマアドレス表示装置 | |
| US5661501A (en) | Driving method of plasma-addressed display device | |
| JPH08314414A (ja) | プラズマアドレス表示装置 | |
| JPH0772455A (ja) | アクティブマトリクス液晶表示装置 | |
| US6597332B1 (en) | Plasma addressing display device | |
| US6483488B1 (en) | Display apparatus and method of driving the display apparatus | |
| US6326937B1 (en) | Plasma addressed display device | |
| US6597330B1 (en) | Plasma addressed display device | |
| US6081245A (en) | Plasma-addressed liquid crystal display device | |
| KR100585630B1 (ko) | 플라즈마어드레스액정디스플레이구동방법 | |
| JPH06102834A (ja) | プラズマアドレス電気光学装置 | |
| JPH08110513A (ja) | プラズマアドレス表示装置 | |
| JPH06289808A (ja) | プラズマアドレス表示素子の駆動方法 | |
| JPH07295504A (ja) | プラズマアドレス表示装置 | |
| JPH08304809A (ja) | プラズマアドレス液晶表示装置 | |
| JPH0675534A (ja) | プラズマアドレス液晶表示装置 | |
| JP2001195036A (ja) | プラズマアドレス表示装置及びその駆動方法 | |
| JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
| JPH0772458A (ja) | プラズマアドレス液晶表示装置 | |
| JPH0675535A (ja) | プラズマアドレス電気光学装置 | |
| JP2000235177A (ja) | プラズマアドレス表示装置 | |
| JPH08305324A (ja) | プラズマアドレス液晶表示装置 |