JPH0675534A - プラズマアドレス液晶表示装置 - Google Patents
プラズマアドレス液晶表示装置Info
- Publication number
- JPH0675534A JPH0675534A JP24882292A JP24882292A JPH0675534A JP H0675534 A JPH0675534 A JP H0675534A JP 24882292 A JP24882292 A JP 24882292A JP 24882292 A JP24882292 A JP 24882292A JP H0675534 A JPH0675534 A JP H0675534A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- plasma
- display device
- crystal display
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 プラズマアドレス液晶表示装置の完全な交流
駆動を実現する。 【構成】 プラズマアドレス液晶表示装置は誘電シート
3を介して液晶セル1とプラズマセル2を一体的に積層
した構造を有する。液晶セル1には列信号ラインY1,
Y2,Y3,…,YMとなる複数の信号電極が設けられ
ており、プラズマセル2には行走査ラインX1,X2,
X3,…,XNとなる複数の放電電極対10が設けられ
ている。さらに、液晶セル1の有効表示領域外に行走査
ラインX1,X2,…,XNと直交する検出用電極Dが
設けられている。又、各放電電極対10の一方のアノー
ド電極Aと検出用電極Dとの間に検出容量が接続されて
いる。加えて、該検出容量の両端に発生する電圧を検出
する手段と、該検出電圧に応じて各信号ラインY1,Y
2,…,YMに印加される画像信号のオフセットレベル
を補正する調整手段が設けられている。
駆動を実現する。 【構成】 プラズマアドレス液晶表示装置は誘電シート
3を介して液晶セル1とプラズマセル2を一体的に積層
した構造を有する。液晶セル1には列信号ラインY1,
Y2,Y3,…,YMとなる複数の信号電極が設けられ
ており、プラズマセル2には行走査ラインX1,X2,
X3,…,XNとなる複数の放電電極対10が設けられ
ている。さらに、液晶セル1の有効表示領域外に行走査
ラインX1,X2,…,XNと直交する検出用電極Dが
設けられている。又、各放電電極対10の一方のアノー
ド電極Aと検出用電極Dとの間に検出容量が接続されて
いる。加えて、該検出容量の両端に発生する電圧を検出
する手段と、該検出電圧に応じて各信号ラインY1,Y
2,…,YMに印加される画像信号のオフセットレベル
を補正する調整手段が設けられている。
Description
【0001】
【産業上の利用分野】本発明は液晶セルとスイッチング
用プラズマセルの二層構造からなるプラズマアドレス液
晶表示装置に関する。より詳しくはその駆動制御方式に
関する。
用プラズマセルの二層構造からなるプラズマアドレス液
晶表示装置に関する。より詳しくはその駆動制御方式に
関する。
【0002】
【従来の技術】従来、液晶セルを用いたマトリクスタイ
プの表示装置を高解像度化、高コントラスト化する為の
手段としては、各画素毎に薄膜トランジスタ等のスイッ
チング素子を設け、これを線順次で駆動するアクティブ
マトリクスアドレス方式が一般に知られている。しかし
ながら、この場合薄膜トランジスタの様な半導体素子を
基板上に多数設ける必要があり、特に大面積化した時に
製造歩留りが悪くなるという短所がある。
プの表示装置を高解像度化、高コントラスト化する為の
手段としては、各画素毎に薄膜トランジスタ等のスイッ
チング素子を設け、これを線順次で駆動するアクティブ
マトリクスアドレス方式が一般に知られている。しかし
ながら、この場合薄膜トランジスタの様な半導体素子を
基板上に多数設ける必要があり、特に大面積化した時に
製造歩留りが悪くなるという短所がある。
【0003】そこでこの短所を解決する手段として、ブ
ザク等は特開平1−217396号公報において、薄膜
トランジスタ等からなるスイッチング素子に代えてプラ
ズマスイッチを利用する方式を提案している。以下、プ
ラズマ放電に基くスイッチを利用して液晶セルを駆動す
るプラズマアドレス液晶表示装置の構成を簡潔に説明す
る。図3に示す様に、この装置は液晶セル101とプラ
ズマセル102と両者の間に介在する極薄の誘電シート
103とからなる積層フラットパネル構造を有してい
る。プラズマセル102はガラス基板104を用いて形
成されており、その表面に複数の平行な溝105が設け
られている。この溝105は例えば行列マトリクスの行
方向に伸びている。各溝105は誘電シート103によ
って密封されており個々に分離したプラズマ室106を
構成している。この密封されたプラズマ室106にはイ
オン化可能なガスが封入されている。隣接する溝105
を隔てる凸状部107は個々のプラズマ室106を区分
けする隔壁の役割を果たすとともに各プラズマ室106
のギャップスペーサとしての役割も果たしている。各溝
105の底部には互いに平行な一対の放電電極108,
109が設けられている。この放電電極対はアノード及
びカソードとして機能しプラズマ室106内のガスをイ
オン化して放電プラズマを発生する。かかる放電領域は
行走査ラインとなる。
ザク等は特開平1−217396号公報において、薄膜
トランジスタ等からなるスイッチング素子に代えてプラ
ズマスイッチを利用する方式を提案している。以下、プ
ラズマ放電に基くスイッチを利用して液晶セルを駆動す
るプラズマアドレス液晶表示装置の構成を簡潔に説明す
る。図3に示す様に、この装置は液晶セル101とプラ
ズマセル102と両者の間に介在する極薄の誘電シート
103とからなる積層フラットパネル構造を有してい
る。プラズマセル102はガラス基板104を用いて形
成されており、その表面に複数の平行な溝105が設け
られている。この溝105は例えば行列マトリクスの行
方向に伸びている。各溝105は誘電シート103によ
って密封されており個々に分離したプラズマ室106を
構成している。この密封されたプラズマ室106にはイ
オン化可能なガスが封入されている。隣接する溝105
を隔てる凸状部107は個々のプラズマ室106を区分
けする隔壁の役割を果たすとともに各プラズマ室106
のギャップスペーサとしての役割も果たしている。各溝
105の底部には互いに平行な一対の放電電極108,
109が設けられている。この放電電極対はアノード及
びカソードとして機能しプラズマ室106内のガスをイ
オン化して放電プラズマを発生する。かかる放電領域は
行走査ラインとなる。
【0004】一方液晶セル101は透明基板110を用
いて構成されている。この透明基板110は誘電シート
103に所定の間隙を介して対向配置されており間隙内
には液晶層111が充填されている。又、透明基板11
0の内表面には透明導電材料からなる信号電極112が
形成されている。この信号電極112はプラズマ室10
6と直交しており列信号ラインとなる。列信号ラインと
行走査ラインの交差部分にマトリクス状の画素が規定さ
れる。
いて構成されている。この透明基板110は誘電シート
103に所定の間隙を介して対向配置されており間隙内
には液晶層111が充填されている。又、透明基板11
0の内表面には透明導電材料からなる信号電極112が
形成されている。この信号電極112はプラズマ室10
6と直交しており列信号ラインとなる。列信号ラインと
行走査ラインの交差部分にマトリクス状の画素が規定さ
れる。
【0005】かかる構成を有する表示装置においては、
プラズマ放電が行なわれるプラズマ室106を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極112に画像信号を印加する事により表
示駆動が行なわれる。プラズマ室106内にプラズマ放
電が発生すると内部は略アノード電位に近くなり1走査
ライン毎の画素選択が行なわれる。換言すると、放電領
域の直上で液晶層と接する誘電シート103の表面に仮
想電極が現われる事になる。仮想電極の電位は誘電シー
ト103の分極によって定まり放電領域の電位に応じた
ものとなる。プラズマ室106はこの仮想電極に所定の
電位を与える為のサンプリングスイッチとして機能す
る。プラズマサンプリングスイッチが導通した状態で各
画素に画像信号が印加されると、サンプリングホールド
が行なわれ画素の点灯もしくは消灯が制御できる。即ち
仮想電極と信号電極との間に生じる電位差に応じて液晶
層の光透過率が変化する。プラズマサンプリングスイッ
チが非導通状態になると仮想電極の電位が浮遊状態にな
り画素に書き込まれた画像信号はそのまま保持される。
プラズマ放電が行なわれるプラズマ室106を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極112に画像信号を印加する事により表
示駆動が行なわれる。プラズマ室106内にプラズマ放
電が発生すると内部は略アノード電位に近くなり1走査
ライン毎の画素選択が行なわれる。換言すると、放電領
域の直上で液晶層と接する誘電シート103の表面に仮
想電極が現われる事になる。仮想電極の電位は誘電シー
ト103の分極によって定まり放電領域の電位に応じた
ものとなる。プラズマ室106はこの仮想電極に所定の
電位を与える為のサンプリングスイッチとして機能す
る。プラズマサンプリングスイッチが導通した状態で各
画素に画像信号が印加されると、サンプリングホールド
が行なわれ画素の点灯もしくは消灯が制御できる。即ち
仮想電極と信号電極との間に生じる電位差に応じて液晶
層の光透過率が変化する。プラズマサンプリングスイッ
チが非導通状態になると仮想電極の電位が浮遊状態にな
り画素に書き込まれた画像信号はそのまま保持される。
【0006】
【発明が解決しようとする課題】液晶を直流駆動すると
劣化が生じ寿命が短かくなる為好ましくない。通常液晶
は交流駆動される。一般の液晶表示装置では、対向電極
の電位を基準として信号電極の電位を例えばフレーム毎
に反転させる。一般の液晶表示装置では対向電極の電位
は一定であるので問題は生じない。しかしながら、上述
したプラズマアドレス液晶表示装置では仮想電極が対向
電極に対応している。この仮想電極の電位は放電電位の
支配を受けている。プラズマ室内における放電電位はア
ノード電位側に近くなるが必ずしも完全に一致する事は
なく誤差が含まれている。換言すると、このアノード電
位に対する誤差分だけ、各プラズマ室に寄生電圧が発生
する事になる。この寄生電圧は一定ではなく個々のプラ
ズマ室の放電特性に応じてばらつきがある。従って予め
所定の誤差量を見込んでオフセット電位を設定し交流駆
動を行なっても、実際には直流成分が含まれ液晶劣化の
原因になるという問題点あるいは課題がある。又、個々
の行走査ラインの間で寄生電圧のばらつきがある為画像
表示面全体に渡って均一な表示コントラストを得る事が
できないという問題点がある。
劣化が生じ寿命が短かくなる為好ましくない。通常液晶
は交流駆動される。一般の液晶表示装置では、対向電極
の電位を基準として信号電極の電位を例えばフレーム毎
に反転させる。一般の液晶表示装置では対向電極の電位
は一定であるので問題は生じない。しかしながら、上述
したプラズマアドレス液晶表示装置では仮想電極が対向
電極に対応している。この仮想電極の電位は放電電位の
支配を受けている。プラズマ室内における放電電位はア
ノード電位側に近くなるが必ずしも完全に一致する事は
なく誤差が含まれている。換言すると、このアノード電
位に対する誤差分だけ、各プラズマ室に寄生電圧が発生
する事になる。この寄生電圧は一定ではなく個々のプラ
ズマ室の放電特性に応じてばらつきがある。従って予め
所定の誤差量を見込んでオフセット電位を設定し交流駆
動を行なっても、実際には直流成分が含まれ液晶劣化の
原因になるという問題点あるいは課題がある。又、個々
の行走査ラインの間で寄生電圧のばらつきがある為画像
表示面全体に渡って均一な表示コントラストを得る事が
できないという問題点がある。
【0007】本発明の理解を容易にする為に、上述した
課題あるいは問題点を具体的に説明する。図4は、図3
に示したプラズマアドレス液晶表示装置の1走査ライン
分を切り取って示した部分断面構造とその等価回路を示
す。この等価回路中、CLCは液晶層111の容量成分
を表わし、CSは誘電シート103の容量成分を表わ
し、SWはプラズマスイッチである。このプラズマスイ
ッチSWはプラズマ室106に設けられたアノード10
8及びカソード109の放電電極対の機能を等価的に表
わしたものである。即ち、プラズマスイッチSWは放電
中にのみ閉じる。又、RPはプラズマスイッチの抵抗を
表わし、EPは前述した寄生電圧を表わす。
課題あるいは問題点を具体的に説明する。図4は、図3
に示したプラズマアドレス液晶表示装置の1走査ライン
分を切り取って示した部分断面構造とその等価回路を示
す。この等価回路中、CLCは液晶層111の容量成分
を表わし、CSは誘電シート103の容量成分を表わ
し、SWはプラズマスイッチである。このプラズマスイ
ッチSWはプラズマ室106に設けられたアノード10
8及びカソード109の放電電極対の機能を等価的に表
わしたものである。即ち、プラズマスイッチSWは放電
中にのみ閉じる。又、RPはプラズマスイッチの抵抗を
表わし、EPは前述した寄生電圧を表わす。
【0008】図5は図3に示したプラズマアドレス液晶
表示装置の全体等価回路を示す。図4に示した1走査ラ
イン分の等価回路が全ライン数N分だけ並列に接続され
た構成となっている。なお、本図では各行走査ラインを
X1,X2,X3,…XNで表わしている。各行走査ラ
インのアノードAは共通に結線されている。一方、列信
号ラインはYiで表わされており、図示を簡略化する為
に1本のみを示している。この等価回路において、CL
C及びCSは各走査ライン間で略一定であり且つ計算か
らも求められる数値であるが、RP及びEPは各走査ラ
インの放電状態や構造上のばらつきによって変動する。
本装置では液晶層をオン/オフ駆動する為に、共通結線
されたアノードAと各信号ラインYiの間に交流の駆動
電圧VLCを印加している。同時に、液晶層に直流電圧
が印加されるのを防ぐ為、寄生電圧EPと等しいオフセ
ット電圧ECを逆極性で加えている。しかしながら、寄
生電圧EPは各走査ライン毎に異なっており、一義的に
定めたオフセット電圧ECでは各走査ライン毎の液晶層
に印加される直流成分を完全に除去する事は不可能であ
る。
表示装置の全体等価回路を示す。図4に示した1走査ラ
イン分の等価回路が全ライン数N分だけ並列に接続され
た構成となっている。なお、本図では各行走査ラインを
X1,X2,X3,…XNで表わしている。各行走査ラ
インのアノードAは共通に結線されている。一方、列信
号ラインはYiで表わされており、図示を簡略化する為
に1本のみを示している。この等価回路において、CL
C及びCSは各走査ライン間で略一定であり且つ計算か
らも求められる数値であるが、RP及びEPは各走査ラ
インの放電状態や構造上のばらつきによって変動する。
本装置では液晶層をオン/オフ駆動する為に、共通結線
されたアノードAと各信号ラインYiの間に交流の駆動
電圧VLCを印加している。同時に、液晶層に直流電圧
が印加されるのを防ぐ為、寄生電圧EPと等しいオフセ
ット電圧ECを逆極性で加えている。しかしながら、寄
生電圧EPは各走査ライン毎に異なっており、一義的に
定めたオフセット電圧ECでは各走査ライン毎の液晶層
に印加される直流成分を完全に除去する事は不可能であ
る。
【0009】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は液晶層に印加される直流成分を除去
し完全な交流駆動を達成する事を目的とする。併せて液
晶駆動の均一化を図る事を目的とする。かかる目的を達
成する為に以下の手段を講じた。即ち、列信号ラインと
なる複数の信号電極を有する液晶セルと、行走査ライン
となる複数の放電電極対を有するプラズマセルとを誘電
シートを介して一体的に積層したプラズマアドレス液晶
表示装置において、液晶セルの有効表示領域外に列信号
ラインと直交する検出用電極を設けた事を特徴とする。
この検出用電極はダミー信号電極で構成できる。さら
に、本発明にかかる表示装置は、各放電電極対の一方の
アノード電極と前記検出用電極との間に接続された検出
容量と、該検出容量の両端に発生する電圧を検出する手
段と、該検出電圧に応じて前記信号電極に印加される画
像信号のオフセットレベルを補正する調整手段とを含ん
でいる。この調整手段は、例えば該検出電圧に比例した
オフセット電圧を発生する可変電源からなる。
題に鑑み、本発明は液晶層に印加される直流成分を除去
し完全な交流駆動を達成する事を目的とする。併せて液
晶駆動の均一化を図る事を目的とする。かかる目的を達
成する為に以下の手段を講じた。即ち、列信号ラインと
なる複数の信号電極を有する液晶セルと、行走査ライン
となる複数の放電電極対を有するプラズマセルとを誘電
シートを介して一体的に積層したプラズマアドレス液晶
表示装置において、液晶セルの有効表示領域外に列信号
ラインと直交する検出用電極を設けた事を特徴とする。
この検出用電極はダミー信号電極で構成できる。さら
に、本発明にかかる表示装置は、各放電電極対の一方の
アノード電極と前記検出用電極との間に接続された検出
容量と、該検出容量の両端に発生する電圧を検出する手
段と、該検出電圧に応じて前記信号電極に印加される画
像信号のオフセットレベルを補正する調整手段とを含ん
でいる。この調整手段は、例えば該検出電圧に比例した
オフセット電圧を発生する可変電源からなる。
【0010】
【作用】本発明によれば、液晶セルの有効表示領域外に
列信号ラインと直交する検出用電極を設けている。さら
に、この検出用電極とアノード電極との間に検出容量を
接続している。各行走査ラインが線順次で放電すると、
検出容量が逐次充電され、各走査ラインに固有の寄生電
圧に応じた電圧が該検出容量の両端に発生する。この検
出電圧に従って、各寄生電圧を打ち消す様に可変のオフ
セット電圧を画像信号に重畳させる。この様にして、各
行走査ライン毎に寄生電圧の補正が行なわれ、画面全体
として実質的に完全な交流駆動が実現できる。
列信号ラインと直交する検出用電極を設けている。さら
に、この検出用電極とアノード電極との間に検出容量を
接続している。各行走査ラインが線順次で放電すると、
検出容量が逐次充電され、各走査ラインに固有の寄生電
圧に応じた電圧が該検出容量の両端に発生する。この検
出電圧に従って、各寄生電圧を打ち消す様に可変のオフ
セット電圧を画像信号に重畳させる。この様にして、各
行走査ライン毎に寄生電圧の補正が行なわれ、画面全体
として実質的に完全な交流駆動が実現できる。
【0011】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるプラズマアドレ
ス液晶表示装置を示す模式図である。(A)は列信号ラ
イン方向即ち信号電極方向に沿って切断した断面構造を
表わしており、(B)は平面パタン形状を表わしてい
る。本装置は液晶セル1とプラズマセル2と両者の間に
介在する極薄の誘電シート3とを積層した構造を有す
る。液晶セル1はガラス基板4を用いて構成されてお
り、その内側主面には透明導電膜からなるM本の信号電
極がストライプ状に形成されており、列信号ラインY
1,Y2,Y3,…,YMを構成する。なお、(A)で
は信号電極が陰となっており図示されていない。基板4
はスペーサ6を用いて所定の間隙を介し誘電シート3に
接着されている。間隙内には液晶層7が充填封入されて
いる。
詳細に説明する。図1は本発明にかかるプラズマアドレ
ス液晶表示装置を示す模式図である。(A)は列信号ラ
イン方向即ち信号電極方向に沿って切断した断面構造を
表わしており、(B)は平面パタン形状を表わしてい
る。本装置は液晶セル1とプラズマセル2と両者の間に
介在する極薄の誘電シート3とを積層した構造を有す
る。液晶セル1はガラス基板4を用いて構成されてお
り、その内側主面には透明導電膜からなるM本の信号電
極がストライプ状に形成されており、列信号ラインY
1,Y2,Y3,…,YMを構成する。なお、(A)で
は信号電極が陰となっており図示されていない。基板4
はスペーサ6を用いて所定の間隙を介し誘電シート3に
接着されている。間隙内には液晶層7が充填封入されて
いる。
【0012】一方プラズマセル2は下側のガラス基板8
を用いて構成されている。ガラス基板8の内側主面上に
は列信号ラインY1,Y2,…,YMと直交するストラ
イプ状の溝9がN本形成されており、行走査ラインX
1,X2,X3,…,XNを構成する。各溝9の底部に
はアノードAとカソードKからなる放電電極対10が延
設されている。基板8は誘電シート3に接着されてお
り、気密封止された各溝9はプラズマ室12を構成し、
その内部にはイオン化可能なガスが封入されている。ガ
ス種は例えばヘリウム、ネオン、アルゴン、キセノンあ
るいはこれらの混合気体から選ぶ事ができる。個々の溝
9の間に位置する凸状部13は隔壁として機能するとと
もに、誘電シート3の裏面側に当接してスペーサとして
の機能も果たす。なおプラズマセル2の構造は図示する
ものに限られるものではない。例えば、平坦な基板表面
にアノード/カソードを厚膜印刷するとともに、隔壁も
厚膜印刷で形成する様にしても良い。
を用いて構成されている。ガラス基板8の内側主面上に
は列信号ラインY1,Y2,…,YMと直交するストラ
イプ状の溝9がN本形成されており、行走査ラインX
1,X2,X3,…,XNを構成する。各溝9の底部に
はアノードAとカソードKからなる放電電極対10が延
設されている。基板8は誘電シート3に接着されてお
り、気密封止された各溝9はプラズマ室12を構成し、
その内部にはイオン化可能なガスが封入されている。ガ
ス種は例えばヘリウム、ネオン、アルゴン、キセノンあ
るいはこれらの混合気体から選ぶ事ができる。個々の溝
9の間に位置する凸状部13は隔壁として機能するとと
もに、誘電シート3の裏面側に当接してスペーサとして
の機能も果たす。なおプラズマセル2の構造は図示する
ものに限られるものではない。例えば、平坦な基板表面
にアノード/カソードを厚膜印刷するとともに、隔壁も
厚膜印刷で形成する様にしても良い。
【0013】本発明の特徴事項として、液晶セル1の有
効表示領域外に行走査ラインX1,X2,…,XNと直
交する検出用電極Dを設けている。なお、有効表示領域
は、(B)に示す一点鎖線により表わされている。この
検出用電極Dはダミー信号電極からなり、列信号ライン
Y1,Y2,…,YMと平行に形成されている。但し、
本発明はこれに限られるものではなく、列信号ラインを
構成する何れか1本の信号電極を、検出用電極として用
いる事も可能である。前述した様に、この検出用電極D
は行走査ラインX1,X2,…,XNと直交しており、
各走査ラインに発生する寄生電圧を検出する為に用いら
れる。
効表示領域外に行走査ラインX1,X2,…,XNと直
交する検出用電極Dを設けている。なお、有効表示領域
は、(B)に示す一点鎖線により表わされている。この
検出用電極Dはダミー信号電極からなり、列信号ライン
Y1,Y2,…,YMと平行に形成されている。但し、
本発明はこれに限られるものではなく、列信号ラインを
構成する何れか1本の信号電極を、検出用電極として用
いる事も可能である。前述した様に、この検出用電極D
は行走査ラインX1,X2,…,XNと直交しており、
各走査ラインに発生する寄生電圧を検出する為に用いら
れる。
【0014】次に、図1に示す装置の画像表示動作を説
明する。アノードAに対しカソードKを負電位にする事
でプラズマ室12内にグロー放電が起る。発生したプラ
ズマはストライプ状の溝9に広がり、誘電シート3の裏
面は略アノード電位に近くなる。一方プラズマ放電の発
生していない溝9に位置するアノードAは高インピーダ
ンスで誘電シート3から分離されている。このプラズマ
放電のスイッチング作用を利用して液晶セル1の線順次
走査を行なう。この走査に同期して信号ラインY1,Y
2,…,YMに駆動電圧を印加すると誘電シート3を介
して液晶層7に画像信号を書き込む事ができる。
明する。アノードAに対しカソードKを負電位にする事
でプラズマ室12内にグロー放電が起る。発生したプラ
ズマはストライプ状の溝9に広がり、誘電シート3の裏
面は略アノード電位に近くなる。一方プラズマ放電の発
生していない溝9に位置するアノードAは高インピーダ
ンスで誘電シート3から分離されている。このプラズマ
放電のスイッチング作用を利用して液晶セル1の線順次
走査を行なう。この走査に同期して信号ラインY1,Y
2,…,YMに駆動電圧を印加すると誘電シート3を介
して液晶層7に画像信号を書き込む事ができる。
【0015】ところで液晶層7に直流電界が印加される
と劣化が生じる。各プラズマ室12の放電電位がアノー
ド電位からシフトしており寄生電圧が発生するので、こ
の分を見込んで信号ラインY1,Y2,…,YMを交流
駆動する必要がある。この為に寄生電圧を正確にモニタ
する必要があり検出用電極Dが設けられている。図2
は、図1に示したプラズマアドレス液晶表示装置の等価
回路を表わしており、駆動電圧のレベルを調節する手段
も含んでいる。理解を容易にする為、有効表示領域部分
と非有効表示領域部分を上下に分けて図示している。有
効表示領域では、個々の行走査ラインX1,X2,X
3,…,XNと各列信号ラインYiとの交差部分に画素
が規定される。なお、図示を簡略化する為に列信号ライ
ンYiは1本のみを示してある。各画素は、等価的に液
晶容量CLC、誘電シート容量CS、プラズマスイッチ
抵抗RP、寄生電圧EP、プラズマスイッチSWの直列
接続で表わされる。前述した様に、各プラズマスイッチ
SW1,SW2,…,SWNは線順次で選択的に閉じら
れる。又、寄生電圧EP1,EP2,EP3,…,EP
Nは夫々ばらついている。一方、プラズマスイッチ抵抗
RP、液晶容量CLC、誘電容量CSについては各画素
について略一定である。各行走査ラインX1,X2,
…,XNを通じて共通に結線されたアノードAと、個々
の列信号ラインYiとの間に交流駆動電圧VLCが印加
される。又、駆動電圧VLCのオフセットレベルを補正
する為の調整手段も接続されている。本例では、この調
整手段はオフセット電圧ECを発生する可変電源21か
ら構成されている。
と劣化が生じる。各プラズマ室12の放電電位がアノー
ド電位からシフトしており寄生電圧が発生するので、こ
の分を見込んで信号ラインY1,Y2,…,YMを交流
駆動する必要がある。この為に寄生電圧を正確にモニタ
する必要があり検出用電極Dが設けられている。図2
は、図1に示したプラズマアドレス液晶表示装置の等価
回路を表わしており、駆動電圧のレベルを調節する手段
も含んでいる。理解を容易にする為、有効表示領域部分
と非有効表示領域部分を上下に分けて図示している。有
効表示領域では、個々の行走査ラインX1,X2,X
3,…,XNと各列信号ラインYiとの交差部分に画素
が規定される。なお、図示を簡略化する為に列信号ライ
ンYiは1本のみを示してある。各画素は、等価的に液
晶容量CLC、誘電シート容量CS、プラズマスイッチ
抵抗RP、寄生電圧EP、プラズマスイッチSWの直列
接続で表わされる。前述した様に、各プラズマスイッチ
SW1,SW2,…,SWNは線順次で選択的に閉じら
れる。又、寄生電圧EP1,EP2,EP3,…,EP
Nは夫々ばらついている。一方、プラズマスイッチ抵抗
RP、液晶容量CLC、誘電容量CSについては各画素
について略一定である。各行走査ラインX1,X2,
…,XNを通じて共通に結線されたアノードAと、個々
の列信号ラインYiとの間に交流駆動電圧VLCが印加
される。又、駆動電圧VLCのオフセットレベルを補正
する為の調整手段も接続されている。本例では、この調
整手段はオフセット電圧ECを発生する可変電源21か
ら構成されている。
【0016】一方、非有効表示領域では、各行走査ライ
ンX1,X2,…,XNと検出用電極Dが直交配列され
ており、個々の交差部に画素と同様の等価回路が配置さ
れる。アノード電極Aと検出用電極Dとの間に検出容量
COが接続されている。この検出容量COは各プラズマ
スイッチSW1,SW2,SW3,…,SWNが線順次
で導通する毎に充電される。この充電により検出容量C
Oの両端に発生する電圧EOを検出する為の手段22が
接続されている。図示の等価回路から明らかな様に、検
出電圧EOはEP×(CLC+CS)/(CO+(CL
C+CS))で与えられる。即ち、検出容量CO、液晶
容量CLC、誘電シート容量CSが一定であるので、検
出抵抗EOは寄生電圧EPに比例している。従って、線
順次走査毎に検出電圧EOをモニタする事により、寄生
電圧EP1,EP2,EP3,…,EPNのばらつきを
検出する事ができる。
ンX1,X2,…,XNと検出用電極Dが直交配列され
ており、個々の交差部に画素と同様の等価回路が配置さ
れる。アノード電極Aと検出用電極Dとの間に検出容量
COが接続されている。この検出容量COは各プラズマ
スイッチSW1,SW2,SW3,…,SWNが線順次
で導通する毎に充電される。この充電により検出容量C
Oの両端に発生する電圧EOを検出する為の手段22が
接続されている。図示の等価回路から明らかな様に、検
出電圧EOはEP×(CLC+CS)/(CO+(CL
C+CS))で与えられる。即ち、検出容量CO、液晶
容量CLC、誘電シート容量CSが一定であるので、検
出抵抗EOは寄生電圧EPに比例している。従って、線
順次走査毎に検出電圧EOをモニタする事により、寄生
電圧EP1,EP2,EP3,…,EPNのばらつきを
検出する事ができる。
【0017】前述した可変電源21は、検出電圧EOに
応じて変化するオフセット電圧ECを出力し駆動電圧V
LCに重畳させる。このオフセット電圧ECにより各行
走査ライン毎の寄生電圧EP1,EP2,…,EPNは
相殺され全体として略完全な交流駆動を行なう事ができ
る。具体的な調整方式としては、例えば検出電圧EOの
平均値に対応して予めオフセット電圧ECの基準レベル
を設定する。従って、この基準レベルは個々の寄生電圧
EP1,EP2,…,EPNの平均レベルに等しい値を
有する。このオフセット電圧ECの基準レベルを中心に
して、検出電圧EOの変化量に比例して実際に出力され
るオフセット電圧ECを補正すれば良い。
応じて変化するオフセット電圧ECを出力し駆動電圧V
LCに重畳させる。このオフセット電圧ECにより各行
走査ライン毎の寄生電圧EP1,EP2,…,EPNは
相殺され全体として略完全な交流駆動を行なう事ができ
る。具体的な調整方式としては、例えば検出電圧EOの
平均値に対応して予めオフセット電圧ECの基準レベル
を設定する。従って、この基準レベルは個々の寄生電圧
EP1,EP2,…,EPNの平均レベルに等しい値を
有する。このオフセット電圧ECの基準レベルを中心に
して、検出電圧EOの変化量に比例して実際に出力され
るオフセット電圧ECを補正すれば良い。
【0018】
【発明の効果】以上説明した様に、本発明によれば、行
走査ラインの寄生電圧を個々にモニタする為の検出用電
極を設けるとともに、検出結果に基き液晶交流駆動電圧
のオフセットレベルを調整している。かかる構成によ
り、液晶に対する直流成分の印加を防止でき劣化や表示
品位の低下を抑制できるという効果がある。
走査ラインの寄生電圧を個々にモニタする為の検出用電
極を設けるとともに、検出結果に基き液晶交流駆動電圧
のオフセットレベルを調整している。かかる構成によ
り、液晶に対する直流成分の印加を防止でき劣化や表示
品位の低下を抑制できるという効果がある。
【図1】本発明にかかるプラズマアドレス液晶表示装置
の基本的な構成を示す模式図である。
の基本的な構成を示す模式図である。
【図2】図1に示すプラズマアドレス液晶表示装置の等
価回路図である。
価回路図である。
【図3】従来のプラズマアドレス液晶表示装置を示す斜
視図である。
視図である。
【図4】従来のプラズマアドレス液晶表示装置の1走査
ライン分を示す模式図である。
ライン分を示す模式図である。
【図5】従来のプラズマアドレス液晶表示装置の等価回
路図である。
路図である。
1 液晶セル 2 プラズマセル 3 誘電シート 4 ガラス基板 7 液晶層 8 ガラス基板 9 溝 10 放電電極対 12 プラズマ室 21 可変電源 22 検出手段 A アノード K カソード D 検出用電極 X 行走査ライン Y 列信号ライン VLC 駆動電圧 EC オフセット電圧 EO 検出電圧 CLC 液晶容量 CS 誘電シート容量 EP 寄生電圧 SW プラズマスイッチ CO 検出容量
Claims (4)
- 【請求項1】 列信号ラインとなる複数の信号電極を有
する液晶セルと、行走査ラインとなる複数の放電電極対
を有するプラズマセルとを誘電シートを介して一体的に
積層したプラズマアドレス液晶表示装置であって、 液晶セルの有効表示領域外に行走査ラインと直交する検
出用電極を設けた事を特徴とするプラズマアドレス液晶
表示装置。 - 【請求項2】 前記検出用電極はダミー信号電極である
事を特徴とする請求項1記載のプラズマアドレス液晶表
示装置。 - 【請求項3】 各放電電極対の一方のアノード電極と前
記検出用電極との間に接続された検出容量と、該検出容
量の両端に発生する電圧を検出する手段と、該検出電圧
に応じて前記信号電極に印加される画像信号のオフセッ
トレベルを補正する調整手段とを含む事を特徴とする請
求項1記載のプラズマアドレス液晶表示装置。 - 【請求項4】 前記調整手段は該検出電圧に比例したオ
フセット電圧を発生する可変電源である事を特徴とする
請求項3記載のプラズマアドレス液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24882292A JPH0675534A (ja) | 1992-08-25 | 1992-08-25 | プラズマアドレス液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24882292A JPH0675534A (ja) | 1992-08-25 | 1992-08-25 | プラズマアドレス液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0675534A true JPH0675534A (ja) | 1994-03-18 |
Family
ID=17183936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24882292A Pending JPH0675534A (ja) | 1992-08-25 | 1992-08-25 | プラズマアドレス液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0675534A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001133758A (ja) * | 1999-11-09 | 2001-05-18 | Toppan Printing Co Ltd | プラズマアドレス液晶パネルの背面板及びその製造方法 |
KR100870023B1 (ko) * | 2008-04-11 | 2008-11-21 | 삼성전자주식회사 | 액정 표시 장치 |
-
1992
- 1992-08-25 JP JP24882292A patent/JPH0675534A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001133758A (ja) * | 1999-11-09 | 2001-05-18 | Toppan Printing Co Ltd | プラズマアドレス液晶パネルの背面板及びその製造方法 |
JP4590664B2 (ja) * | 1999-11-09 | 2010-12-01 | 凸版印刷株式会社 | プラズマアドレス液晶パネルの背面板及びその製造方法 |
KR100870023B1 (ko) * | 2008-04-11 | 2008-11-21 | 삼성전자주식회사 | 액정 표시 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3326815B2 (ja) | プラズマアドレス電気光学装置 | |
KR100340972B1 (ko) | 플라즈마어드레스표시장치 | |
JP3319042B2 (ja) | プラズマアドレス表示装置 | |
JPH0675534A (ja) | プラズマアドレス液晶表示装置 | |
JP3271082B2 (ja) | プラズマアドレス電気光学装置 | |
JPH0772455A (ja) | アクティブマトリクス液晶表示装置 | |
JP3271084B2 (ja) | プラズマアドレス電気光学装置 | |
US6597332B1 (en) | Plasma addressing display device | |
JP3189499B2 (ja) | プラズマアドレス表示装置 | |
JPH05303350A (ja) | プラズマアドレス電気光学装置 | |
JP3350967B2 (ja) | プラズマアドレス電気光学装置 | |
JP3042109B2 (ja) | 画像表示装置 | |
JP3422721B2 (ja) | プラズマアドレス表示装置 | |
JP3284603B2 (ja) | プラズマアドレス電気光学装置 | |
JPH08305324A (ja) | プラズマアドレス液晶表示装置 | |
JPH08110513A (ja) | プラズマアドレス表示装置 | |
JPH0675536A (ja) | プラズマアドレス表示装置 | |
JPH06102834A (ja) | プラズマアドレス電気光学装置 | |
JP3163691B2 (ja) | プラズマアドレス電気光学装置 | |
JPH08304765A (ja) | プラズマアドレス液晶表示装置 | |
JPH05297357A (ja) | プラズマアドレス液晶表示装置 | |
KR20000022941A (ko) | 플라즈마 어드레스 표시 장치 | |
JP2000214801A (ja) | プラズマアドレス表示装置 | |
JPH09113882A (ja) | プラズマアドレス表示装置とその駆動方法 | |
JP2001125075A (ja) | プラズマアドレス表示装置及びその駆動方法 |