JP3271084B2 - プラズマアドレス電気光学装置 - Google Patents
プラズマアドレス電気光学装置Info
- Publication number
- JP3271084B2 JP3271084B2 JP12826692A JP12826692A JP3271084B2 JP 3271084 B2 JP3271084 B2 JP 3271084B2 JP 12826692 A JP12826692 A JP 12826692A JP 12826692 A JP12826692 A JP 12826692A JP 3271084 B2 JP3271084 B2 JP 3271084B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- cathode
- cell
- substrate
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133374—Constructional arrangements; Manufacturing methods for displaying permanent signs or marks
Landscapes
- Liquid Crystal (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶セル等の電気光学セ
ルとプラズマセルのフラットパネル構造からなるプラズ
マアドレス電気光学装置に関する。より詳しくはプラズ
マセル内に設けられる電極構造に関する。
ルとプラズマセルのフラットパネル構造からなるプラズ
マアドレス電気光学装置に関する。より詳しくはプラズ
マセル内に設けられる電極構造に関する。
【０００２】
【従来の技術】従来、電気光学セルとして液晶セルを用
いたマトリクスタイプの電気光学装置例えば液晶表示装
置を高解像度化、高コントラスト化する為の手段として
は、各画素毎に薄膜トランジスタ等のスイッチング素子
を設け、これを線順次で駆動するアクティブマトリクス
アドレス方式が一般に知られている。しかしながら、こ
の場合薄膜トランジスタの様な半導体素子を基板上に多
数設ける必要があり、特に大面積化した時に製造歩留り
が悪くなるという短所がある。
いたマトリクスタイプの電気光学装置例えば液晶表示装
置を高解像度化、高コントラスト化する為の手段として
は、各画素毎に薄膜トランジスタ等のスイッチング素子
を設け、これを線順次で駆動するアクティブマトリクス
アドレス方式が一般に知られている。しかしながら、こ
の場合薄膜トランジスタの様な半導体素子を基板上に多
数設ける必要があり、特に大面積化した時に製造歩留り
が悪くなるという短所がある。
【０００３】そこでこの短所を解決する方策として、ブ
ザク等は特開平１−２１７３９６号公報において、薄膜
トランジスタ等からなるスイッチング素子に代えてプラ
ズマスイッチを利用する方式を提案している。以下、プ
ラズマ放電に基くスイッチを利用して液晶セルを駆動す
るプラズマアドレス表示装置の構成を簡単に説明する。
図６に示す様に、この装置は液晶セル１０１とプラズマ
セル１０２と両者の間に介在する中間板１０３とからな
る積層フラットパネル構造を有している。プラズマセル
１０２はガラス基板１０４を用いて形成されており、そ
の表面に複数の平行な溝１０５が設けられている。この
溝１０５は例えば行列マトリクスの行方向に延設されて
いる。各溝１０５は中間板１０３によって密封されてお
り個々に分離したプラズマ室１０６を構成している。こ
の密閉されたプラズマ室１０６にはイオン化可能なガス
が封入されている。隣接する溝１０５を隔てる凸条部１
０７は個々のプラズマ室１０６を区分けする隔壁の役割
を果すとともに各プラズマ室１０６のギャップスペーサ
としての役割も果している。各溝１０５の底部には互い
に平行な一対のプラズマ電極１０８，１０９が設けられ
ている。一対の電極はアノード及びカソードとして機能
しプラズマ室１０６内のガスをイオン化して放電プラズ
マを発生する。かかる放電領域は行走査単位となる。
ザク等は特開平１−２１７３９６号公報において、薄膜
トランジスタ等からなるスイッチング素子に代えてプラ
ズマスイッチを利用する方式を提案している。以下、プ
ラズマ放電に基くスイッチを利用して液晶セルを駆動す
るプラズマアドレス表示装置の構成を簡単に説明する。
図６に示す様に、この装置は液晶セル１０１とプラズマ
セル１０２と両者の間に介在する中間板１０３とからな
る積層フラットパネル構造を有している。プラズマセル
１０２はガラス基板１０４を用いて形成されており、そ
の表面に複数の平行な溝１０５が設けられている。この
溝１０５は例えば行列マトリクスの行方向に延設されて
いる。各溝１０５は中間板１０３によって密封されてお
り個々に分離したプラズマ室１０６を構成している。こ
の密閉されたプラズマ室１０６にはイオン化可能なガス
が封入されている。隣接する溝１０５を隔てる凸条部１
０７は個々のプラズマ室１０６を区分けする隔壁の役割
を果すとともに各プラズマ室１０６のギャップスペーサ
としての役割も果している。各溝１０５の底部には互い
に平行な一対のプラズマ電極１０８，１０９が設けられ
ている。一対の電極はアノード及びカソードとして機能
しプラズマ室１０６内のガスをイオン化して放電プラズ
マを発生する。かかる放電領域は行走査単位となる。
【０００４】一方液晶セル１０１は透明基板１１０を用
いて構成されている。この透明基板１１０は中間板１０
３に所定の間隙を介して対向配置されており間隙内には
液晶層１１１が充填封入されている。又、透明基板１１
０の内表面には透明導電材料からなる信号電極１１２が
形成されている。この信号電極１１２はプラズマ室１０
６と直交しており列駆動単位となる。列駆動単位と行走
査単位の交差部にマトリクス状の画素が規定される。
いて構成されている。この透明基板１１０は中間板１０
３に所定の間隙を介して対向配置されており間隙内には
液晶層１１１が充填封入されている。又、透明基板１１
０の内表面には透明導電材料からなる信号電極１１２が
形成されている。この信号電極１１２はプラズマ室１０
６と直交しており列駆動単位となる。列駆動単位と行走
査単位の交差部にマトリクス状の画素が規定される。
【０００５】かかる構成を有する表示装置においては、
プラズマ放電が行なわれるプラズマ室１０６を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極１１２にアナログ画像信号を印加する事
により表示駆動が行なわれる。プラズマ室１０６内にプ
ラズマ放電が発生すると内部は略一様にアノード電位に
なり１行毎の画素選択が行なわれる。即ち、プラズマ室
１０６はサンプリングスイッチとして機能する。サンプ
リングスイッチが導通した状態で各画素に画像信号が印
加されると、サンプリングホールドが行なわれ画素の点
灯もしくは消灯が制御できる。プラズマサンプリングス
イッチが非導通状態になった後にもアナログ画像信号は
そのまま画素内に保持される。
プラズマ放電が行なわれるプラズマ室１０６を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極１１２にアナログ画像信号を印加する事
により表示駆動が行なわれる。プラズマ室１０６内にプ
ラズマ放電が発生すると内部は略一様にアノード電位に
なり１行毎の画素選択が行なわれる。即ち、プラズマ室
１０６はサンプリングスイッチとして機能する。サンプ
リングスイッチが導通した状態で各画素に画像信号が印
加されると、サンプリングホールドが行なわれ画素の点
灯もしくは消灯が制御できる。プラズマサンプリングス
イッチが非導通状態になった後にもアナログ画像信号は
そのまま画素内に保持される。
【０００６】
【発明が解決しようとする課題】ところで、上述したプ
ラズマアドレス電気光学装置を実用化する上で、プラズ
マセルの構造に様々な課題が残されている。図６に示す
様に、プラズマセルは複数の溝が形成された基板を用い
て構成されている。溝の底部に一対のプラズマ電極が形
成されている。平坦面ではなく凹凸面に対して電極を形
成する為に、従来フォトリソグラフィ及びエッチング技
術が採用されていた。例えば真空蒸着あるいはスパッタ
リングにより金属薄膜を一様に堆積した後、選択的エッ
チングを行なって薄膜のプラズマ電極を得ている。しか
しながら薄膜電極の膜厚は極めて薄く電気抵抗が大き
い。従って、大面積化に応じてプラズマ電極の延設距離
を長くした場合電源から遠ざかるに従って電気抵抗の為
に電圧降下が起る。この電圧降下が生じると均一且つ安
定したプラズマ放電が困難になるという欠点がある。仮
に、薄膜電極の厚みを大きくして電気抵抗を下げようと
すると、薄膜の内部応力により剥離や亀裂が生じる。
ラズマアドレス電気光学装置を実用化する上で、プラズ
マセルの構造に様々な課題が残されている。図６に示す
様に、プラズマセルは複数の溝が形成された基板を用い
て構成されている。溝の底部に一対のプラズマ電極が形
成されている。平坦面ではなく凹凸面に対して電極を形
成する為に、従来フォトリソグラフィ及びエッチング技
術が採用されていた。例えば真空蒸着あるいはスパッタ
リングにより金属薄膜を一様に堆積した後、選択的エッ
チングを行なって薄膜のプラズマ電極を得ている。しか
しながら薄膜電極の膜厚は極めて薄く電気抵抗が大き
い。従って、大面積化に応じてプラズマ電極の延設距離
を長くした場合電源から遠ざかるに従って電気抵抗の為
に電圧降下が起る。この電圧降下が生じると均一且つ安
定したプラズマ放電が困難になるという欠点がある。仮
に、薄膜電極の厚みを大きくして電気抵抗を下げようと
すると、薄膜の内部応力により剥離や亀裂が生じる。
【０００７】かかる従来の技術の欠点に鑑み、出願人は
先に出願された特許願平成３年第４７７８４号に、製造
が簡単でしかも大画面化及び高精細化に適したプラズマ
アドレス電気光学装置を提案している。図７を参照し
て、本発明の理解に供する為に、先に提案された装置の
構造を簡潔に説明する。この装置は、一主面上に互いに
平行な複数の信号電極２０１を有する第１の基板２０２
と、一主面上に該信号電極２０１と略直交し且つ互いに
略平行な複数のプラズマ電極２０３を有する第２の基板
２０４とを備えている。この構造ではストライプ状のプ
ラズマ電極２０３は基板２０４の平坦面に形成されるの
で、スクリーン印刷技術等が適用でき厚膜電極材料が使
用できる。従って、従来に比しプラズマ電極の抵抗値を
下げられる。一対の基板２０２，２０４は信号電極２０
１とプラズマ電極２０３とが対向する如く互いに平行に
配置されている。上側の基板２０２に設けられた信号電
極２０１と接する様に電気光学材料層２０５が間挿され
ている。この電気光学材料層２０５は中間板２０６によ
って下側の基板２０４から隔てられている。中間板２０
６と下側の基板２０４との間にはイオン化可能なガスが
封入されておりプラズマ室２０７を構成する。このプラ
ズマ室２０７は印刷法により形成された隔壁２０８によ
って分割されており個々の走査単位を構成する。各走査
単位の中には一対のプラズマ電極２０３即ちアノードＡ
及びカソードＫが収納されている。
先に出願された特許願平成３年第４７７８４号に、製造
が簡単でしかも大画面化及び高精細化に適したプラズマ
アドレス電気光学装置を提案している。図７を参照し
て、本発明の理解に供する為に、先に提案された装置の
構造を簡潔に説明する。この装置は、一主面上に互いに
平行な複数の信号電極２０１を有する第１の基板２０２
と、一主面上に該信号電極２０１と略直交し且つ互いに
略平行な複数のプラズマ電極２０３を有する第２の基板
２０４とを備えている。この構造ではストライプ状のプ
ラズマ電極２０３は基板２０４の平坦面に形成されるの
で、スクリーン印刷技術等が適用でき厚膜電極材料が使
用できる。従って、従来に比しプラズマ電極の抵抗値を
下げられる。一対の基板２０２，２０４は信号電極２０
１とプラズマ電極２０３とが対向する如く互いに平行に
配置されている。上側の基板２０２に設けられた信号電
極２０１と接する様に電気光学材料層２０５が間挿され
ている。この電気光学材料層２０５は中間板２０６によ
って下側の基板２０４から隔てられている。中間板２０
６と下側の基板２０４との間にはイオン化可能なガスが
封入されておりプラズマ室２０７を構成する。このプラ
ズマ室２０７は印刷法により形成された隔壁２０８によ
って分割されており個々の走査単位を構成する。各走査
単位の中には一対のプラズマ電極２０３即ちアノードＡ
及びカソードＫが収納されている。
【０００８】しかしながら装置の大型化をさらに進める
とプラズマ電極のストライプパタン全長が長くなり、た
とえ抵抗率の比較的低い厚膜電極であっても電圧降下が
顕在化し均一且つ安定なプラズマ放電が得られないとい
う問題点がある。図７に示す様に個々のプラズマ室２０
７には一対のアノードＡとカソードＫが収納されてい
る。接地されたアノードＡに対して数１００Ｖ程度の負
極性電圧をカソードＫに印加する事によりプラズマ放電
が生じる。この時放電電流がプラズマ電極に流れ電圧降
下が生じるので部分的にプラズマ放電が集中し不均一な
ものとなる。電圧降下を抑制する為にはプラズマ電極幅
を大きくとり抵抗値を下げる事も考えられる。しかしな
がらこの様にすると同時に放電電流が増大するので実際
には殆ど有効ではない。即ち、プラズマ放電が持続して
いる状態では、カソードの単位電極面積当りにつき略所
定の放電電流が流れる。所定の放電電流密度が維持され
るので、カソードの電極幅を拡大すると表面積も必然的
に増加しこれに比例して放電電流も増大する。主として
カソードの電極表面面積が放電電流量を支配している。
とプラズマ電極のストライプパタン全長が長くなり、た
とえ抵抗率の比較的低い厚膜電極であっても電圧降下が
顕在化し均一且つ安定なプラズマ放電が得られないとい
う問題点がある。図７に示す様に個々のプラズマ室２０
７には一対のアノードＡとカソードＫが収納されてい
る。接地されたアノードＡに対して数１００Ｖ程度の負
極性電圧をカソードＫに印加する事によりプラズマ放電
が生じる。この時放電電流がプラズマ電極に流れ電圧降
下が生じるので部分的にプラズマ放電が集中し不均一な
ものとなる。電圧降下を抑制する為にはプラズマ電極幅
を大きくとり抵抗値を下げる事も考えられる。しかしな
がらこの様にすると同時に放電電流が増大するので実際
には殆ど有効ではない。即ち、プラズマ放電が持続して
いる状態では、カソードの単位電極面積当りにつき略所
定の放電電流が流れる。所定の放電電流密度が維持され
るので、カソードの電極幅を拡大すると表面積も必然的
に増加しこれに比例して放電電流も増大する。主として
カソードの電極表面面積が放電電流量を支配している。
【０００９】
【課題を解決するための手段】上述した先の提案にかか
るプラズマアドレス電気光学装置の問題点あるいは課題
に鑑み、本発明は放電電流量を制限する事により電圧降
下を抑制する事ができるプラズマ電極構造を提供する事
を目的とする。かかる目的を達成する為に以下の手段を
講じた。即ち、所定の主面に沿って互いに平行に配置さ
れた複数の第１電極あるいは信号電極を有する第１の基
板あるいは液晶セル基板と、この信号電極と直交し且つ
互いに平行に配列された複数の第２電極あるいはプラズ
マ電極を有するとともにこのプラズマ電極が前記信号電
極と対向する様に配置された第２の基板あるいはプラズ
マセル基板と、両方の基板間に間挿された電気光学材料
層例えば液晶層と、この電気光学材料層とプラズマセル
基板の間に形成されたイオン化可能なガスを封入する為
のプラズマ室とを備えたプラズマアドレス電気光学装置
において、カソードより幅狭な隔壁をカソード上に形成
するという手段を講じた。
るプラズマアドレス電気光学装置の問題点あるいは課題
に鑑み、本発明は放電電流量を制限する事により電圧降
下を抑制する事ができるプラズマ電極構造を提供する事
を目的とする。かかる目的を達成する為に以下の手段を
講じた。即ち、所定の主面に沿って互いに平行に配置さ
れた複数の第１電極あるいは信号電極を有する第１の基
板あるいは液晶セル基板と、この信号電極と直交し且つ
互いに平行に配列された複数の第２電極あるいはプラズ
マ電極を有するとともにこのプラズマ電極が前記信号電
極と対向する様に配置された第２の基板あるいはプラズ
マセル基板と、両方の基板間に間挿された電気光学材料
層例えば液晶層と、この電気光学材料層とプラズマセル
基板の間に形成されたイオン化可能なガスを封入する為
のプラズマ室とを備えたプラズマアドレス電気光学装置
において、カソードより幅狭な隔壁をカソード上に形成
するという手段を講じた。
【００１０】
【作用】本発明によればカソードが隔壁によって部分的
に被覆されている為露出面積が制限される。プラズマ状
態を維持する為には所定の放電電流密度が必要になる
が、カソードの露出表面積が制限されているのでトータ
ルの放電電流量が少なくなる。一方、この放電電流は被
覆部分を含めたプラズマ電極の全断面積に渡って流れ
る。従って単位断面積当りの電流量即ち電流密度が比較
的小さくなるので電圧降下を有効に防止できる。なお、
プラズマ発光そのものを利用する通常のプラズマディス
プレイと異なり、本発明にかかる電気光学装置ではプラ
ズマ放電がサンプリングスイッチとして利用されてい
る。従って、スイッチが導通する程度の放電量が得られ
れば良くこれを抑制しても何ら問題は生じない。
に被覆されている為露出面積が制限される。プラズマ状
態を維持する為には所定の放電電流密度が必要になる
が、カソードの露出表面積が制限されているのでトータ
ルの放電電流量が少なくなる。一方、この放電電流は被
覆部分を含めたプラズマ電極の全断面積に渡って流れ
る。従って単位断面積当りの電流量即ち電流密度が比較
的小さくなるので電圧降下を有効に防止できる。なお、
プラズマ発光そのものを利用する通常のプラズマディス
プレイと異なり、本発明にかかる電気光学装置ではプラ
ズマ放電がサンプリングスイッチとして利用されてい
る。従って、スイッチが導通する程度の放電量が得られ
れば良くこれを抑制しても何ら問題は生じない。
【００１１】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の一実施例を示す模式的な断面図である。列
方向即ち信号電極方向に沿って切断した形状を表わして
いる。本装置は液晶セル１とプラズマセル２と両者の間
に介在する誘電体シートからなる共通の中間板３とを積
層したフラットパネル構造を有する。液晶セル１は第１
の基板例えばガラス基板４を用いて構成されており、そ
の内側主面には透明導電膜からなる複数本の第１電極即
ち信号電極Ｄが互いに平行に形成されている。基板４は
スペーサ５を用いて所定の間隙を介し中間板３に接着さ
れている。間隙内には電気光学材料層である液晶層６が
充填されている。本実施例においては流体の電気光学材
料が用いられているが必ずしもこれに限られるものでは
ない。例えば電気光学結晶板を用いる事もできる。この
場合には中間板３を取り除く事も可能である。又、本実
施例はプラズマアドレス表示装置に関するものである
が、本発明はこれに限られるものではなく光学変調装置
等広くプラズマアドレス電気光学装置に適用可能であ
る。
詳細に説明する。図１は本発明にかかるプラズマアドレ
ス表示装置の一実施例を示す模式的な断面図である。列
方向即ち信号電極方向に沿って切断した形状を表わして
いる。本装置は液晶セル１とプラズマセル２と両者の間
に介在する誘電体シートからなる共通の中間板３とを積
層したフラットパネル構造を有する。液晶セル１は第１
の基板例えばガラス基板４を用いて構成されており、そ
の内側主面には透明導電膜からなる複数本の第１電極即
ち信号電極Ｄが互いに平行に形成されている。基板４は
スペーサ５を用いて所定の間隙を介し中間板３に接着さ
れている。間隙内には電気光学材料層である液晶層６が
充填されている。本実施例においては流体の電気光学材
料が用いられているが必ずしもこれに限られるものでは
ない。例えば電気光学結晶板を用いる事もできる。この
場合には中間板３を取り除く事も可能である。又、本実
施例はプラズマアドレス表示装置に関するものである
が、本発明はこれに限られるものではなく光学変調装置
等広くプラズマアドレス電気光学装置に適用可能であ
る。
【００１２】一方プラズマセル２は第２の基板例えばガ
ラス基板７を用いて構成されている。基板７の内側主面
上には信号電極Ｄに直交する第２電極即ちプラズマ電極
８がストライプ状に複数本形成されている。このプラズ
マ電極８は例えばスクリーンマスクを用いて厚膜導電ペ
ーストを印刷する事により形成される。プラズマ電極８
は交互に配列されたアノードＡとカソードＫとを含んで
いる。カソードＫの上に沿って行方向に隔壁９が形成さ
れている。隔壁９の幅はカソードＫの幅に比べて小さく
これを部分的に被覆している。従って、カソードＫの幅
方向両端部は露出している。隔壁９の上端部は中間板３
に当接している。即ち本実施例では隔壁９はカソードＫ
の露出表面積を制御するマスクとしての機能と構造体と
しての機能の両方を兼ね備えている。基板７はシール材
１０を介して中間板３に接着されている。両者の間には
気密封止されたプラズマ室１１が形成される。プラズマ
室１１は隔壁９によって分割されており個々に行走査単
位となる放電領域を構成する。この気密なプラズマ室１
１の内部にはイオン化可能なガスが封入されている。ガ
ス種は例えばヘリウム、ネオン、アルゴンあるいはこれ
らの混合気体から選ぶ事ができる。なお、図７に示した
先行開発にかかる構造と異なり、図１に示す実施例では
隔壁９がカソードＫの上に整合して配置されている。従
って表示装置を通過する入射光量がその分だけ増加する
ので開口率が改善できる。一方アノードＡの表面は何ら
被覆されておらず特別の成膜処理を要しない。この為製
造プロセスが簡略化される。
ラス基板７を用いて構成されている。基板７の内側主面
上には信号電極Ｄに直交する第２電極即ちプラズマ電極
８がストライプ状に複数本形成されている。このプラズ
マ電極８は例えばスクリーンマスクを用いて厚膜導電ペ
ーストを印刷する事により形成される。プラズマ電極８
は交互に配列されたアノードＡとカソードＫとを含んで
いる。カソードＫの上に沿って行方向に隔壁９が形成さ
れている。隔壁９の幅はカソードＫの幅に比べて小さく
これを部分的に被覆している。従って、カソードＫの幅
方向両端部は露出している。隔壁９の上端部は中間板３
に当接している。即ち本実施例では隔壁９はカソードＫ
の露出表面積を制御するマスクとしての機能と構造体と
しての機能の両方を兼ね備えている。基板７はシール材
１０を介して中間板３に接着されている。両者の間には
気密封止されたプラズマ室１１が形成される。プラズマ
室１１は隔壁９によって分割されており個々に行走査単
位となる放電領域を構成する。この気密なプラズマ室１
１の内部にはイオン化可能なガスが封入されている。ガ
ス種は例えばヘリウム、ネオン、アルゴンあるいはこれ
らの混合気体から選ぶ事ができる。なお、図７に示した
先行開発にかかる構造と異なり、図１に示す実施例では
隔壁９がカソードＫの上に整合して配置されている。従
って表示装置を通過する入射光量がその分だけ増加する
ので開口率が改善できる。一方アノードＡの表面は何ら
被覆されておらず特別の成膜処理を要しない。この為製
造プロセスが簡略化される。
【００１３】次に図２を参照して本発明の特徴事項を詳
細に説明する。図２の（Ａ）は１本のカソードＫの平面
図であり、（Ｂ）部はＸ−Ｘ線に沿って切断した断面構
造を示す。カソードＫは断面積ＳT を有し、又その表面
の一部分は隔壁９によって被覆されている。そこで露出
表面積をＳE で表わす。周知の様にカソードＫのストラ
イプパタン長手方向に沿った電圧降下ΔＶは放電電流Ｉ
と抵抗Ｒの積に比例する。ここで抵抗Ｒは断面積ＳT の
逆数に比例する。より正確にいうとカソードＫの長手寸
法を一定とし且つ厚み寸法を一定にすると抵抗Ｒは幅寸
法に反比例する。ここで厚みと長さが一定であるので断
面積ＳT は幅寸法に比例する事となる。従って、電圧降
下ΔＶは放電電流Ｉと断面積ＳT の逆数との積に比例す
る事となる。一方、放電電流ＩはカソードＫの露出面積
ＳE に略比例する。前述した様に放電電流はカソードＫ
の露出表面積に依存し且つ支配されるのである。放電電
流Ｉが露出面積ＳE に比例するという関係と、先に述べ
た電圧降下ΔＶが放電電流Ｉと断面積ＳT の逆数との積
に比例するという両方の関係から、実際の電圧降下ΔＶ
はＳE ／ＳT の比に従って決定されるという結論が得ら
れる。本発明によればカソードＫは部分的に被覆されて
いるのでＳE ／ＳT は被覆のない場合より小さい。この
様に、カソードＫの露出面積を制限する事により放電電
流を必要最少限のレベルまで抑制し実際の電圧降下分を
小さくできる。従って走査単位全長に渡って安定且つ均
一なプラズマ放電が可能になる。又、副次効果としてプ
ラズマ放電による発光を抑える事ができるのでコントラ
スト等の画像品質を改善できる。
細に説明する。図２の（Ａ）は１本のカソードＫの平面
図であり、（Ｂ）部はＸ−Ｘ線に沿って切断した断面構
造を示す。カソードＫは断面積ＳT を有し、又その表面
の一部分は隔壁９によって被覆されている。そこで露出
表面積をＳE で表わす。周知の様にカソードＫのストラ
イプパタン長手方向に沿った電圧降下ΔＶは放電電流Ｉ
と抵抗Ｒの積に比例する。ここで抵抗Ｒは断面積ＳT の
逆数に比例する。より正確にいうとカソードＫの長手寸
法を一定とし且つ厚み寸法を一定にすると抵抗Ｒは幅寸
法に反比例する。ここで厚みと長さが一定であるので断
面積ＳT は幅寸法に比例する事となる。従って、電圧降
下ΔＶは放電電流Ｉと断面積ＳT の逆数との積に比例す
る事となる。一方、放電電流ＩはカソードＫの露出面積
ＳE に略比例する。前述した様に放電電流はカソードＫ
の露出表面積に依存し且つ支配されるのである。放電電
流Ｉが露出面積ＳE に比例するという関係と、先に述べ
た電圧降下ΔＶが放電電流Ｉと断面積ＳT の逆数との積
に比例するという両方の関係から、実際の電圧降下ΔＶ
はＳE ／ＳT の比に従って決定されるという結論が得ら
れる。本発明によればカソードＫは部分的に被覆されて
いるのでＳE ／ＳT は被覆のない場合より小さい。この
様に、カソードＫの露出面積を制限する事により放電電
流を必要最少限のレベルまで抑制し実際の電圧降下分を
小さくできる。従って走査単位全長に渡って安定且つ均
一なプラズマ放電が可能になる。又、副次効果としてプ
ラズマ放電による発光を抑える事ができるのでコントラ
スト等の画像品質を改善できる。
【００１４】図３を参照してプラズマアドレス電気光学
装置の参考例を説明する。図１に示す実施例と対応する
構成要素については対応する参照番号を付して理解を容
易にしている。先の実施例と異なる点は、隔壁９に代え
て絶縁膜１２によりカソードＫを部分的に被覆している
事である。隔壁９は例えば２００μｍ程度の厚みを有
し、ＳｉＯ2 を主成分とするフリットガラスペーストの
多重印刷により形成する。これに対して、本例に用いら
れる絶縁膜１２は例えば１０μｍ程度の厚みを有し簡単
にスクリーン印刷可能である。ところで、本例では隔壁
９を除去した為プラズマ室１１が基板７の主面全体に渡
って連続した空間となっており所謂オープンセル構造で
ある為、放電によって発生するイオン粒子の拡散による
解像度の劣化が懸念される。しかしながら、これについ
ては以下の様にして解決できる。まず、周知の様にプラ
ズマ室１１に封入されるガスの圧力については、これが
高い程イオン粒子の平均自由行程が小さくなり局在化の
傾向となる。従って、このガス圧力をある程度高く設定
する事により放電プラズマを各行走査単位に局在化させ
る事が可能となる。但し、ガス圧力を高くすると放電開
始電圧が高くなる場合がある。これについては、パッシ
ェンの法則により隣接するプラズマ電極の間隔即ちカソ
ードＫとアノードＡとの間の間隔をガス圧力に反比例し
て小さくする事により調節できる。又、プラズマ室１１
のギャップあるいは間隙寸法をある程度小さくする事に
よって放電プラズマの実効的な広がりを抑制する事がで
きる。
装置の参考例を説明する。図１に示す実施例と対応する
構成要素については対応する参照番号を付して理解を容
易にしている。先の実施例と異なる点は、隔壁９に代え
て絶縁膜１２によりカソードＫを部分的に被覆している
事である。隔壁９は例えば２００μｍ程度の厚みを有
し、ＳｉＯ2 を主成分とするフリットガラスペーストの
多重印刷により形成する。これに対して、本例に用いら
れる絶縁膜１２は例えば１０μｍ程度の厚みを有し簡単
にスクリーン印刷可能である。ところで、本例では隔壁
９を除去した為プラズマ室１１が基板７の主面全体に渡
って連続した空間となっており所謂オープンセル構造で
ある為、放電によって発生するイオン粒子の拡散による
解像度の劣化が懸念される。しかしながら、これについ
ては以下の様にして解決できる。まず、周知の様にプラ
ズマ室１１に封入されるガスの圧力については、これが
高い程イオン粒子の平均自由行程が小さくなり局在化の
傾向となる。従って、このガス圧力をある程度高く設定
する事により放電プラズマを各行走査単位に局在化させ
る事が可能となる。但し、ガス圧力を高くすると放電開
始電圧が高くなる場合がある。これについては、パッシ
ェンの法則により隣接するプラズマ電極の間隔即ちカソ
ードＫとアノードＡとの間の間隔をガス圧力に反比例し
て小さくする事により調節できる。又、プラズマ室１１
のギャップあるいは間隙寸法をある程度小さくする事に
よって放電プラズマの実効的な広がりを抑制する事がで
きる。
【００１５】最後に図４を参照してプラズマアドレス表
示装置の動作を簡潔に説明する。図４は表示装置に用い
られる駆動回路の一例を示している。この駆動回路は信
号回路２１と走査回路２２と制御回路２３とから構成さ
れている。信号回路２１には信号電極Ｄ１ないしＤｍが
バッファを介して接続されている。一方、走査回路２２
には同じくバッファを介してカソード電極Ｋ１ないしＫ
ｎが接続されている。アノード電極Ａ１ないしＡｎは共
通に接地されている。カソード電極は走査回路２２によ
り線順次走査されるとともに、信号回路２１はこれに同
期して各信号電極にアナログ画像信号を供給する。制御
回路２３は信号回路２１と走査回路２２の同期制御を行
なうものである。各カソード電極に沿ってプラズマ放電
領域が形成され行走査単位となる。一方各信号電極は列
駆動単位となる。両単位の間に画素２４が規定される。
本例ではアノードが共通接地されているので画素２４は
各カソードの両側に位置するアノードとの間に形成され
る。なお駆動方式はこれに限られるものではなく、アノ
ードも個々に分離駆動しても良い。
示装置の動作を簡潔に説明する。図４は表示装置に用い
られる駆動回路の一例を示している。この駆動回路は信
号回路２１と走査回路２２と制御回路２３とから構成さ
れている。信号回路２１には信号電極Ｄ１ないしＤｍが
バッファを介して接続されている。一方、走査回路２２
には同じくバッファを介してカソード電極Ｋ１ないしＫ
ｎが接続されている。アノード電極Ａ１ないしＡｎは共
通に接地されている。カソード電極は走査回路２２によ
り線順次走査されるとともに、信号回路２１はこれに同
期して各信号電極にアナログ画像信号を供給する。制御
回路２３は信号回路２１と走査回路２２の同期制御を行
なうものである。各カソード電極に沿ってプラズマ放電
領域が形成され行走査単位となる。一方各信号電極は列
駆動単位となる。両単位の間に画素２４が規定される。
本例ではアノードが共通接地されているので画素２４は
各カソードの両側に位置するアノードとの間に形成され
る。なお駆動方式はこれに限られるものではなく、アノ
ードも個々に分離駆動しても良い。
【００１６】図５は図４に示す２個の画素２４を切り取
って模式的に示したものである。各画素２４は信号電極
Ｄ１，Ｄ２及び中間板３によって挟持された液晶層６か
らなるサンプリングキャパシタと、プラズマサンプリン
グスイッチＳ１との直列接続からなる。プラズマサンプ
リングスイッチＳ１は放電領域の機能を等価的に表わし
たものである。即ち、放電領域が活性化するとその内部
は略全体的にアノード電位に接続される。一方、プラズ
マ放電が終了すると放電領域は浮遊電位となる。サンプ
リングスイッチＳ1 を介して個々の画素２４のサンプリ
ングキャパシタにアナログ画像信号を書き込み所謂サン
プリングホールドを行なうものである。アナログ画像信
号のレベルによって各画素２４の階調的な点灯あるいは
消灯が制御できる。
って模式的に示したものである。各画素２４は信号電極
Ｄ１，Ｄ２及び中間板３によって挟持された液晶層６か
らなるサンプリングキャパシタと、プラズマサンプリン
グスイッチＳ１との直列接続からなる。プラズマサンプ
リングスイッチＳ１は放電領域の機能を等価的に表わし
たものである。即ち、放電領域が活性化するとその内部
は略全体的にアノード電位に接続される。一方、プラズ
マ放電が終了すると放電領域は浮遊電位となる。サンプ
リングスイッチＳ1 を介して個々の画素２４のサンプリ
ングキャパシタにアナログ画像信号を書き込み所謂サン
プリングホールドを行なうものである。アナログ画像信
号のレベルによって各画素２４の階調的な点灯あるいは
消灯が制御できる。
【００１７】
【発明の効果】以上説明した様に、本発明によれば、カ
ソードを隔壁により部分的に被覆する事により放電電流
量を支配するカソード露出面積を小さくできる為に、放
電電流量を必要最少限まで抑制する事が可能となり、安
定で均一なプラズマ放電を実現できるという効果があ
る。プラズマ発光量を抑制できるのでコントラスト等表
示品質を改善できるという効果がある。又、露出表面積
を制限する一方カソード電極幅をある程度大きくとれる
ので電圧降下を小さく抑制する事ができるという効果が
ある。さらにカソードに重ねて隔壁を形成したので表示
装置の開口率が改善できるという効果がある。
ソードを隔壁により部分的に被覆する事により放電電流
量を支配するカソード露出面積を小さくできる為に、放
電電流量を必要最少限まで抑制する事が可能となり、安
定で均一なプラズマ放電を実現できるという効果があ
る。プラズマ発光量を抑制できるのでコントラスト等表
示品質を改善できるという効果がある。又、露出表面積
を制限する一方カソード電極幅をある程度大きくとれる
ので電圧降下を小さく抑制する事ができるという効果が
ある。さらにカソードに重ねて隔壁を形成したので表示
装置の開口率が改善できるという効果がある。
【図１】本発明にかかるプラズマアドレス電気光学装置
の実施例を示す模式的な断面図である。
の実施例を示す模式的な断面図である。
【図２】実施例の要部を示す模式図である。
【図３】プラズマアドレス電気光学装置の参考例を示す
模式的な断面図である。
模式的な断面図である。
【図４】本発明にかかるプラズマアドレス電気光学装置
の駆動回路図である。
の駆動回路図である。
【図５】図４に示す画素を切り取って示した模式図であ
る。
る。
【図６】従来のプラズマアドレス電気光学装置を示す斜
視図である。
視図である。
【図７】先行開発にかかるプラズマアドレス電気光学装
置を示す模式的な断面図である。
置を示す模式的な断面図である。
１ 液晶セル ２ プラズマセル ３ 中間板 ４ ガラス基板 ６ 液晶層 ７ ガラス基板 ８ プラズマ電極 ９ 隔壁 １１ プラズマ室 １２ 絶縁膜 Ａ アノード Ｋ カソード Ｄ 信号電極
Claims (2)
- 【請求項１】 第１のセルと第２のセルとを積層したフ
ラット構造を有し、 前記第１のセルは、内側主面上に互いに略平行に配置さ
れた複数の第１電極を有する第１の基板と、該第１の基
板及び該第２のセルの間に配された電気光学材料層とか
らなり、 前記第２のセルは、第１電極と略直交し且つ内側主面上
に互いに略平行に配置された複数の第２電極を有する第
２の基板と、該第２の基板及び該第１のセルの間に配さ
れイオン化可能なガスが封入されたプラズマ室とからな
るプラズマアドレス電気光学装置において、 前記第２電極がカソードおよびアノードから構成される
とともに、 前記カソード上に該カソードよりも幅狭な隔壁を形成し
てプラズマ室を仕切るとともに各カソードの露出面積を
制限することにより放電電流を抑制することを特徴とす
るプラズマアドレス電気光学装置。 - 【請求項２】 前記隔壁は、カソードの露出面積を制御
するマスク機能とプラズマ室を仕切る構造体としての機
能とを兼ね備えることを特徴とする請求項１記載のプラ
ズマアドレス電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12826692A JP3271084B2 (ja) | 1992-04-21 | 1992-04-21 | プラズマアドレス電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12826692A JP3271084B2 (ja) | 1992-04-21 | 1992-04-21 | プラズマアドレス電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05297363A JPH05297363A (ja) | 1993-11-12 |
| JP3271084B2 true JP3271084B2 (ja) | 2002-04-02 |
Family
ID=14980592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12826692A Expired - Lifetime JP3271084B2 (ja) | 1992-04-21 | 1992-04-21 | プラズマアドレス電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271084B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794151B2 (ja) * | 1992-08-25 | 1998-09-03 | テクトロニクス・インコーポレイテッド | プラズマ・アドレス指定構体 |
| RU2139560C1 (ru) * | 1994-06-30 | 1999-10-10 | Сони Корпорейшн | Плазменное устройство, предназначенное для жидкокристаллического дисплея |
| JP3360490B2 (ja) * | 1995-05-12 | 2002-12-24 | ソニー株式会社 | 表示装置 |
| CN1124585C (zh) * | 1998-02-20 | 2003-10-15 | 索尼株式会社 | 等离子体编址的显示装置 |
| US6614411B2 (en) * | 1998-09-08 | 2003-09-02 | Sony Corporation | Plasma address display apparatus |
-
1992
- 1992-04-21 JP JP12826692A patent/JP3271084B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05297363A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500085B1 (en) | Method of fabricating an Electro-optical device | |
| JP3185353B2 (ja) | プラズマアドレス電気光学装置 | |
| JP3271083B2 (ja) | プラズマアドレス電気光学装置 | |
| JPH05216415A (ja) | プラズマアドレス電気光学装置 | |
| US5714841A (en) | Plasma-addressed electro-optical display with embedded electrodes | |
| JPH0572519A (ja) | プラズマアドレス電気光学装置 | |
| JP3271084B2 (ja) | プラズマアドレス電気光学装置 | |
| US5834896A (en) | Plasma display with barrier ribs | |
| US5696523A (en) | Plasma addressed display device | |
| US5523770A (en) | Plasma addressing display device | |
| US5759079A (en) | Method of producing a plasma addressed liquid crystal display device | |
| JPH06332400A (ja) | プラズマアドレス表示装置 | |
| JP3271082B2 (ja) | プラズマアドレス電気光学装置 | |
| JPH1010560A (ja) | アドレス構体及び電極構体製造方法 | |
| JP3163691B2 (ja) | プラズマアドレス電気光学装置 | |
| JPH0572520A (ja) | プラズマアドレス電気光学装置 | |
| JP3358396B2 (ja) | プラズマアドレス表示装置 | |
| JPH0862588A (ja) | プラズマ表示装置 | |
| JP2001195036A (ja) | プラズマアドレス表示装置及びその駆動方法 | |
| JPH04265932A (ja) | 画像表示装置 | |
| JPH06118392A (ja) | プラズマアドレス表示装置 | |
| JPH06251717A (ja) | プラズマ放電セル | |
| JP2000305067A (ja) | プラズマアドレス表示装置 | |
| JPH11271723A (ja) | プラズマアドレス表示装置およびその製造方法 | |
| JPH0675535A (ja) | プラズマアドレス電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |