JP3422721B2 - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JP3422721B2 JP3422721B2 JP11747899A JP11747899A JP3422721B2 JP 3422721 B2 JP3422721 B2 JP 3422721B2 JP 11747899 A JP11747899 A JP 11747899A JP 11747899 A JP11747899 A JP 11747899A JP 3422721 B2 JP3422721 B2 JP 3422721B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- potential
- plasma
- liquid crystal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明はプラズマアドレス表
示装置に関する。
示装置に関する。
【０００２】
【従来の技術】従来、電気光学セルとして液晶セルを用
いたマトリックスタイプの電気光学装置、例えば液晶表
示装置を高解像度化、高コントラスト化するための手段
としては、各画素毎に薄膜トランジスタなどのスイッチ
ング素子を設け、これを線順次で駆動するアクティブマ
トリックスアドレス方式が一般的に知られている。
いたマトリックスタイプの電気光学装置、例えば液晶表
示装置を高解像度化、高コントラスト化するための手段
としては、各画素毎に薄膜トランジスタなどのスイッチ
ング素子を設け、これを線順次で駆動するアクティブマ
トリックスアドレス方式が一般的に知られている。
【０００３】しかしながら、この場合、薄膜トランジス
タの様な半導体素子を基板上に多数設ける必要があり、
特に大面積化した時に製造歩留まりが悪くなるという短
所がある。このため、最近、薄膜トランジスタなどから
なるスイッチング素子に代えて、特開平１−２１７３９
６号公報等にプラズマ放電に基づくスイッチを利用する
方式が提唱されている。
タの様な半導体素子を基板上に多数設ける必要があり、
特に大面積化した時に製造歩留まりが悪くなるという短
所がある。このため、最近、薄膜トランジスタなどから
なるスイッチング素子に代えて、特開平１−２１７３９
６号公報等にプラズマ放電に基づくスイッチを利用する
方式が提唱されている。
【０００４】図５は、従来のプラズマアドレス表示装置
の部分断面構成図である。図５に示すように、プラズマ
アドレス表示装置は液晶セル１１と、プラズマセル１２
と、それらの間に介在する誘電体シート１３とを積層し
たフラットパネル構造である。液晶セル１１は、図５の
紙面垂直方向に所定の間隔で設けられた左右方向に延び
た複数のデータ電極（図示せず）と、誘電体シート１３
とデータ電極との間に液晶が充填された液晶層１４とを
有する。プラズマセル１２は、ガラス基板１５、プラズ
マ室１６、カソード電極１７、アノード電極１８及びバ
リアリブ１９を有する。ガラス基板１５には、図５の紙
面垂直方向に延びたストライプ状のパターンでカソード
電極１７及びアノード電極１８が形成されている。さら
に、ストライプ状のパターンで誘電体シート１３の下面
に達する誘電体からなるバリアリブ１９が形成されてい
る。誘電体シート１３、ガラス基板１５及びバリアリブ
１９によって個々に密閉されたプラズマ室１６には、イ
オン化可能なガスが封入してある。このガスとしては、
例えばヘリウム、ネオン、アルゴン、キセノンあるいは
これらの混合ガスなどが使用される。
の部分断面構成図である。図５に示すように、プラズマ
アドレス表示装置は液晶セル１１と、プラズマセル１２
と、それらの間に介在する誘電体シート１３とを積層し
たフラットパネル構造である。液晶セル１１は、図５の
紙面垂直方向に所定の間隔で設けられた左右方向に延び
た複数のデータ電極（図示せず）と、誘電体シート１３
とデータ電極との間に液晶が充填された液晶層１４とを
有する。プラズマセル１２は、ガラス基板１５、プラズ
マ室１６、カソード電極１７、アノード電極１８及びバ
リアリブ１９を有する。ガラス基板１５には、図５の紙
面垂直方向に延びたストライプ状のパターンでカソード
電極１７及びアノード電極１８が形成されている。さら
に、ストライプ状のパターンで誘電体シート１３の下面
に達する誘電体からなるバリアリブ１９が形成されてい
る。誘電体シート１３、ガラス基板１５及びバリアリブ
１９によって個々に密閉されたプラズマ室１６には、イ
オン化可能なガスが封入してある。このガスとしては、
例えばヘリウム、ネオン、アルゴン、キセノンあるいは
これらの混合ガスなどが使用される。
【０００５】以上の構成において、例えば、図５に示す
プラズマ室１６に対応するカソード電極１７及びアノー
ド電極１８に所定の電圧が印加されると、カソード電極
１７及びアノード電極１８がそれぞれカソード、アノー
ドとして作用し、プラズマ室１６の部分のガスが選択的
にイオン化されてプラズマ放電が発生し、その内部は略
アノード電位に維持される。この状態で、データ電極に
データ電圧が印加されると、プラズマ室１６に対応する
画素の液晶層１４に誘電体シート１３を介してデータ電
圧が書き込まれる。プラズマ放電が終了すると、プラズ
マ室１６は浮遊電位となり、対応する画素の液晶層１４
に書き込まれた電圧は、次の書き込み期間（例えば１フ
レーム後）まで保持される。この時、プラズマ室１６は
サンプリングスイッチとして機能し、各画素の液晶層１
４はサンプリングキャパシタとして機能している。
プラズマ室１６に対応するカソード電極１７及びアノー
ド電極１８に所定の電圧が印加されると、カソード電極
１７及びアノード電極１８がそれぞれカソード、アノー
ドとして作用し、プラズマ室１６の部分のガスが選択的
にイオン化されてプラズマ放電が発生し、その内部は略
アノード電位に維持される。この状態で、データ電極に
データ電圧が印加されると、プラズマ室１６に対応する
画素の液晶層１４に誘電体シート１３を介してデータ電
圧が書き込まれる。プラズマ放電が終了すると、プラズ
マ室１６は浮遊電位となり、対応する画素の液晶層１４
に書き込まれた電圧は、次の書き込み期間（例えば１フ
レーム後）まで保持される。この時、プラズマ室１６は
サンプリングスイッチとして機能し、各画素の液晶層１
４はサンプリングキャパシタとして機能している。
【０００６】各画素の液晶層１４に対してデータ電極か
ら書き込まれたデータ電圧によって液晶が動作すること
から画素単位で表示が行われる。従って、プラズマ放電
を発生させて列方向に並ぶ複数の画素の液晶層１４にデ
ータ電圧を書き込む一対のプラズマ室を行方向に順次走
査していくことで、二次元画像の表示を行うことができ
る。
ら書き込まれたデータ電圧によって液晶が動作すること
から画素単位で表示が行われる。従って、プラズマ放電
を発生させて列方向に並ぶ複数の画素の液晶層１４にデ
ータ電圧を書き込む一対のプラズマ室を行方向に順次走
査していくことで、二次元画像の表示を行うことができ
る。
【０００７】
【発明が解決しようとする課題】上述したプラズマアド
レス表示装置を駆動する際には、放電チャンネルを線順
次で選択走査するとともに、これと同期してデータ電極
に所定の画像信号を供給する。これにより各放電チャン
ネルの誘電体シート１３には信号電圧に応じた電荷が貯
えられる。図５のＡに示すバリアリブ１９の頂部は拡大
すると図６に示すように凹凸を有しており、誘電体シー
ト１３との間には若干の隙間を有する。プラズマアドレ
ス表示装置を駆動し、放電チャンネルを線順次で選択走
査するとともに、これと同期してデータ電極に所定の画
像信号を供給する場合、誘電体シート１３とバリアリブ
１９の間にも放電チャンネルから電荷が流れ込み、バリ
アリブ１９上部の誘電体シート１３にも電荷が充電され
る。
レス表示装置を駆動する際には、放電チャンネルを線順
次で選択走査するとともに、これと同期してデータ電極
に所定の画像信号を供給する。これにより各放電チャン
ネルの誘電体シート１３には信号電圧に応じた電荷が貯
えられる。図５のＡに示すバリアリブ１９の頂部は拡大
すると図６に示すように凹凸を有しており、誘電体シー
ト１３との間には若干の隙間を有する。プラズマアドレ
ス表示装置を駆動し、放電チャンネルを線順次で選択走
査するとともに、これと同期してデータ電極に所定の画
像信号を供給する場合、誘電体シート１３とバリアリブ
１９の間にも放電チャンネルから電荷が流れ込み、バリ
アリブ１９上部の誘電体シート１３にも電荷が充電され
る。
【０００８】バリアリブ１９上の微少空間に流入する電
荷は隣接するチャンネルの誘電体シート１３の電位およ
び、前のフレームに書き込まれた電荷の影響を大きく受
ける。そのため、線順次で放電チャンネルを駆動し画像
信号電圧により誘電体シート１３の充電を行う際に、バ
リアリブ１９の上部においては、完全に書き換えられる
のではなく、ＤＣオフセットがかかったような状態で書
き込みが行われることになる。すなわち、液晶の駆動が
繰り返されると、バリアリブ１９の頂部と誘電体シート
１３の間には電荷がたまりやすくなり、バリアリブ１９
の上部付近の液晶に焼き付きが生じ、表示品位が低下す
るという問題がある。
荷は隣接するチャンネルの誘電体シート１３の電位およ
び、前のフレームに書き込まれた電荷の影響を大きく受
ける。そのため、線順次で放電チャンネルを駆動し画像
信号電圧により誘電体シート１３の充電を行う際に、バ
リアリブ１９の上部においては、完全に書き換えられる
のではなく、ＤＣオフセットがかかったような状態で書
き込みが行われることになる。すなわち、液晶の駆動が
繰り返されると、バリアリブ１９の頂部と誘電体シート
１３の間には電荷がたまりやすくなり、バリアリブ１９
の上部付近の液晶に焼き付きが生じ、表示品位が低下す
るという問題がある。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、誘電体シートを介して重ねられた電気光学セル及び
プラズマセルを備えたプラズマアドレス表示装置におい
て、前記プラズマセルのガラス基板と前記誘電体シート
との間にはプラズマ室を区画するストライプ状のバリア
リブが備えられるとともに、該誘電体シートと該バリア
リブとの間には導体層が設けられてなり、前記導体層の
電位を検出する電位検出手段が設けられるとともに、該
電位検出手段から検出される電位によって該導体層に所
定の電圧を印加する手段が設けられていることを特徴と
する。
は、誘電体シートを介して重ねられた電気光学セル及び
プラズマセルを備えたプラズマアドレス表示装置におい
て、前記プラズマセルのガラス基板と前記誘電体シート
との間にはプラズマ室を区画するストライプ状のバリア
リブが備えられるとともに、該誘電体シートと該バリア
リブとの間には導体層が設けられてなり、前記導体層の
電位を検出する電位検出手段が設けられるとともに、該
電位検出手段から検出される電位によって該導体層に所
定の電圧を印加する手段が設けられていることを特徴と
する。
【００１０】請求項２に記載の発明は、前記導体層はＮ
ｉ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔの少なくとも１種類
を含むことを特徴とする。
ｉ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔの少なくとも１種類
を含むことを特徴とする。
【００１１】請求項３に記載の発明は、前記導体層の厚
みが１μｍ以上３０μｍ以下であることを特徴とする。
みが１μｍ以上３０μｍ以下であることを特徴とする。
【００１２】
【００１３】
【００１４】以下、本発明の作用について説明する。
【００１５】放電チャンネルが選択され、放電電極に一
定の電圧が印加され、チャンネル内がプラズマで満たさ
れる際に、バリアリブの頂部と誘電体シートの微少な隙
間にも荷電粒子は流れ込んでくる。
定の電圧が印加され、チャンネル内がプラズマで満たさ
れる際に、バリアリブの頂部と誘電体シートの微少な隙
間にも荷電粒子は流れ込んでくる。
【００１６】請求項１の発明によれば、誘電体シートと
バリアリブの間に導体層が設けられているため、導体層
部分の電位はつねにプラズマ室の電位と等電位となる。
そのため、バリアリブ頂部に余分な電荷がたまることな
く、さらに、液晶駆動電圧の大きさや符号にかかわらず
常にバリアリブ頂部の電位はプラズマ室の電位と同等と
なる。そのため、バリアリブ上部付近の液晶の焼き付き
を防止することが可能となる。また、電位検出回路によ
って、直接、導電層の電位を検出するため、正確な導電
層の電位が測定でき、測定された電位から、導体層にオ
フセット電圧を相殺する補正電圧を印加することによ
り、プラズマ放電電圧、液晶駆動電圧を制御するよりも
より簡単にバリアリブ頂点部分の電位制御が可能とな
る。これにより、プラズマ室内の荷電粒子分布を均一に
することが可能となる。また、液晶の焼き付きを防止す
ることが可能となる。
バリアリブの間に導体層が設けられているため、導体層
部分の電位はつねにプラズマ室の電位と等電位となる。
そのため、バリアリブ頂部に余分な電荷がたまることな
く、さらに、液晶駆動電圧の大きさや符号にかかわらず
常にバリアリブ頂部の電位はプラズマ室の電位と同等と
なる。そのため、バリアリブ上部付近の液晶の焼き付き
を防止することが可能となる。また、電位検出回路によ
って、直接、導電層の電位を検出するため、正確な導電
層の電位が測定でき、測定された電位から、導体層にオ
フセット電圧を相殺する補正電圧を印加することによ
り、プラズマ放電電圧、液晶駆動電圧を制御するよりも
より簡単にバリアリブ頂点部分の電位制御が可能とな
る。これにより、プラズマ室内の荷電粒子分布を均一に
することが可能となる。また、液晶の焼き付きを防止す
ることが可能となる。
【００１７】請求項２の発明によれば、導体層をＮｉ，
Ａｌ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔの少なくとも１種類を含
むことにより、低い抵抗値の導体層を用いることができ
る。導体層の抵抗値が大きい場合、プラズマ室の電位と
バリアリブ頂部の電位に差が生じ、バリアリブ頂部の電
位が不安定となり、液晶層の焼き付きをもたらす。
Ａｌ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔの少なくとも１種類を含
むことにより、低い抵抗値の導体層を用いることができ
る。導体層の抵抗値が大きい場合、プラズマ室の電位と
バリアリブ頂部の電位に差が生じ、バリアリブ頂部の電
位が不安定となり、液晶層の焼き付きをもたらす。
【００１８】請求項３の発明によれば、導体層の厚みを
１μｍ以上とすることにより、導体層の断線（不連続）
を防止することが可能となり、さらに、３０μｍ以下と
することにより、バリアリブ材との熱応力によるクラッ
クを防止することが可能となる。
１μｍ以上とすることにより、導体層の断線（不連続）
を防止することが可能となり、さらに、３０μｍ以下と
することにより、バリアリブ材との熱応力によるクラッ
クを防止することが可能となる。
【００１９】プラズマ室内においては、プラズマ密度分
布に由来する空間電位分布が若干ではあるが生じる。バ
リアリブ上の液晶の焼き付きを防止するためには、導電
層の電位を直接検出し、それに応じた液晶電圧、あるい
は、プラズマ駆動電圧の制御が必要である。
布に由来する空間電位分布が若干ではあるが生じる。バ
リアリブ上の液晶の焼き付きを防止するためには、導電
層の電位を直接検出し、それに応じた液晶電圧、あるい
は、プラズマ駆動電圧の制御が必要である。
【００２０】
【００２１】
【００２２】
【発明の実施の形態】（実施の形態１）実施の形態１を
図面を用いて説明する。図１は、本発明のプラズマアド
レス表示装置の部分断面構成図である。図１に示すよう
に、プラズマアドレス表示装置は液晶セル１と、プラズ
マセル２と、それらの間に介在する誘電体シート３とを
積層したフラットパネル構造である。液晶セル１は、図
１の紙面垂直方向に所定の間隔で設けられ左右方向に延
びた複数のデータ電極（行電極）と、誘電体シート３と
データ電極との間に液晶が充填された液晶層４とを有す
る。
図面を用いて説明する。図１は、本発明のプラズマアド
レス表示装置の部分断面構成図である。図１に示すよう
に、プラズマアドレス表示装置は液晶セル１と、プラズ
マセル２と、それらの間に介在する誘電体シート３とを
積層したフラットパネル構造である。液晶セル１は、図
１の紙面垂直方向に所定の間隔で設けられ左右方向に延
びた複数のデータ電極（行電極）と、誘電体シート３と
データ電極との間に液晶が充填された液晶層４とを有す
る。
【００２３】プラズマセル２は、ガラス基板５、プラズ
マ室６、カソード電極７、アノード電極８及びバリアリ
ブ９を有する。ガラス基板５には図１の紙面垂直方向に
延びたストライプ状のパターンでカソード電極７及びア
ノード電極８が形成されている。さらに、ストライプ状
のパターンで誘電体シート３の下面にバリアリブ９が形
成されている。誘電体シート３とバリアリブ９頂部の間
には導体層１０が設けられている。この導体層１０が、
プラズマ室６に露出している部分を有していることによ
り、プラズマ室６の電位とバリアリブ上部の導体層１０
の電位を同−にすることが可能となる。
マ室６、カソード電極７、アノード電極８及びバリアリ
ブ９を有する。ガラス基板５には図１の紙面垂直方向に
延びたストライプ状のパターンでカソード電極７及びア
ノード電極８が形成されている。さらに、ストライプ状
のパターンで誘電体シート３の下面にバリアリブ９が形
成されている。誘電体シート３とバリアリブ９頂部の間
には導体層１０が設けられている。この導体層１０が、
プラズマ室６に露出している部分を有していることによ
り、プラズマ室６の電位とバリアリブ上部の導体層１０
の電位を同−にすることが可能となる。
【００２４】誘電体シート３、ガラス基板５、バリアリ
ブ９によって個々に密閉されたプラズマ室６には、イオ
ン化可能なガスが封入されている。このガスとしては、
例えばヘリウム、ネオン、アルゴン、キセノンあるいは
これらの混合ガスなどが使用される。
ブ９によって個々に密閉されたプラズマ室６には、イオ
ン化可能なガスが封入されている。このガスとしては、
例えばヘリウム、ネオン、アルゴン、キセノンあるいは
これらの混合ガスなどが使用される。
【００２５】以上の構成において、カソード電極７及び
アノード電極８に所定の電圧が印加されると、カソード
電極７及びアノード電極８がそれぞれカソード、アノー
ドとして作用し、プラズマ室６内のガスがイオン化され
てプラズマ放電が発生し、プラズマ室６内部は略アノー
ド電位（通常は−数Ｖ）に維持される。この状態で、デ
ータ電極にデータ電圧が印加されると、プラズマ室６に
対応する画素の液晶層４に誘電体シート３を介してデー
タ電圧が書き込まれる。プラズマ放電が終了すると、プ
ラズマ室６は浮遊電位となり、対応する画素の液晶層４
に書き込まれた電圧は、次の書き込み期間（例えば１フ
レーム後）まで保持される。この時、プラズマ室６はサ
ンプリングスイッチとして機能し、各画素の液晶層４は
サンプリングキャパシタとして機能している。
アノード電極８に所定の電圧が印加されると、カソード
電極７及びアノード電極８がそれぞれカソード、アノー
ドとして作用し、プラズマ室６内のガスがイオン化され
てプラズマ放電が発生し、プラズマ室６内部は略アノー
ド電位（通常は−数Ｖ）に維持される。この状態で、デ
ータ電極にデータ電圧が印加されると、プラズマ室６に
対応する画素の液晶層４に誘電体シート３を介してデー
タ電圧が書き込まれる。プラズマ放電が終了すると、プ
ラズマ室６は浮遊電位となり、対応する画素の液晶層４
に書き込まれた電圧は、次の書き込み期間（例えば１フ
レーム後）まで保持される。この時、プラズマ室６はサ
ンプリングスイッチとして機能し、各画素の液晶層４は
サンプリングキャパシタとして機能している。
【００２６】各画素の液晶層４に対してデータ電極から
書き込まれたデータ電圧によって液晶が動作することか
ら画素単位で表示が行われる。従って、プラズマ放電を
発生させて列方向に並ぶ複数の画素の液晶層４にデータ
電圧を書き込む一対のプラズマ室を行方向に順次走査し
ていくことで、二次元画像の表示を行うことができる。
書き込まれたデータ電圧によって液晶が動作することか
ら画素単位で表示が行われる。従って、プラズマ放電を
発生させて列方向に並ぶ複数の画素の液晶層４にデータ
電圧を書き込む一対のプラズマ室を行方向に順次走査し
ていくことで、二次元画像の表示を行うことができる。
【００２７】本実施の形態では、導体層１０が形成され
ており、導電体層１０の電位はプラズマ室６内の電位と
一致する。従って、プラズマ放電が終了しプラズマ室６
が浮遊電位（液晶にデータ電極のデータ信号を書き込ま
ない電位）となっているときには、液晶に焼き付きを発
生するような電圧は、バリアリブ９上部の液晶層に印加
されない。また、プラズマ放電が発生しプラズマ室６が
略アノード電位となっているときには、余分なオフセッ
ト電圧がバリアリブ９上部の液晶層に印加されないた
め、液晶の焼き付きを抑制することができる。プラズマ
室６の数が多い表示装置では、１フレーム期間のほとん
どの期間において、プラズマ室６が浮遊電位（液晶にデ
ータ信号を書き込まない電位）となっているため、バリ
アリブ９上部の液晶層には焼き付きが発生する電圧が印
加されないこととなる。
ており、導電体層１０の電位はプラズマ室６内の電位と
一致する。従って、プラズマ放電が終了しプラズマ室６
が浮遊電位（液晶にデータ電極のデータ信号を書き込ま
ない電位）となっているときには、液晶に焼き付きを発
生するような電圧は、バリアリブ９上部の液晶層に印加
されない。また、プラズマ放電が発生しプラズマ室６が
略アノード電位となっているときには、余分なオフセッ
ト電圧がバリアリブ９上部の液晶層に印加されないた
め、液晶の焼き付きを抑制することができる。プラズマ
室６の数が多い表示装置では、１フレーム期間のほとん
どの期間において、プラズマ室６が浮遊電位（液晶にデ
ータ信号を書き込まない電位）となっているため、バリ
アリブ９上部の液晶層には焼き付きが発生する電圧が印
加されないこととなる。
【００２８】導体層１０としては、Ｎｉ，Ａｌ，Ａｇ，
Ａｕ，Ｃｕ，Ｐｔを少なくとも１種類を含有する導体ペ
ーストを印刷、焼成して得る。一例としては、Ｎｉのみ
を含有するペーストを使用した場合、空気中で焼成温度
５８０℃で３０分焼成することにより、２０μｍ厚み
で、４０ｍΩ／□という小さい抵抗を実現できる。
Ａｕ，Ｃｕ，Ｐｔを少なくとも１種類を含有する導体ペ
ーストを印刷、焼成して得る。一例としては、Ｎｉのみ
を含有するペーストを使用した場合、空気中で焼成温度
５８０℃で３０分焼成することにより、２０μｍ厚み
で、４０ｍΩ／□という小さい抵抗を実現できる。
【００２９】導体層１０の抵抗による電圧降下によって
導体層１０と放電チャンネルの電位差が発生しオフセッ
ト電圧が印加されるという問題点を、導体層１０に低抵
抗の材料を用いることにより抑制でき、液晶の焼き付き
を防止することができる。
導体層１０と放電チャンネルの電位差が発生しオフセッ
ト電圧が印加されるという問題点を、導体層１０に低抵
抗の材料を用いることにより抑制でき、液晶の焼き付き
を防止することができる。
【００３０】また、本実施の形態においては、導体層１
０の厚みは１〜３０μｍとすることが望ましい。１μｍ
未満の場合、導体層は連続とはならず断線してしまい、
３０μｍを超える場合には、バリアリブ材との熱応力に
よりクラックが発生あるいは、導体層の剥離を生じる。
０の厚みは１〜３０μｍとすることが望ましい。１μｍ
未満の場合、導体層は連続とはならず断線してしまい、
３０μｍを超える場合には、バリアリブ材との熱応力に
よりクラックが発生あるいは、導体層の剥離を生じる。
【００３１】本実施の形態のプラズマアドレス表示装置
においても、配線抵抗値や、駆動条件等によって焼き付
きが発生する場合には実施の形態２及び実施の形態３に
よって焼き付きを防止することができる。
においても、配線抵抗値や、駆動条件等によって焼き付
きが発生する場合には実施の形態２及び実施の形態３に
よって焼き付きを防止することができる。
【００３２】（実施の形態２）次に、実施の形態２につ
いて図２を用いて説明する。実施の形態１と同様の構成
に対する説明は省略する。本実施の形態においては、図
２のように、バリアリブ９上部の導体層１０に導体層１
０の電位検出回路を接続する。そして、電位検出回路に
より検出した電位に応じて、データ電極から印加される
データ電圧にＤＣ電圧オフセットを重畳する。導体層１
０の電位が−１０Ｖであるならば、液晶駆動電圧に−１
０Ｖオフセット電圧を重畳し、−１０Ｖを基準に液晶電
圧が反転駆動するように制御する。液晶層に余分なオフ
セット電圧が印加されることによる発生する焼き付き
は、液晶層に印加されるオフセット電圧を相殺すること
により抑制できる。このように駆動することにより、液
晶の焼き付きは完全に解消される。ここで、オフセット
電圧は常に一定とするのではなく、導体層１０の電位検
出回路により常に電位を検出し、それに応じてオフセッ
ト量を制御することにより焼き付き解消効果は飛躍的に
向上する。また、プラズマ駆動回路に印加する電圧を調
整してもよい。
いて図２を用いて説明する。実施の形態１と同様の構成
に対する説明は省略する。本実施の形態においては、図
２のように、バリアリブ９上部の導体層１０に導体層１
０の電位検出回路を接続する。そして、電位検出回路に
より検出した電位に応じて、データ電極から印加される
データ電圧にＤＣ電圧オフセットを重畳する。導体層１
０の電位が−１０Ｖであるならば、液晶駆動電圧に−１
０Ｖオフセット電圧を重畳し、−１０Ｖを基準に液晶電
圧が反転駆動するように制御する。液晶層に余分なオフ
セット電圧が印加されることによる発生する焼き付き
は、液晶層に印加されるオフセット電圧を相殺すること
により抑制できる。このように駆動することにより、液
晶の焼き付きは完全に解消される。ここで、オフセット
電圧は常に一定とするのではなく、導体層１０の電位検
出回路により常に電位を検出し、それに応じてオフセッ
ト量を制御することにより焼き付き解消効果は飛躍的に
向上する。また、プラズマ駆動回路に印加する電圧を調
整してもよい。
【００３３】（実施の形態３）次に、実施の形態３につ
いて図３を用いて説明する。実施の形態１と同様の構成
に対する説明は省略する。本実施の形態においては、図
３のように、バリアリブ９上部の導体層１０に導体層１
０の電位検出回路を接続する。そして、電位検出回路に
より検出した電位に応じて、導体層１０にＤＣ電圧を印
加する。たとえば、導体層１０の電位が＋１０Ｖなら、
導体層１０に−１０Ｖを印加する。導体層１０での検出
電位と、その後の印加電圧の関係の例を図４に示す。図
のように、導体層の電位がマイナスの場合、プラスの電
圧を印加し、プラスの場合は、マイナスの電圧を印加す
る。図４に示すように、導体層１０の電位が＋１０Ｖで
あるならば、導体層１０に−１０Ｖ電圧を印加するが、
この量は、プラズマチャンネル上の液晶層４の駆動状況
により決定される。例えば、図４では、誘電体シートの
電圧が０Ｖの時に焼き付きが防止できる駆動の場合であ
る。
いて図３を用いて説明する。実施の形態１と同様の構成
に対する説明は省略する。本実施の形態においては、図
３のように、バリアリブ９上部の導体層１０に導体層１
０の電位検出回路を接続する。そして、電位検出回路に
より検出した電位に応じて、導体層１０にＤＣ電圧を印
加する。たとえば、導体層１０の電位が＋１０Ｖなら、
導体層１０に−１０Ｖを印加する。導体層１０での検出
電位と、その後の印加電圧の関係の例を図４に示す。図
のように、導体層の電位がマイナスの場合、プラスの電
圧を印加し、プラスの場合は、マイナスの電圧を印加す
る。図４に示すように、導体層１０の電位が＋１０Ｖで
あるならば、導体層１０に−１０Ｖ電圧を印加するが、
この量は、プラズマチャンネル上の液晶層４の駆動状況
により決定される。例えば、図４では、誘電体シートの
電圧が０Ｖの時に焼き付きが防止できる駆動の場合であ
る。
【００３４】このように制御することによりバリアリブ
９上の液晶層４の焼き付きは完全に解消される。また、
導体層１０に印加する電圧をプラズマチャンネルのアノ
ード電位よりも高くした場合、たとえば、−１０Ｖとし
た場合、プラズマチャンネル内の荷電粒子分布がバリア
リブ付近において変化する。プラズマ室内において、荷
電粒子のうち、電子は非常に小さい粒子であるために、
ガス原子との衝突確率が低いため、プラズマ室内に均一
に分布する。一方、イオンは大きな粒子であるために、
プラズマ室内で拡散しにくく、カソードから離れたバリ
アリブ付近の密度が低下する。この場合、−１０Ｖ程度
を導体層に印加すると、イオンは空間電位よりも高い電
位である導体層１０に引き寄せられ、プラズマ室内にお
ける荷電粒子の偏りを軽減することが可能となり、荷電
粒子の薄板への書き込みむらをなくすることが可能とな
る。
９上の液晶層４の焼き付きは完全に解消される。また、
導体層１０に印加する電圧をプラズマチャンネルのアノ
ード電位よりも高くした場合、たとえば、−１０Ｖとし
た場合、プラズマチャンネル内の荷電粒子分布がバリア
リブ付近において変化する。プラズマ室内において、荷
電粒子のうち、電子は非常に小さい粒子であるために、
ガス原子との衝突確率が低いため、プラズマ室内に均一
に分布する。一方、イオンは大きな粒子であるために、
プラズマ室内で拡散しにくく、カソードから離れたバリ
アリブ付近の密度が低下する。この場合、−１０Ｖ程度
を導体層に印加すると、イオンは空間電位よりも高い電
位である導体層１０に引き寄せられ、プラズマ室内にお
ける荷電粒子の偏りを軽減することが可能となり、荷電
粒子の薄板への書き込みむらをなくすることが可能とな
る。
【００３５】誘電体シート３は、中間シート、マイクロ
シート又は薄板中間層と呼ばれることもある。また、バ
リアリブ９は、隔壁又は誘電体壁と呼ばれることもあ
る。
シート又は薄板中間層と呼ばれることもある。また、バ
リアリブ９は、隔壁又は誘電体壁と呼ばれることもあ
る。
【００３６】
【発明の効果】請求項１の発明によれば、誘電体シート
とバリアリブの間に導体層が設けられているため、導体
層部分の電位はつねにプラズマ室の電位と等電位とな
る。そのため、バリアリブ頂部に余分な電荷がたまるこ
となく、さらに、液晶駆動電圧の大きさや符号にかかわ
らず常にバリアリブ頂部の電位はプラズマ室の電位と同
等となる。そのため、バリアリブ上部付近の液晶の焼き
付きを防止することが可能となる。また、電位検出回路
によって、直接、導電層の電位を検出するため、正確な
導電層の電位が測定でき、測定された電位から、導体層
にオフセット電圧を相殺する補正電圧を印加することに
より、プラズマ放電電圧、液晶駆動電圧を制御するより
もより簡単にバリアリブ頂点部分の電位制御が可能とな
る。これにより、プラズマ室内の荷電粒子分布を均一に
することが可能となる。また、液晶の焼き付きを防止す
ることが可能となる。
とバリアリブの間に導体層が設けられているため、導体
層部分の電位はつねにプラズマ室の電位と等電位とな
る。そのため、バリアリブ頂部に余分な電荷がたまるこ
となく、さらに、液晶駆動電圧の大きさや符号にかかわ
らず常にバリアリブ頂部の電位はプラズマ室の電位と同
等となる。そのため、バリアリブ上部付近の液晶の焼き
付きを防止することが可能となる。また、電位検出回路
によって、直接、導電層の電位を検出するため、正確な
導電層の電位が測定でき、測定された電位から、導体層
にオフセット電圧を相殺する補正電圧を印加することに
より、プラズマ放電電圧、液晶駆動電圧を制御するより
もより簡単にバリアリブ頂点部分の電位制御が可能とな
る。これにより、プラズマ室内の荷電粒子分布を均一に
することが可能となる。また、液晶の焼き付きを防止す
ることが可能となる。
【００３７】請求項２の発明によれば、導体層をＮｉ，
Ａｌ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔの少なくとも１種類を含
むことにより、低い抵抗値の導体層を用いることができ
る。導体層の抵抗値が大きい場合、プラズマ室の電位と
バリアリブ頂部の電位に差が生じ、バリアリブ頂部の電
位が不安定となり、液晶層の焼き付きをもたらす。
Ａｌ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔの少なくとも１種類を含
むことにより、低い抵抗値の導体層を用いることができ
る。導体層の抵抗値が大きい場合、プラズマ室の電位と
バリアリブ頂部の電位に差が生じ、バリアリブ頂部の電
位が不安定となり、液晶層の焼き付きをもたらす。
【００３８】請求項３の発明によれば、導体層の厚みを
１μｍ以上とすることにより、導体層の断線（不連続）
を防止することが可能となり、さらに、３０μｍ以下と
することにより、バリアリブ材との熱応力によるクラッ
クを防止することが可能となる。
１μｍ以上とすることにより、導体層の断線（不連続）
を防止することが可能となり、さらに、３０μｍ以下と
することにより、バリアリブ材との熱応力によるクラッ
クを防止することが可能となる。
【００３９】
【００４０】
【図１】実施の形態１のプラズマアドレス表示装置の断
面図である。
面図である。
【図２】実施の形態２のプラズマアドレス表示装置の断
面図である。
面図である。
【図３】実施の形態３のプラズマアドレス表示装置の断
面図である。
面図である。
【図４】実施の形態３において、導体層１０での検出電
位と、その後の印加電圧の関係を示す図である。
位と、その後の印加電圧の関係を示す図である。
【図５】従来のプラズマアドレス表示装置の断面図であ
る。
る。
【図６】図５のＡ部の拡大図である。
１、１１ 液晶セル
２、１２ プラズマセル
３、１３ 誘電体シート
４、１４ 液晶層
５、１５ ガラス基板
６、１６ プラズマ室
７、１７ カソード電極
８、１８ アノード電極
９、１９ バリアリブ
１０ 導体層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1333
Claims (3)
- 【請求項１】 誘電体シートを介して重ねられた電気光
学セル及びプラズマセルを備えたプラズマアドレス表示
装置において、前記プラズマセルのガラス基板と前記誘電体シートとの
間にはプラズマ室を区画するストライプ状のバリアリブ
が備えられるとともに、該誘電体シートと該バリアリブ
との間には導体層が設けられてなり、 前記導体層の電位を検出する電位検出手段が設けられる
とともに、該電位検出手段から検出される電位によって
該導体層に所定の電圧を印加する手段が設けられている
ことを特徴とするプラズマアドレス表示装置。 - 【請求項２】 前記導体層は、Ｎｉ、Ａｌ、Ａｇ、Ａ
ｕ、Ｃｕ、Ｐｔの少なくとも１種類を含むことを特徴と
する請求項１に記載のプラズマアドレス表示装置。 - 【請求項３】 前記導体層の厚みが１μｍ以上３０μｍ
以下であることを特徴とする請求項１に記載のプラズマ
アドレス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747899A JP3422721B2 (ja) | 1999-04-26 | 1999-04-26 | プラズマアドレス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747899A JP3422721B2 (ja) | 1999-04-26 | 1999-04-26 | プラズマアドレス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000305067A JP2000305067A (ja) | 2000-11-02 |
| JP3422721B2 true JP3422721B2 (ja) | 2003-06-30 |
Family
ID=14712701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11747899A Expired - Fee Related JP3422721B2 (ja) | 1999-04-26 | 1999-04-26 | プラズマアドレス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422721B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000034684A (ko) * | 1998-11-30 | 2000-06-26 | 김영남 | 플라즈마 표시소자 |
| KR100637160B1 (ko) | 2004-03-24 | 2006-10-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
-
1999
- 1999-04-26 JP JP11747899A patent/JP3422721B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000305067A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013470B2 (ja) | 画像表示装置 | |
| KR100250541B1 (ko) | 스퍼터내성이있고,일함수가낮은도전성재료로코팅된직류플라즈마어드레싱구조의캐소드전극 | |
| EP0567019B1 (en) | Electro-optical plasma addressing device | |
| JPH10171377A (ja) | 画像表示装置 | |
| US5696523A (en) | Plasma addressed display device | |
| US5495142A (en) | Electro-optical device | |
| JPH05297360A (ja) | プラズマアドレス電気光学装置 | |
| JPH09509760A (ja) | プラズマアドレス液晶ディスプレイ用カソード | |
| JPH06342149A (ja) | プラズマアドレス方式の液晶表示素子 | |
| JP3422721B2 (ja) | プラズマアドレス表示装置 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| JP3307161B2 (ja) | プラズマアドレス表示パネル | |
| US5689153A (en) | Electro-optical plasma display device with electrode having insulating layers | |
| JPH1010560A (ja) | アドレス構体及び電極構体製造方法 | |
| JPH0572518A (ja) | プラズマアドレス表示装置 | |
| JP3271084B2 (ja) | プラズマアドレス電気光学装置 | |
| JP3013471B2 (ja) | 画像表示装置 | |
| JP3360490B2 (ja) | 表示装置 | |
| JPH10171414A (ja) | 画像表示装置の初期エージング方法 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JP3378193B2 (ja) | プラズマアドレス表示装置 | |
| JP3358396B2 (ja) | プラズマアドレス表示装置 | |
| JP3042109B2 (ja) | 画像表示装置 | |
| JP3430707B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JP3013469B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130425 |
|
| LAPS | Cancellation because of no payment of annual fees |