JPH0828102B2 - テープレコーダ - Google Patents
テープレコーダInfo
- Publication number
- JPH0828102B2 JPH0828102B2 JP22073387A JP22073387A JPH0828102B2 JP H0828102 B2 JPH0828102 B2 JP H0828102B2 JP 22073387 A JP22073387 A JP 22073387A JP 22073387 A JP22073387 A JP 22073387A JP H0828102 B2 JPH0828102 B2 JP H0828102B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- circuit
- output
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、小型でかつ低電圧動作のポータブルタイプ
のテープレコーダに関するものである。
のテープレコーダに関するものである。
従来の技術 一般に、電池を電源とするポータブルタイプのテープ
レコーダの内部回路は、使用する電池によって決定され
る電源電圧以下で動作する集積回路で構成される。
レコーダの内部回路は、使用する電池によって決定され
る電源電圧以下で動作する集積回路で構成される。
近年、小型化・低電圧化のニーズが高まってきてお
り、電池1本の低電圧電源で動作させる場合、電源電圧
以上の電圧を内部回路に供給するため、電源電圧の昇圧
回路を内蔵することが多くなってきた。電源スイッチの
投入により、昇圧回路を起動させ、上記電源スイッチの
閉状態の保持により昇圧回路を連続動作させる場合は問
題ないが、上記電源スイッチとしてモーメンタリタイプ
の操作指令スイッチ(いわゆるフェザータッチスイッ
チ)の瞬時投入により昇圧回路を起動、以降内蔵の制御
回路により電源投入状態を保持させる場合、上記昇圧回
路の出力の立上り、制御回路の動作立上り及び制御回路
入力の処理受付の各々のタイミングのずれによって生ず
る誤動作が問題となってきた。
り、電池1本の低電圧電源で動作させる場合、電源電圧
以上の電圧を内部回路に供給するため、電源電圧の昇圧
回路を内蔵することが多くなってきた。電源スイッチの
投入により、昇圧回路を起動させ、上記電源スイッチの
閉状態の保持により昇圧回路を連続動作させる場合は問
題ないが、上記電源スイッチとしてモーメンタリタイプ
の操作指令スイッチ(いわゆるフェザータッチスイッ
チ)の瞬時投入により昇圧回路を起動、以降内蔵の制御
回路により電源投入状態を保持させる場合、上記昇圧回
路の出力の立上り、制御回路の動作立上り及び制御回路
入力の処理受付の各々のタイミングのずれによって生ず
る誤動作が問題となってきた。
以下図面を参照しながら従来のテープレコーダの一例
について説明する。第3図は従来のテープレコーダのメ
カニズム制御回路を示すものである。第3図において、
1は電池、2は制御回路、3は電源昇圧回路、4,5,6は
メカニズム動作指令スイッチで、4は再生スイッチ、5
は早送りスイッチ、6は停止スイッチである。7はモー
タである。TR1からTR5はスイッチング用のトランジス
タ、C1は電源立上り時に制御回路2のシステムリセッ
ト時間を決定するコンデンサである。
について説明する。第3図は従来のテープレコーダのメ
カニズム制御回路を示すものである。第3図において、
1は電池、2は制御回路、3は電源昇圧回路、4,5,6は
メカニズム動作指令スイッチで、4は再生スイッチ、5
は早送りスイッチ、6は停止スイッチである。7はモー
タである。TR1からTR5はスイッチング用のトランジス
タ、C1は電源立上り時に制御回路2のシステムリセッ
ト時間を決定するコンデンサである。
上記した構成において、電源の開状態から再生スイッ
チ4を押すと、トランジスタTR1がON、トランジスタTR3
もONし、トランジスタTR5がONして昇圧回路に電源電池
1が接続され、昇圧回路3が動作し制御回路2に印加さ
れる。制御回路2には上記再生スイッチ4を押すと同時
に入力されているが、制御回路2はコンデンサC1と制
御回路2に内蔵する抵抗(図示せず)によって決定され
る時間だけシステムリセットがかかり、動作しない。上
記のシステムリセットが解除した後、再生スイッチ4の
入力を受付け信号処理後に制御出力が出てトランジスタ
TR4,トランジスタTR5をONして電源の接続状態を保持
し、かつ他の制御出力によりモータ7等を動作させる。
上記制御出力が出た後は、上記再生スイッチ4を離して
も電源電池1は接続され続ける。停止スイッチ6を押す
と一定の出力処理後に保持出力がOFFし、トランジスタT
R4,TR5がOFFして電源電池1は非接続、すなわち電源OFF
の状態となる。
チ4を押すと、トランジスタTR1がON、トランジスタTR3
もONし、トランジスタTR5がONして昇圧回路に電源電池
1が接続され、昇圧回路3が動作し制御回路2に印加さ
れる。制御回路2には上記再生スイッチ4を押すと同時
に入力されているが、制御回路2はコンデンサC1と制
御回路2に内蔵する抵抗(図示せず)によって決定され
る時間だけシステムリセットがかかり、動作しない。上
記のシステムリセットが解除した後、再生スイッチ4の
入力を受付け信号処理後に制御出力が出てトランジスタ
TR4,トランジスタTR5をONして電源の接続状態を保持
し、かつ他の制御出力によりモータ7等を動作させる。
上記制御出力が出た後は、上記再生スイッチ4を離して
も電源電池1は接続され続ける。停止スイッチ6を押す
と一定の出力処理後に保持出力がOFFし、トランジスタT
R4,TR5がOFFして電源電池1は非接続、すなわち電源OFF
の状態となる。
発明が解決しようとする問題点 しかし、従来装置では再生スイッチ4を押して昇圧回
路3を動作させる際、昇圧回路3の出力はフィルタ等の
時定数の影響で電圧は瞬時に所要の電圧まで立上らな
い。またシステムリセット動作も昇圧回路3の出力電圧
の立上り途中で有効となる。一般に制御回路2の入力に
ラッチ回路やチャタリング除去回路を設けている場合が
多いので、再生スイッチ4の投入と同時に制御回路の電
源(すなわち昇圧回路出力)が立上るが、昇圧回路の出
力電圧及び制御回路2が未だ安定に動作していないか
ら、再生スイッチ4の指令による入力を無効としたり、
誤動作を発生したりする事が多く、実用上問題があっ
た。また、上記問題点の対策のため、昇圧回路3の出力
フィルタの時定数及びシステムリセットの時定数の設計
上の制約を生じるという問題点を有していた。
路3を動作させる際、昇圧回路3の出力はフィルタ等の
時定数の影響で電圧は瞬時に所要の電圧まで立上らな
い。またシステムリセット動作も昇圧回路3の出力電圧
の立上り途中で有効となる。一般に制御回路2の入力に
ラッチ回路やチャタリング除去回路を設けている場合が
多いので、再生スイッチ4の投入と同時に制御回路の電
源(すなわち昇圧回路出力)が立上るが、昇圧回路の出
力電圧及び制御回路2が未だ安定に動作していないか
ら、再生スイッチ4の指令による入力を無効としたり、
誤動作を発生したりする事が多く、実用上問題があっ
た。また、上記問題点の対策のため、昇圧回路3の出力
フィルタの時定数及びシステムリセットの時定数の設計
上の制約を生じるという問題点を有していた。
本発明は上記問題点に鑑み、別途電源スイッチを設け
ることなく、電源電圧より高い電圧で制御回路を誤動作
なく安定に起動し、動作させる事ができるテープレコー
ダを提供するものである。
ることなく、電源電圧より高い電圧で制御回路を誤動作
なく安定に起動し、動作させる事ができるテープレコー
ダを提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明のテープレコーダ
は、メカニズムの動作指令スイッチの入力で昇圧回路を
動作させ、昇圧回路の出力電圧及び制御回路の内部シス
テムの動作が安定した後に一定時間遅延させ上記動作指
令スイッチの信号を制御回路に入力するよう上記制御回
路の入力側にスイッチング回路を設け、かつ上記スイッ
チング回路を動作させる指令を上記制御回路から出力す
るよう構成したものであり、上記動作指令スイッチの入
力を制御回路で受入れ処理後に制御回路2からの出力に
より電源の投入状態を保持するべく構成したものであ
る。
は、メカニズムの動作指令スイッチの入力で昇圧回路を
動作させ、昇圧回路の出力電圧及び制御回路の内部シス
テムの動作が安定した後に一定時間遅延させ上記動作指
令スイッチの信号を制御回路に入力するよう上記制御回
路の入力側にスイッチング回路を設け、かつ上記スイッ
チング回路を動作させる指令を上記制御回路から出力す
るよう構成したものであり、上記動作指令スイッチの入
力を制御回路で受入れ処理後に制御回路2からの出力に
より電源の投入状態を保持するべく構成したものであ
る。
作用 本発明は上記した構成によって、メカニズムの動作指
令スイッチの入力で昇圧回路を動作させ、昇圧回路の出
力をメカニズム制御回路の電源端子に印加し、昇圧回路
の出力即ち上記制御回路の電源電圧が安定し、制御回路
のシステムリセットが解除して制御回路の内部システム
が安定化されてから、制御回路から入力側スイッチング
回路を動作させる指令を出力して上記動作指令スイッチ
を制御回路に入力するように構成する事が可能となり、
電源立上り時の誤動作を防止でき、また昇圧回路の出力
フィルタ時定数の設計上の制約を軽減できることができ
るものである。
令スイッチの入力で昇圧回路を動作させ、昇圧回路の出
力をメカニズム制御回路の電源端子に印加し、昇圧回路
の出力即ち上記制御回路の電源電圧が安定し、制御回路
のシステムリセットが解除して制御回路の内部システム
が安定化されてから、制御回路から入力側スイッチング
回路を動作させる指令を出力して上記動作指令スイッチ
を制御回路に入力するように構成する事が可能となり、
電源立上り時の誤動作を防止でき、また昇圧回路の出力
フィルタ時定数の設計上の制約を軽減できることができ
るものである。
実施例 以下、本発明の一実施例におけるテープレコーダにつ
いて図面を参照して説明する。第1図は本発明の実施例
におけるテープレコーダのメカニズム制御回路の回路構
成を示すものである。第1図において、1は電池、2は
メカニズムの制御回路、3は昇圧回路、4,5,6はメカニ
ズム動作指令スイッチで、4は再生スイッチ、5は早送
りスイッチ、6は停止スイッチである。7はモータであ
る。テープレコーダの停止状態(電源OFF)から再生ス
イッチ4を押すとトランジスタTR1がON、続いてトラン
ジスタTR3がONし、トランジスタTR5がONして電源電池1
に昇圧回路3が接続される。昇圧回路3の出力はメカニ
ズムの制御回路2の電源端子6に印加される。制御回路
2は電源端子に電圧が印加されると、8番端子に接続さ
れたコンデンサC1と制御回路2に内蔵された抵抗(図
示せず)によって決まる時間だけシステムリセットがか
かり、内部システムは動作しない。上記システムリセッ
トが解除した後、一定時間遅延して制御回路2の9番端
子より、制御回路2の入力側スイッチングトランジスタ
TR6をONさせる出力を出し、トランジスタTR6をONさせ、
再生スイッチ4の指令を入力端子1に入力する。制御回
路2に入力した後は、内部処理後、保持出力を端子4に
出してトランジスタTR4をONし、トランジスタTR5のON状
態を保持し、また端子7からモータ7をONさせる信号を
出力する。上記保持出力が出て以降は、再生スイッチ4
を離しても電源のON状態を保持する。
いて図面を参照して説明する。第1図は本発明の実施例
におけるテープレコーダのメカニズム制御回路の回路構
成を示すものである。第1図において、1は電池、2は
メカニズムの制御回路、3は昇圧回路、4,5,6はメカニ
ズム動作指令スイッチで、4は再生スイッチ、5は早送
りスイッチ、6は停止スイッチである。7はモータであ
る。テープレコーダの停止状態(電源OFF)から再生ス
イッチ4を押すとトランジスタTR1がON、続いてトラン
ジスタTR3がONし、トランジスタTR5がONして電源電池1
に昇圧回路3が接続される。昇圧回路3の出力はメカニ
ズムの制御回路2の電源端子6に印加される。制御回路
2は電源端子に電圧が印加されると、8番端子に接続さ
れたコンデンサC1と制御回路2に内蔵された抵抗(図
示せず)によって決まる時間だけシステムリセットがか
かり、内部システムは動作しない。上記システムリセッ
トが解除した後、一定時間遅延して制御回路2の9番端
子より、制御回路2の入力側スイッチングトランジスタ
TR6をONさせる出力を出し、トランジスタTR6をONさせ、
再生スイッチ4の指令を入力端子1に入力する。制御回
路2に入力した後は、内部処理後、保持出力を端子4に
出してトランジスタTR4をONし、トランジスタTR5のON状
態を保持し、また端子7からモータ7をONさせる信号を
出力する。上記保持出力が出て以降は、再生スイッチ4
を離しても電源のON状態を保持する。
第2図は上記した動作をタイムチャートで示したもの
である。第2図に於て、1はトランジスタTR1のベース
電位を示し、第1図再生スイッチ4の入力状態を表わし
ている。再生スイッチ4 ONでLOW,OFFでHIGHとなる。第
2図のロは昇圧回路3の出力電圧の変化を表わす。ハは
トランジスタTR6のベース電位を示し、第1図制御端子
2の9番端子の出力状態を示す。第2図のニは第1図制
御回路2のシステムリセットの状態を示し、LOWでリセ
ット、HIGHでリセット解除を表わす。ホは第1図制御回
路2の出力端子4から出る保持出力で、HIGHの時に出力
されることを示す。第2図において、再生スイッチ4を
押した瞬間の位置をゼロとし、昇圧回路3の出力はその
内部の平滑回路等により決定される時定数をもって立上
り、時間T2で安定した出力電圧に達する。制御回路2の
電源印加からシステムリセットが解除するまでの時間T1
は、昇圧回路3の出力が安定する時間T2より短かく設定
している。システムリセットが解除した時間T1から、制
御回路2の内部システムは有効となるが、ただちに入力
を受付けず、第2図の時間T3まで(T3−T1)の時間だけ
遅延させてから、トランジスタTR6をONさせる信号を制
御回路2の9番端子より出力する。上記した(T3−T1)
の遅延時間の間は制御回路2の再生入力端子4には再生
スイッチ4の指令は入力されず、昇圧回路3の出力が安
定した時間T2よりさらに遅延されて時間T3以降に入力さ
れる。時間T3より、制御回路2で再生スイッチ4の入力
がされたと判断して一定の出力処理時間を経て時間T4で
制御回路2の出力端子4より、トランジスタTR4をONし
て電源を保持する出力を出す。以降、制御回路2の出力
端子7よりモータ7を起動させる出力を出してテープレ
コーダのメカニズムが動作を開始する。時間T4以降は、
再生スイッチ4を離しても電源が保持されかつ再生スイ
ッチ4の入力を制御回路2で受付けているので、メカニ
ズムは動作するが、実操作では再生スイッチ4を押して
から離すまでの時間は、一瞬のうちに行なわれるから、
時間T4はできる限り短かく設定しないと、フェザータッ
チのメカニズム動作指令スイッチの操作性,操作感がそ
こなわれる。従ってシステムリセットの時間はできるだ
け短かく設定されるわけであるが、システムリセットが
解除する時間T1から昇圧回路3の出力が完全に安定する
までの時間T2までの間に制御回路2が入力を受付けて、
ソレノイド及びモータ等の大負荷をONさせると、電源ラ
インの電圧が瞬時低下し、昇圧回路3の出力が安定領域
レベルに向かわず、制御回路2の電源端子電圧が不安定
となり誤動作を発生する確率が大となる。また昇圧回路
3の出力電圧はなるべく早く立上げ安定にさせるため、
昇圧回路3自体の入出力の電源ライン・フィルタの時定
数は、長く設定できないので、上記の誤動作は時定数の
変更によっては対策が難しい。また昇圧回路2の出力電
圧が安定するまでの時間T2は、周囲温度の影響やメカニ
ズムの動作切替の繰り返し操作による電源ライン電圧の
変動により、一定した時間にならない。しかし、制御回
路2の9番端子の出力を時間T2より遅延させた時間T3経
過後に出力することにより、昇圧回路3の出力が安定す
るまでは、前記回路2への入力を禁止できる。制御回路
2のシステムリセットが解除する時間T1から、9番端子
より出力する時間T3までの時間(T3−T1)は、制御回路
の内部クロック周波数に依存して比較的安定するから、
昇圧回路3の出力が安定する時間T2の周囲温度の影響等
によるばらつきを実測して、時間T2の最大値より時間T3
を長くなるように設定する。
である。第2図に於て、1はトランジスタTR1のベース
電位を示し、第1図再生スイッチ4の入力状態を表わし
ている。再生スイッチ4 ONでLOW,OFFでHIGHとなる。第
2図のロは昇圧回路3の出力電圧の変化を表わす。ハは
トランジスタTR6のベース電位を示し、第1図制御端子
2の9番端子の出力状態を示す。第2図のニは第1図制
御回路2のシステムリセットの状態を示し、LOWでリセ
ット、HIGHでリセット解除を表わす。ホは第1図制御回
路2の出力端子4から出る保持出力で、HIGHの時に出力
されることを示す。第2図において、再生スイッチ4を
押した瞬間の位置をゼロとし、昇圧回路3の出力はその
内部の平滑回路等により決定される時定数をもって立上
り、時間T2で安定した出力電圧に達する。制御回路2の
電源印加からシステムリセットが解除するまでの時間T1
は、昇圧回路3の出力が安定する時間T2より短かく設定
している。システムリセットが解除した時間T1から、制
御回路2の内部システムは有効となるが、ただちに入力
を受付けず、第2図の時間T3まで(T3−T1)の時間だけ
遅延させてから、トランジスタTR6をONさせる信号を制
御回路2の9番端子より出力する。上記した(T3−T1)
の遅延時間の間は制御回路2の再生入力端子4には再生
スイッチ4の指令は入力されず、昇圧回路3の出力が安
定した時間T2よりさらに遅延されて時間T3以降に入力さ
れる。時間T3より、制御回路2で再生スイッチ4の入力
がされたと判断して一定の出力処理時間を経て時間T4で
制御回路2の出力端子4より、トランジスタTR4をONし
て電源を保持する出力を出す。以降、制御回路2の出力
端子7よりモータ7を起動させる出力を出してテープレ
コーダのメカニズムが動作を開始する。時間T4以降は、
再生スイッチ4を離しても電源が保持されかつ再生スイ
ッチ4の入力を制御回路2で受付けているので、メカニ
ズムは動作するが、実操作では再生スイッチ4を押して
から離すまでの時間は、一瞬のうちに行なわれるから、
時間T4はできる限り短かく設定しないと、フェザータッ
チのメカニズム動作指令スイッチの操作性,操作感がそ
こなわれる。従ってシステムリセットの時間はできるだ
け短かく設定されるわけであるが、システムリセットが
解除する時間T1から昇圧回路3の出力が完全に安定する
までの時間T2までの間に制御回路2が入力を受付けて、
ソレノイド及びモータ等の大負荷をONさせると、電源ラ
インの電圧が瞬時低下し、昇圧回路3の出力が安定領域
レベルに向かわず、制御回路2の電源端子電圧が不安定
となり誤動作を発生する確率が大となる。また昇圧回路
3の出力電圧はなるべく早く立上げ安定にさせるため、
昇圧回路3自体の入出力の電源ライン・フィルタの時定
数は、長く設定できないので、上記の誤動作は時定数の
変更によっては対策が難しい。また昇圧回路2の出力電
圧が安定するまでの時間T2は、周囲温度の影響やメカニ
ズムの動作切替の繰り返し操作による電源ライン電圧の
変動により、一定した時間にならない。しかし、制御回
路2の9番端子の出力を時間T2より遅延させた時間T3経
過後に出力することにより、昇圧回路3の出力が安定す
るまでは、前記回路2への入力を禁止できる。制御回路
2のシステムリセットが解除する時間T1から、9番端子
より出力する時間T3までの時間(T3−T1)は、制御回路
の内部クロック周波数に依存して比較的安定するから、
昇圧回路3の出力が安定する時間T2の周囲温度の影響等
によるばらつきを実測して、時間T2の最大値より時間T3
を長くなるように設定する。
以上のように本実施例によれば、メカニズムの動作指
令スイッチで電源をONし、昇圧回路を動作させると共
に、上記のように制御回路のシステムリセットが解除し
た後も一定時間制御回路への入力を禁止したのちに、昇
圧回路出力が安定化してから、制御回路への入力がなさ
れる。従って、スイッチON直後の電源立上り時に制御回
路の電源が安定しないうちに、メカニズム動作を開始し
てシステムの誤動作に至る現象を防止できる。
令スイッチで電源をONし、昇圧回路を動作させると共
に、上記のように制御回路のシステムリセットが解除し
た後も一定時間制御回路への入力を禁止したのちに、昇
圧回路出力が安定化してから、制御回路への入力がなさ
れる。従って、スイッチON直後の電源立上り時に制御回
路の電源が安定しないうちに、メカニズム動作を開始し
てシステムの誤動作に至る現象を防止できる。
発明の効果 以上のように本発明のテープレコーダは、モーメンタ
リタイプのスイッチを用いて、昇圧回路を動作させ、電
源電圧より高い電圧でメカニズム制御回路を動作させる
事ができ、かつ上記モーメンタリタイプのスイッチ入力
を昇圧回路の出力即ち制御回路の電源及び制御回路の内
部システムが安定状態になるまで、制御回路への入力を
禁止し、以降の動作を確実にする事ができ、電源ON直後
にメカニズムが動作して制御回路の電源ライン電圧が変
動して発生し易い誤動作を防止できる。また、昇圧回路
の入出力のラインフィルタの時定数の設定を容易にし、
昇圧回路の出力電圧の立上り時間及び制御回路のシステ
ムリセット時間を短縮することができる。さらに制御回
路の入力側のスイッチ回路を制御回路自らON-OFFするこ
とにより外部からの入力を強制的に禁止することができ
るので、制御回路の内部の入力のラッチ回路やチャタリ
ング除去回路等の設計上の制約を軽減できる。制御回路
にメカニズム動作指令スイッチより入力され処理された
後、制御回路から電源の保持出力を出し、上記スイッチ
をOFFしても電源が保持されるから、電源専用のロック
タイプのスイッチも不要となるなど、実用上きわめて有
利なものである。
リタイプのスイッチを用いて、昇圧回路を動作させ、電
源電圧より高い電圧でメカニズム制御回路を動作させる
事ができ、かつ上記モーメンタリタイプのスイッチ入力
を昇圧回路の出力即ち制御回路の電源及び制御回路の内
部システムが安定状態になるまで、制御回路への入力を
禁止し、以降の動作を確実にする事ができ、電源ON直後
にメカニズムが動作して制御回路の電源ライン電圧が変
動して発生し易い誤動作を防止できる。また、昇圧回路
の入出力のラインフィルタの時定数の設定を容易にし、
昇圧回路の出力電圧の立上り時間及び制御回路のシステ
ムリセット時間を短縮することができる。さらに制御回
路の入力側のスイッチ回路を制御回路自らON-OFFするこ
とにより外部からの入力を強制的に禁止することができ
るので、制御回路の内部の入力のラッチ回路やチャタリ
ング除去回路等の設計上の制約を軽減できる。制御回路
にメカニズム動作指令スイッチより入力され処理された
後、制御回路から電源の保持出力を出し、上記スイッチ
をOFFしても電源が保持されるから、電源専用のロック
タイプのスイッチも不要となるなど、実用上きわめて有
利なものである。
第1図は本発明の一実施例におけるテープレコーダのメ
カニズム制御回路の回路図、第2図は第1図の動作を表
わすタイムチャート、第3図は従来のテープレコーダの
メカニズム制御回路の回路図である。 1……電池、2……メカニズム制御回路、3……昇圧回
路、4……再生スイッチ、5……早送りスイッチ、6…
…停止スイッチ、7……モータ、TR1〜TR7……トランジ
スタ、C1……コンデンサ。
カニズム制御回路の回路図、第2図は第1図の動作を表
わすタイムチャート、第3図は従来のテープレコーダの
メカニズム制御回路の回路図である。 1……電池、2……メカニズム制御回路、3……昇圧回
路、4……再生スイッチ、5……早送りスイッチ、6…
…停止スイッチ、7……モータ、TR1〜TR7……トランジ
スタ、C1……コンデンサ。
Claims (1)
- 【請求項1】電源電池の直流電圧より高い電圧で作動さ
れ、かつテープメカニズムのロジックコントロール用制
御回路を有し、この制御回路を動作させる為の電源電圧
の昇圧回路を内蔵するテープレコーダであって、モーメ
ンタリタイプのメカニズム動作指令スイッチの入力信号
により上記昇圧回路を動作させ、上記制御回路の電源端
子の電圧が安定し、かつ上記制御回路の内部システムの
リセットが解除した後に上記制御回路に上記動作指令ス
イッチの信号が入力される様に上記動作指令のための入
力側にスイッチング回路を設け、上記スイッチング回路
を動作させる指令を、上記制御回路から内部システムの
動作が安定後一定時間遅延して出力するよう構成し、上
記動作指令スイッチの入力を制御回路で受入れ処理後に
上記制御回路から出力して電源の投入状態を保持するべ
く構成したテープレコーダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22073387A JPH0828102B2 (ja) | 1987-09-03 | 1987-09-03 | テープレコーダ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22073387A JPH0828102B2 (ja) | 1987-09-03 | 1987-09-03 | テープレコーダ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6464189A JPS6464189A (en) | 1989-03-10 |
JPH0828102B2 true JPH0828102B2 (ja) | 1996-03-21 |
Family
ID=16755675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22073387A Expired - Fee Related JPH0828102B2 (ja) | 1987-09-03 | 1987-09-03 | テープレコーダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0828102B2 (ja) |
-
1987
- 1987-09-03 JP JP22073387A patent/JPH0828102B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6464189A (en) | 1989-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2919872B2 (ja) | 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム | |
JP2007042191A (ja) | 電子機器及び電子機器の起動方法 | |
JPH0828102B2 (ja) | テープレコーダ | |
JPH0480459B2 (ja) | ||
JP2001109546A (ja) | データ処理装置 | |
KR101214160B1 (ko) | 디지털 기기용 제어회로 장치 및 이를 이용한 디지털기기의 전원 제어 방법 | |
JP2595653B2 (ja) | テープレコーダ | |
JPH1021647A (ja) | リードライトアンプ用集積回路 | |
JPH08307225A (ja) | 半導体集積回路装置の初期化回路 | |
JPH0416805B2 (ja) | ||
JPH081578B2 (ja) | 電源開閉制御装置 | |
KR200221216Y1 (ko) | 카세트 테이프의 자동되감기 제어회로 | |
JP2559639Y2 (ja) | 電源供給制御装置 | |
JPS6316029Y2 (ja) | ||
JPS61144987A (ja) | 自動録画制御装置 | |
KR101270640B1 (ko) | 디지털 기기용 제어회로 장치 및 이를 이용한 디지털기기의 전원 제어 방법 | |
JPS6035306Y2 (ja) | モ−ド制御回路 | |
JPS6312415Y2 (ja) | ||
JP2565018B2 (ja) | 突入電流防止回路 | |
JP2718045B2 (ja) | テープレコーダ | |
JPS6145512Y2 (ja) | ||
JPH06245396A (ja) | 車両バッテリー電源の電圧降下検出回路 | |
KR950002765Y1 (ko) | 캠코더의 마이크 소음 제거 회로 | |
JPH09102751A (ja) | 音声ミュート回路 | |
JPH0984262A (ja) | 電源供給装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |