JPH08274582A - デジタル制御信号により調節可能なコンダクタンスを有する集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 デジタル制御信号により調節可能なコンダク
タンスを有する集積回路を提供する。 【解決手段】 集積回路は、実値を一定の相対精度Δｐ
で量子化するために、デジタル制御信号（１７）により
調節可能なコンダクタンス（６）を少なくとも１つ含
む。コンダクタンス（６）は、デジタル制御信号（１
７）の連続する２つの数値ステップがコンダクタンス
（６）のただ１つの数値ステップに対応するように各基
本コンダクタンスの大きさを決定すべく、それぞれ数値
ステップを定義する基本コンダクタンスから成る。デジ
タル制御信号（１７）の２つの数値ステップのうちの一
方から実値よりも小さい値または大きい値が生じた場
合、対応する基本コンダクタンスがそれぞれイネーブル
またはディスエイブルとされる。したがって、コンダク
タンス（６）の調節合計値は、実値を両側から囲む２値
間を振動することなく、同じ相対精度Δｐで実値と等し
くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ある設定値に調節
可能な単数または複数のコンダクタンスを含む集積回路
の分野に関する。このような回路は、たとえば高速デー
タバス用入出力カップラなど多くの応用例に有効であ
る。このようなバスは、そのコンダクタンスがきわめて
正確に調節されている適応インピーダンスを必要とする
高周波伝送線で構成される。ユーザ集積回路内にコンダ
クタンスを組み込むことにより、省スペースを実現する
ことができるとともに、同集積回路とその外部にある較
正済部品との接続に関する問題を軽減することが可能で
ある。

【０００２】電気的妨害および作動異常に対し、コンダ
クタンスの調節が影響されることを防止するため、この
調節をデジタル信号により制御することが好ましい。希
望する実値に近づくよう量子化値を使用してデジタル制
御信号を生成する。その場合、希望する実値は、デジタ
ル制御信号の連続する２つの量子化値を両端とする間隔
内に含まれる。この間隔が大きいため、希望する実値に
対し設定値の誤差が生じる。デジタル信号は希望する実
値と常に比較され、その結果、実値を取り囲む２つの量
子化値の間を振動する傾向がある。しかし、集積コンダ
クタンスが調節値に対して振動すると、コンダクタンス
を流れる電流が常時変化し、高周波における信号の使用
を妨害するので、これは許容できない。

【０００３】

【従来の技術】公知の解決方法は、デジタル信号を変更
する際、比較誤差が考慮されない不感帯を使用して、希
望する実値に対するデジタル信号の比較の感度を低下さ
せることから成る。この不感帯により、希望する実値の
デジタル信号による近似に一定の絶対誤差が生じる。デ
ジタル信号の量子化間隔の長さに対して不感帯の長さが
過度に短いと、不感帯は振動をろ波するのに有効でなく
なる。不感帯の長さが量子化間隔を上回る場合、この１
つの間隔よりも大きな誤差が生じる。ところが、一定の
相対精度でコンダクタンスを調節するには、量子化間隔
をその下限の値に対して一定の比の値に定義するのが適
当である。その結果、希望する値が小さい場合には間隔
が小さくなり、希望する値が大きい場合には間隔が大き
くなる。その長さが最小間隔と同程度の大きさの不感帯
は、調節する値が大きい場合には無効であり、その長さ
が最大間隔と同程度の大きさの不感帯は、調節する値が
小さい場合、小さな間隔によって生じる相対誤差よりも
大きな誤差が生じる。不感帯は、希望する実値に対する
デジタル信号の比較の感度を低下させるので、一定の相
対的精度でデジタル信号を調節する場合には問題が残
る。

【０００４】

【発明が解決しようとする課題】本発明は、実値を両側
から囲む２値の間を振動することなく、ある一定の相対
精度Δｐでコンダクタンスの設定値が前記の実値と等し
くなるように、前記の実値に対して一定の相対精度Δｐ
で量子化するデジタル制御信号によって調節可能な少な
くとも１つのコンダクタンスを含む集積回路を対象とす
る。

【０００５】

【課題を解決するための手段】この目的のため、本発明
による集積回路のコンダクタンスは、デジタル制御信号
の連続する２つの数値ステップがコンダクタンスのただ
１つの数値ステップに対応するように各基本コンダクタ
ンスの大きさが決められ、デジタル制御信号の２つの数
値ステップのうちの一方により実値よりも小さい値また
は大きい値が生じた場合、対応する基本コンダクタンス
がそれぞれイネーブルまたはディスエイブルとされるよ
うに、それぞれ数値ステップを定義する基本コンダクタ
ンスから成る。

【０００６】上記の特徴を有している、本発明による集
積回路に伝送されるデジタル制御信号を生成することが
可能である。集積回路内で制御信号から駆動信号を生成
することにより、より大きな自律性が集積回路に与えら
れる。

【０００７】この目的のため、集積回路は、クロック信
号によって与えられた周波数で設定信号をサンプリング
し、「１」の状態のｑ個のビットで、可変コンダクタン
スのｑ個の基本コンダクタンスをイネーブルとし、ｑ番
目のビットが、制御信号の（２ｑ−２）番目のビットの
１または０の状態での連続する二つのサンプリングによ
り、それぞれ「１」又は「０」の状態となるようなデジ
タル制御信号を生成する論理ユニットを含む。

【０００８】制御信号が、該制御信号を使用する集積回
路の物理的挙動を、回路内に設けられたセンサによって
把握すればなお好ましい。

【０００９】この目的のため、集積回路は、デジタル制
御信号の１つの数値ステップにコンダクタンスの１つの
数値ステップが対応するように各基本コンダクタンスの
大きさが決められ、制御信号の「１」の状態の各ビット
と「０」の状態の各ビットにより、コンダクタンスの基
本コンダクタンスがそれぞれイネーブルまたはディスエ
イブルとされるような、それぞれ１つの数値ステップを
定義する基本コンダクタンスから成る第２コンダクタン
スを含む。

【００１０】上記の特徴を有しており、本発明による集
積回路に伝送されるデジタル制御信号を生成することが
可能である。集積回路内で、希望する実値から制御信号
を生成することにより、環境に固有に自動的に適合する
という追加的特徴が与えられる。

【００１１】この目的のため、集積回路は、その第１の
状態又は第２の状態がそれぞれ、集積回路の外部の基準
コンダクタンスの実値より小さいまたは大きい第２のコ
ンダクタンスの値に対応する、２進信号を発生する比較
器を含む。

【００１２】本発明の実施態様ならびに他の態様および
長所は、図を参照しながら行う以下の説明を読むことに
より明らかになろう。

【００１３】

【発明の実施の形態】図１は、構成要素１４内に集積さ
れ、該要素１４の外部の基準コンダクタンス８に接続さ
れた電気回路のブロック図である。コンダクタンス８
は、電位Ｖｈのノード９と電位Ｖｓｓのノード１０との
間で、可変集積コンダクタンス７に直列接続されてい
る。２つの集積コンダクタンス１１および１２はノード
９と１０の間で直列接続されている。コンダクタンス１
１および１２の値は同一である。コンダクタンス７およ
び８に共通の点１８は、比較器１の第１入力に接続され
ている。コンダクタンス１１および１２に共通の点１９
は、比較器１の第２入力に接続されている。比較器１は
たとえば、双安定回路を構成する高利得差動増幅器から
構成される。比較器１は、その第１状態が差動増幅器の
低飽和入力に対応し、第２状態が差動増幅器の高飽和入
力に対応する、２進信号２２を発生する。信号２２は、
論理ユニット２に送られ、そこでデジタル信号２０が発
生される。信号２０は、レジスタ３に格納された２ｎ個
の２進信号すなわちビットから成る。信号２０の数値は
そのまま、「１」の状態のビット数に等しい。クロック
発生器１３は、第１クロック信号１５と、同一の周波数
で第１クロック信号側に位相ずれした第２クロック信号
１６とを発生する。当初は、信号２０の第１ビットのみ
が「１」の状態であり、これはすなわちこれ以下には下
がらないという最小値に相当し、信号２０の他の２ｎ−
１個のビットは「０」の状態である。「０」の状態のビ
ットが存在する限り、信号１５が出される毎に、論理ユ
ニット２は信号２２の付加ビットを「０」から「１」の
状態にして、信号２２の第１状態に対し信号２０を１単
位だけ増分する。第１ビット以外で「１」の状態のビッ
トが存在する限り、信号１５が出される毎に、論理ユニ
ット２は信号２２の１つのビットを「１」から「０」の
状態にして、信号２２の第２状態に対し信号２０を１単
位だけ減分する。信号１６が出される毎にレジスタ３
は、２ｎビットが信号２０の２ｎビットに等しい信号１
７の状態で信号２０を記憶する。

【００１４】図２は、可変集積コンダクタンス７の実施
例を示す図である。コンダクタンス７は、２ｎ個のＭＯ
Ｓトランジスタから成る。この実施例ではｎは４である
が、任意のｎの数についてもこの説明があてはまる。各
ＭＯＳトランジスタのコンダクタンスは幅Ｗに比例し、
ドレーン・ソース間の長さｌに反比例する。全トランジ
スタのドレーンはノード９に接続され、全トランジスタ
のソースはノード１８に接続されている。各トランジス
タのゲートは、信号１７とは異なるビットによって制御
される。このようにして、信号１７の「１」の状態の最
初のｐ個のビットにより、コンダクタンス７を構成する
格子の最初の７個のトランジスタが導通し、信号１７の
０の状態の他の２ｎ−ｐ個のビットにより、他の２ｎ−
ｐ個のトランジスタの導通が阻止される。このようにし
て、導通するｐ個のトランジスタによりコンダクタンス
７の値が定義される。したがって、信号１７のあるビッ
トが０から１に移行することにより、該ビットによって
導通するトランジスタの幅Ｗと長さｌとによって定義さ
れる値だけコンダクタンス７の値が増加する。格子の第
１トランジスタは、コンダクタンス８と同次元の大きさ
ではあるがはるかに小さな値のコンダクタンスを有する
ような大きさに定められる。該トランジスタは、コンダ
クタンス７がこれ以下には下がらないというコンダクタ
ンスの最小値を形成する。格子の他のトランジスタは、
それぞれのコンダクタンスがコンダクタンスの増分を構
成し、かつ格子の全トランジスタの合計コンダクタンス
がコンダクタンス８の値よりもはるかに大きくなるよう
な大きさに定められる。増分は、以前のコンダクタンス
の合計値に対する各増分の比がほぼ一定になるような増
加値とする。これにより、一定の相対精度Δｐを得るこ
とができる。

【００１５】図１では、コンダクタンス１１および１２
は等しいので、両者の共通点１９の電位は、コンダクタ
ンス７および８の値が同じである時は、これらコンダク
タンスの共通点１８の電位に等しい。コンダクタンス７
の値がコンダクタンス８の値よりも小さい時は、共通点
１８の電位により、比較器１の増幅器は低飽和になり、
信号２２の第１状態を生成する。信号１５が出され、つ
いで信号１６が出される毎に、信号１７の付加ビットが
０から１に移行する。これにより、前記のように、コン
ダクタンス７の値が増加する。コンダクタンス７の値が
コンダクタンス８の値より大きくなると、共通点１８の
電位により、比較器１の増幅器は高飽和になり、信号２
２の第２１状態を生成する。信号１５が出され、ついで
信号１６が出される毎に、信号１７の付加ビットが１か
ら０に移行する。これにより、前記のように、コンダク
タンス７の値が減少する。コンダクタンス７の値は最終
的に、コンダクタンス８の値よりすぐ下の第１量子化値
とコンダクタンス８の値よりすぐ上の第２量子化値の間
を振動する。図２の格子内では、第１の値はｐ個の導通
トランジスタに相当し、第２の値はｐ＋１個の導通トラ
ンジスタに相当する。各タイミングにおいて、コンダク
タンス７の値とコンダクタンス８の値の差は、信号１７
によって交互に導通、遮断されるｐ＋１番目のトランジ
スタのコンダクタンスより小さい。信号１７は、コンダ
クタンス８によって与えられた実値に近づくためのデジ
タル設定値を構成する。

【００１６】信号１７はコンダクタンス７に伝送される
と同時に、論理ユニット４にも伝送され、そこでデジタ
ル信号２１が発生される。信号２１は、レジスタ５に格
納されたｎ＋１個の２進信号すなわちビットから成る。
信号２１の数値はそのまま、「１」の状態のビット数に
等しい。信号１６が出される毎に、信号２１は、信号２
１のｎ＋１個のビットにそれぞれ等しいｎ＋１個のビッ
トからなるワードの形でレジスタ５内に記憶される。こ
のワードは、ｎ＋１ビットの信号２３の形で、単数また
は複数の可変集積コンダクタンス６に並列で伝送され
る。

【００１７】図３は、可変集積コンダクタンス６の実施
例を示す図である。コンダクタンス６は、コンダクタン
ス７の２ｎ個のトランジスタの格子と同一の２ｎ個の格
子から成る。全トランジスタのドレーンはノード２４に
接続され、全トランジスタのソースはノード２５に接続
されている。このようにして、ノード２４および２５を
装置１４の別の素子に接続することにより、この装置内
のコンダクタンス６を使用することが可能となる。信号
２３の第１ビットと最終ビットにより、それぞれ格子の
第１および最終トランジスタが制御される。信号２３の
その他のビットのそれぞれにより、コンダクタンス６を
構成する格子の２つのトランジスタのゲートが同時に制
御される。信号２３の第１ビットによって制御されるト
ランジスタは、コンダクタンス７の格子の第１トランジ
スタに対応する。ｑの値が２からｎまで変化する場合、
信号２３のｑ番目のビットによって制御される各トラン
ジスタ対は、信号１７の（２ｑ−２）番目および（２ｑ
−１）番目のビットによって制御されるコンダクタンス
７の格子のトランジスタに対応する。このようにして、
信号２３の１の状態の最初のｑ個のビットにより、コン
ダクタンス６を構成する格子の最初の（２ｑ−１）個の
トランジスタが導通し、信号２３の０の状態の他の（ｎ
＋１−ｑ）個のビットにより、他の（２ｎ−２ｑ＋１）
個のトランジスタの導通が阻止される。このようにし
て、導通する（２ｑ−１）個のトランジスタによりコン
ダクタンス６の値が決定される。信号２３の（ｎ＋１）
番目のビットによって制御されるトランジスタは、コン
ダクタンス７の格子の２ｎ番目のトランジスタに対応す
る。信号２３のあるビットが０から１に移行することに
より、このビットによって導通する１つまたは２つのト
ランジスタの幅Ｗと長さｌとによって定義される値だけ
コンダクタンス６の値が増加する。その結果、各基本コ
ンダクタンスにより、デジタル制御信号の連続する２つ
の数値ステップに対応する１つのステップが決定され
る。

【００１８】信号２１は、論理ユニット４により以下の
ようにして生成される。信号１７のｐ番目のビットがｐ
＝２ｑ−１で１に移行する時、信号２１のｑ番目のビッ
トは１に移行し、信号１７のｐ番目のビットがｐ＝２ｑ
−２で０に移行したときに初めて０に戻る。信号１７の
（２ｑ−２）番目のビットが１に移行するか（２ｑ−
１）番目のビットが０に移行しても、信号２１のｑ番目
のビットは変化しない。ただし、信号１７の（２ｑ−
２）番目のビットがｑ＝ｎ＋１で１のままである場合、
これは信号１７がｎの値で飽和していることを意味す
る。その時、信号１７の（ｎ＋１）番目のビットは１に
なる。このように集積コンダクタンスの連続する２つの
値の間のデジタル信号の値で増分することにより、ま
た、その値で二重減分することにより、集積コンダクタ
ンス６の一つの基本コンダクタンスが挿入又は遮断され
る。

【００１９】このように、信号１７が数値（２ｑ−１）
と（２ｑ−２）の間または（２ｑ−１）と２ｑの間で振
動しても、信号２１のイメージである信号２３は数値
（２ｑ−１）で一定である。信号２３の最初のｑ個のビ
ットにより、コンダクタンス６の最初の（２ｑ−１）個
のトランジスタが導通する時、信号１７により、コンダ
クタンス７の最初のｐ個のトランジスタが導通する。た
だしｐ＝２ｑ−１またはｐ＝２ｑまたは２ｑ−２であ
る。コンダクタンス６およびコンダクタンス７は同一の
装置１４内に組み込まれており、これらコンダクタンス
のトランジスタの構造は同じであるので、動作の違い
や、その特性が同一の部品の全ての素子に共通である製
造上のばらつきとは無関係に、コンダクタンス値は同じ
になる。したがって、各コンダクタンスの最後から２ｑ
番目および（２ｑ−１）番目の導通トランジスタのコン
ダクタンスの最大値に等しいコンダクタンス値は別とし
て、コンダクタンス６の値はコンダクタンス７の値に等
しい。

【００２０】ある決まった状態において、信号１７の値
が２ｑ−１と２ｑの間を振動する時、それは、コンダク
タンス７の２ｑ−１個および２ｑ個の導通トランジスタ
に対応するコンダクタンス７の２つの値に対応し、基準
コンダクタンス８の値は、コンダクタンス７のこれら２
つの値の間に含まれることは既に説明した。同様に、あ
る決まった状態において、信号１７の値が２ｑ−１と２
ｑ−２の間を振動する時、それは、コンダクタンス７の
２ｑ−１個および２ｑ−２個の導通トランジスタに対応
するコンダクタンス７の２つの値に対応し、基準コンダ
クタンス８の値は、コンダクタンス７のこれら２つの値
の間に含まれることも説明した。コンダクタンス７が、
相対精度Δｐでコンダクタンス８の値を両側から囲む２
つの量子化値間を振動する時、コンダクタンス６は、２
ｑ−１個の導通トランジスタに対応しコンダクタンス８
の値に対して同じ相対精度をもつこれら２つの値の一方
で安定する。誤差はコンダクタンス７の場合より大きく
ないが、コンダクタンス６は、コンダクタンス８の値を
両側から囲む２つの値の間を振動しないという長所を有
する。

【００２１】したがって、量子化信号１７は、希望する
コンダクタンスの実値を両側から囲む２つの連続値の間
を振動しながら実値に接近する。ユニット４により、信
号１７内の希望する実値に接近する誤差間隔を変えるこ
となく、コンダクタンス６の値を安定な値に調節するこ
とが可能である。

【００２２】図４は、論理ユニット２の実施例を示す図
である。論理ユニット２は、Ｄ型フリップフロップ回路
３０と、ＢＣＢ型カウンタ３１と、反転器３３およびＮ
ＡＮＤ回路３２および３５から成る組み合せ回路３４と
を含む。フリップフロップ回路３０の出力Ｑは、信号２
２の符号の正負に応じて、信号１５が出される毎に状態
が変わる。カウンタ３１は、出力Ｑが１であれば、信号
１５が出される毎に増分し、出力Ｑが０であれば減分す
る。フリップフロップ回路３０はたとえば信号１５の立
上りで状態が変化し、カウンタ３１はたとえば信号１５
の立下がりで状態が変化する。パルス１５の幅が充分で
あれば、信号２２がレベル０とレベル１との間の中間レ
ベルにある場合でも、フリップフロップ回路３０は、カ
ウンタ３１の作動時に安定状態０または１になる。した
がって、カウンタ３１の２つの連続値は必ず１の位の数
が異なる。カウンタ３１の出力ビット数は、ユニット２
の出力側の信号２０のビット数の二乗に等しい。カウン
タ３１は、同カウンタがゼロ以下に減算するのを禁止す
る、０の状態の全ビット用のストッパと、該カウンタが
最大値２ｎ以上にカウントするのを禁止する、１の状態
の全ビット用のストッパとを有する。信号２０のビット
数が２ｎ＝８である例においては、カウンタ３１は３ビ
ットカウンタである。信号２０はｐ１からｐ８までの２
ｎ個のビットで構成される。カウンタの値がｉになる
と、ｉ番目のゲート３２により信号２０のｉ番目のビッ
トが１になり、このビットは、（ｉ＋１）番目のビット
が１である限りｉ番目のゲート３５によって１の状態に
保持される。２ｎ番目のビットは後続のいかなるビット
によっても保持されない。そのため、たとえば２ｎ番目
のゲート３５の第２の入力部に、常に１の信号ｓを供給
するすることが可能である。

【００２３】図５は、論理ユニット４の実施例を示す図
である。論理ユニット４は、クロック信号１５によって
更新されるフリップフロップ・レジスタ３６を含む。レ
ジスタ３６は、２ｎ本の線ｐ１〜ｐ８を介して信号１７
を入力部で受信する。レジスタ３６からは、信号１５の
立ち上がりで２ｎ本の線ｐ１〜ｐ８と等しいビットをそ
れぞれ搬送する２ｎ本の線ｐｐ１〜ｐｐ８が出ている。
各線ｐｐ１〜ｐｐ８は、フリップフロップ・レジスタ３
７と、反転器２６、ＮＯＲ回路２７およびＮＡＮＤ回路
２８から成る組み合せ回路２９とに同時に接続されてい
る。フリップフロップ・レジスタ３７はクロック信号１
５によって更新される。レジスタ３７からは、信号１５
の立ち上がりで２ｎ本の線ｐｐ１〜ｐｐ８と等しいビッ
トをそれぞれ搬送する２ｎ本の線ｐｎ１〜ｐｎ８が出て
いる。信号１５の同一の立上りにおいて、線ｐｐ１〜ｐ
ｐ８のビットが更新されるので、線ｐｎ１〜ｐｎ８のビ
ットは、１クロック周期前の線ｐｐ１〜ｐｐ８のビット
に等しい。レジスタ３７の出力側の２ｎ本のより線は組
み合せ回路２９に接続されている。組み合せ回路２９は
ｎ＋１個の２進信号を発生する。図２ではこれらの信号
にはｑ１〜ｑ５の参照番号が付してある。信号ｑ１〜ｑ
５により以下の論理式が実証される。ここで＋は論理
和、・は論理積を表す。

【００２４】ｑ１＝ｐｎ１ これにより、コンダクタンス７の値と同一の、コンダク
タンス６の値の下限が確保される。

【００２５】 ｑ２＝（ｐｐ２＋ｐｎ２）・（ｐｐ３＋ｐｎ３） 信号のビットはその昇順に次々に１になるか、その降順
に次々に０になるので、ｐｐ３が１になるとｑ２は１に
なり、ｐｐ２が０になるとｑ２は０に復帰する。という
のはｐｐ３およびｐｎ３は０であるからである。

【００２６】 ｑ３＝（ｐｐ３＋ｐｎ３）・（ｐｐ４・ｐｎ４） ビットｐ４が２回連続して１であると、すなわち信号１
７が常時変化してビットｐ５が１になると、ビットｑ３
は１になる。ｐｐ４になると、すなわちｐ４が０になる
と、ビットｑ３は０に戻る。

【００２７】 ｑ４＝（ｐｐ５＋ｐｎ５）・（ｐｐ６・ｐｎ６） ｑ５＝（ｐｐ６・ｐｎ６）・（ｐｐ７・ｐｎ７）・（ｐ
ｐ８・ｐｎ８） ビットｐ６が２回連続して１であると、すなわち信号１
７が常時変化してビットｐ７が１になると、ビットｑ４
は１になる。ｐｐ６になると、すなわちｐ６が０になる
と、ビットｑ４は０に戻る。ビットｐ８が２回連続して
１であると、すなわち信号１７が常時変化して、仮想ビ
ットまたは実ビットｐ９が１になると、ビットｑ５は１
になる。ｐｐ８になると、すなわちｐ８が０になると、
ビットｑ５は０に戻る。

【００２８】なお、ビットｑ１〜ｑ５により、ｎ＝４の
時、ｎ＋１個のビットをもつ信号２１について前述の条
件が実証される。４を超える２の累乗の場合、ｑ４およ
びｑ５を与える前記の２つの式のそれぞれを後続の各ビ
ット対に適用するだけで十分である。たとえばｎ＝８の
時 ｑ６＝（ｐｐ９＋ｐｎ９）・（ｐｐ１０・ｐｎ１０） ｑ７＝（ｐｐ１０・ｐｎ１０）・（ｐｐ１１・ｐｎ１
１）・（ｐｐ１２・ｐｎ１２） ｑ８＝（ｐｐ１３＋ｐｎ１３）・（ｐｐ１４・ｐｎ１
４） ｑ９＝（ｐｐ１４・ｐｎ１４）・（ｐｐ１５・ｐｎ１
５）・（ｐｐ１６・ｐｎ１６） 実現すべき機能から容易に推論される別の組み合せ回路
２９も本発明の範囲に含まれる。

【図面の簡単な説明】

【図１】本発明に適した制御回路を示す図である。

【図２】可変集積コンダクタンスを示す図である。

【図３】本発明による可変集積コンダクタンスを示す図
である。

【図４】基準信号生成用の論理回路を示す図である。

【図５】制御信号生成用の論理回路を示す図である。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 実値を固定された相対精度Δｐで量子化
   すべく、デジタル制御信号（１７）の数値符号化ステッ
   プにより調節可能なコンダクタンス（６）を少なくとも
   １つ有する集積回路であって、前記コンダクタンス
   （６）は、それぞれ数値のステップを規定する基本コン
   ダクタンスを有しており、前記デジタル制御信号（１
   ７）の連続する２つのレベルの数値がコンダクタンス
   （６）のただ１つのレベルの数値に対応するように各基
   本コンダクタンスの寸法が決められており、前記デジタ
   ル制御信号（１７）の２つのレベルの数値のうちの一方
   により実値よりも小さい値または大きい値が生じた場
   合、対応する基本コンダクタンスがそれぞれイネーブル
   またはディスエイブルとされる集積回路。
2. 【請求項２】 信号（１５）によって与えられた周波数
   で前記制御信号（１７）をサンプリングし、「１」の状
   態のｑ個のビットが、コンダクタンス（６）のｑ個の基
   本コンダクタンスをイネーブルとし、信号（１７）の
   （２ｑ−２）番目のビットの「１」又は「０」の状態で
   の二つの連続サンプリングにより、ｑ番目のビットがそ
   れぞれ「１」または「０」の状態となるデジタル駆動信
   号（２１）を生成する論理ユニット（４）を含む請求項
   １に記載の集積回路。
3. 【請求項３】 「１」の状態のｑ個のビットが、コンダ
   クタンス（６）のｑ個の基本コンダクタンスをイネーブ
   ルとし、前記制御信号（１７）の（２ｑ−１）番目のビ
   ットを「１」の状態に切換え、又は（２ｑ−２）番目の
   ビットを「０」の状態に切換えることにより、ｑ番目の
   ビットがそれぞれ「１」または「０」の状態となるよう
   なデジタル駆動信号（２１）を生成する論理ユニット
   （４）を含む請求項１に記載の集積回路。
4. 【請求項４】 それぞれ１つの数値ステップを規定する
   基本コンダクタンスから成るコンダクタンス（７）を含
   んでおり、デジタル制御信号（１７）の１つの数値ステ
   ップにコンダクタンス（７）の１つの数値ステップが対
   応するように各基本コンダクタンスの大きさが決められ
   ており、前記制御に信号（１７）の「１」および「０」
   の状態の各ビットにより、コンダクタンス（７）の基本
   コンダクタンスがそれぞれイネーブル又はディスエイブ
   ルとされる請求項１に記載の集積回路。
5. 【請求項５】 第１の状態と第２の状態が、それぞれ集
   積回路の外部のコンダクタンス（８）の実値より小さい
   又は大きい、コンダクタンス（７）の値に対応する２進
   信号（２２）を発生する比較器（１）を含む請求項４に
   記載の集積回路。
6. 【請求項６】 信号（１５）によって与えられた周波数
   で前記信号（２２）をサンプリングし、デジタル信号
   （２０）を発生する論理ユニット（２）を含み、前記信
   号（２２）の第１状態又は第２状態のサンプリングによ
   り前記デジタル信号（２０）の第Ｐビットがそれぞれ
   「１」または「０」の状態となる請求項５に記載の集積
   回路。
7. 【請求項７】 論理ユニット（２）が、カウンタ（３
   １）と組み合せ回路３４とから成り、前記カウンタ（３
   １）が２進信号（２２）の第１状態又は第２状態によっ
   て、それぞれ増分または減分し、前記組み合せ回路（３
   ４）によって、前記カウンタ（３１）によって与えられ
   た値に等しい前記信号（２０）のｐ個のビットが、
   「１」の状態とされる請求項６に記載の集積回路。