JPH08273534A - 電界放出冷陰極の製造方法 - Google Patents
電界放出冷陰極の製造方法Info
- Publication number
- JPH08273534A JPH08273534A JP1136996A JP1136996A JPH08273534A JP H08273534 A JPH08273534 A JP H08273534A JP 1136996 A JP1136996 A JP 1136996A JP 1136996 A JP1136996 A JP 1136996A JP H08273534 A JPH08273534 A JP H08273534A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- layer
- emitter electrode
- emitter
- cold cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 蒸着法によってエミッタを形成する電界放出
冷陰極において、エミッタ形成時にエミッタ材料の回り
込みによる絶縁層側面の汚染を防止する。これによっ
て、ゲート・エミッタ間の絶縁抵抗や耐圧が劣化するの
を防止する。 【解決手段】 斜め蒸着によって、犠牲層５を空洞４内
の絶縁層側面全面に形成し、次にエミッタを蒸着し、そ
の後にエミッタ材料粒子を保護膜とともに除去する。ま
た、他に保護膜としてレジスト、ＣＶＤによる膜、スパ
ッタによる膜を用いる。
冷陰極において、エミッタ形成時にエミッタ材料の回り
込みによる絶縁層側面の汚染を防止する。これによっ
て、ゲート・エミッタ間の絶縁抵抗や耐圧が劣化するの
を防止する。 【解決手段】 斜め蒸着によって、犠牲層５を空洞４内
の絶縁層側面全面に形成し、次にエミッタを蒸着し、そ
の後にエミッタ材料粒子を保護膜とともに除去する。ま
た、他に保護膜としてレジスト、ＣＶＤによる膜、スパ
ッタによる膜を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は電子放出源となる冷
陰極の製造方法に関し、特に鋭利な先端から電子を放出
する電界放出冷陰極の製造方法に関する。
陰極の製造方法に関し、特に鋭利な先端から電子を放出
する電界放出冷陰極の製造方法に関する。
【０００２】
【従来の技術】微小な円錐状のエミッタと、エミッタの
すぐ近くに形成され、エミッタからの電流を引き出す機
能ならびに電流制御機能を持つゲート層で構成された微
小冷陰極をアレイ状に並べた冷陰極が提案されている
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ，Ｖｏｌ．３９，Ｎｏ．７，ｐｐ．３５０４，１９
６８）。このスピント型冷陰極は、熱陰極と比較して高
い電流密度が得られ、放出電子の速度分布が小さい等の
利点を持つ。また、単一の電界放出エミッタと比較して
電流雑音が小さく、数１０〜２００Ｖの低い電圧で動作
し、電子顕微鏡では１０-10 Ｔｏｒｒ程度の真空度で動
作するのに対し、この場合は複数エミッタにより、１０
-6〜１０-8Ｔｏｒｒの封じ切りガラス管でも動作すると
されている。
すぐ近くに形成され、エミッタからの電流を引き出す機
能ならびに電流制御機能を持つゲート層で構成された微
小冷陰極をアレイ状に並べた冷陰極が提案されている
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ，Ｖｏｌ．３９，Ｎｏ．７，ｐｐ．３５０４，１９
６８）。このスピント型冷陰極は、熱陰極と比較して高
い電流密度が得られ、放出電子の速度分布が小さい等の
利点を持つ。また、単一の電界放出エミッタと比較して
電流雑音が小さく、数１０〜２００Ｖの低い電圧で動作
し、電子顕微鏡では１０-10 Ｔｏｒｒ程度の真空度で動
作するのに対し、この場合は複数エミッタにより、１０
-6〜１０-8Ｔｏｒｒの封じ切りガラス管でも動作すると
されている。
【０００３】図５に従来技術であるスピント（Ｓｐｉｎ
ｄｔ）型冷陰極主要部の構造の断面図を示す。導電性の
基板１０１の上に高さ約１μｍの微小な円錐状のエミッ
タ１０２が真空蒸着法によって形成され、エミッタ１０
２の周囲にはゲート層１０３と絶縁層１０４が形成され
ている。基板１０１とエミッタ１０２とは電気的に接続
されており、基板１０１（およびエミッタ１０２）とゲ
ート層１０３の間には、ゲート層１０３を正に約１００
Ｖの直流電圧が印加されている。基板１０１とゲート層
１０３の間は約１μｍ、ゲート層の開口径も約１μｍと
狭く、エミッタ１０２の先端は極めて尖鋭に作られてい
るので、エミッタ１０２の先端には強い電界が加わる。
この電界が２〜５×１０7 Ｖ／ｃｍ以上になるとエミッ
タ１０２の先端から電子が放出され、エミッタ１個当た
り０．１〜数１０μＡの電流が得られる。このような構
造の微小冷陰極を複数個基板１０１の上にアレイ状に並
べることにより大きな電流を放出する平面状の陰極が構
成される。
ｄｔ）型冷陰極主要部の構造の断面図を示す。導電性の
基板１０１の上に高さ約１μｍの微小な円錐状のエミッ
タ１０２が真空蒸着法によって形成され、エミッタ１０
２の周囲にはゲート層１０３と絶縁層１０４が形成され
ている。基板１０１とエミッタ１０２とは電気的に接続
されており、基板１０１（およびエミッタ１０２）とゲ
ート層１０３の間には、ゲート層１０３を正に約１００
Ｖの直流電圧が印加されている。基板１０１とゲート層
１０３の間は約１μｍ、ゲート層の開口径も約１μｍと
狭く、エミッタ１０２の先端は極めて尖鋭に作られてい
るので、エミッタ１０２の先端には強い電界が加わる。
この電界が２〜５×１０7 Ｖ／ｃｍ以上になるとエミッ
タ１０２の先端から電子が放出され、エミッタ１個当た
り０．１〜数１０μＡの電流が得られる。このような構
造の微小冷陰極を複数個基板１０１の上にアレイ状に並
べることにより大きな電流を放出する平面状の陰極が構
成される。
【０００４】図６によりスピント型冷陰極の製造方法を
説明する。カソード電極の役目も兼ねるシリコン等の導
電性基板６１上に二酸化シリコン（ＳｉＯ2 ）等の絶縁
層６２と、ゲート電極となる低抵抗のゲート層６３を成
膜する（図６（ａ））。次に、フォトリソグラフィ技術
等によってレジスト６４にパターニングした空洞６５
（図６（ｂ））を、エッチングによりゲート層６３、絶
縁層６２に転写する（図６（ｃ））。
説明する。カソード電極の役目も兼ねるシリコン等の導
電性基板６１上に二酸化シリコン（ＳｉＯ2 ）等の絶縁
層６２と、ゲート電極となる低抵抗のゲート層６３を成
膜する（図６（ａ））。次に、フォトリソグラフィ技術
等によってレジスト６４にパターニングした空洞６５
（図６（ｂ））を、エッチングによりゲート層６３、絶
縁層６２に転写する（図６（ｃ））。
【０００５】次いで、ゲート層６３の上と空洞６５の縁
に後のリフトオフのための犠牲層６６を形成するため、
基板６１を回転させながら斜め方向から酸化アルミニウ
ムなどを蒸着する（図６（ｄ））。その後、エミッタを
形成するため、モリブデンなどのエミッタ材料６７を基
板に対して垂直に蒸着する（図６（ｅ））。この時、蒸
着が進むにつれて空洞開口部が次第に狭まる結果、空洞
底面に円錐状のエミッタ６８が形成される。最後に犠牲
層６６をエッチングして、表面の不要な膜を除去し、エ
ミッタ６８を露出させる（図６（ｆ））。
に後のリフトオフのための犠牲層６６を形成するため、
基板６１を回転させながら斜め方向から酸化アルミニウ
ムなどを蒸着する（図６（ｄ））。その後、エミッタを
形成するため、モリブデンなどのエミッタ材料６７を基
板に対して垂直に蒸着する（図６（ｅ））。この時、蒸
着が進むにつれて空洞開口部が次第に狭まる結果、空洞
底面に円錐状のエミッタ６８が形成される。最後に犠牲
層６６をエッチングして、表面の不要な膜を除去し、エ
ミッタ６８を露出させる（図６（ｆ））。
【０００６】
【発明が解決しようとする課題】電界放出冷陰極では、
前述のように約１μｍの間隔をおいた電極間に１００Ｖ
程度の電圧を印加して動作させるために、ゲート層とエ
ミッタ間の絶縁性が重要な特性である。ゲート・エミッ
タ間の絶縁が悪いと動作が安定せず、寿命にも影響を与
える。
前述のように約１μｍの間隔をおいた電極間に１００Ｖ
程度の電圧を印加して動作させるために、ゲート層とエ
ミッタ間の絶縁性が重要な特性である。ゲート・エミッ
タ間の絶縁が悪いと動作が安定せず、寿命にも影響を与
える。
【０００７】従来の製造方法では真上から真空蒸着によ
って略円錐型のエミッタ電極を作製するが、すべての蒸
着粒子がエミッタ電極として堆積するわけではなく、回
り込み等によって空洞内の絶縁層側面にも少量のエミッ
タ材料が付着してしまい、それにより、ゲート層とエミ
ッタ間の絶縁特性が劣化してしまう。また、特開平６−
８９６５１にはスパッタ法で様々な材料によりエミッタ
電極を形成する技術が開示されているが、スパッタ法の
場合には真空蒸着法に比べて真空度が低く、ガス分子に
よる蒸着粒子の散乱の影響が大きいため、絶縁層側面へ
のエミッタ材料の回り込みによる付着が増え、絶縁特性
を大きく劣化させる。この影響は、特に多数のエミッタ
を並列に並べた構造の陰極で、絶縁特性の顕著な劣化を
もたらし、動作できないこともある。
って略円錐型のエミッタ電極を作製するが、すべての蒸
着粒子がエミッタ電極として堆積するわけではなく、回
り込み等によって空洞内の絶縁層側面にも少量のエミッ
タ材料が付着してしまい、それにより、ゲート層とエミ
ッタ間の絶縁特性が劣化してしまう。また、特開平６−
８９６５１にはスパッタ法で様々な材料によりエミッタ
電極を形成する技術が開示されているが、スパッタ法の
場合には真空蒸着法に比べて真空度が低く、ガス分子に
よる蒸着粒子の散乱の影響が大きいため、絶縁層側面へ
のエミッタ材料の回り込みによる付着が増え、絶縁特性
を大きく劣化させる。この影響は、特に多数のエミッタ
を並列に並べた構造の陰極で、絶縁特性の顕著な劣化を
もたらし、動作できないこともある。
【０００８】特開平６−９６６６４にはスピント型冷陰
極の製造方法が開示されており、図６（ｄ）のように犠
牲層を斜め蒸着によって形成する際に、ゲート層上、ゲ
ート層側面及び絶縁層側面の上のごく一部にだけ犠牲層
が堆積される。その後蒸着を行った場合、犠牲層によっ
て覆われた絶縁層側面には回り込んだエミッタ材料は付
着しないが、他の大部分の絶縁層側面には付着してしま
い、絶縁特性向上のためにほとんど効果が期待できな
い。
極の製造方法が開示されており、図６（ｄ）のように犠
牲層を斜め蒸着によって形成する際に、ゲート層上、ゲ
ート層側面及び絶縁層側面の上のごく一部にだけ犠牲層
が堆積される。その後蒸着を行った場合、犠牲層によっ
て覆われた絶縁層側面には回り込んだエミッタ材料は付
着しないが、他の大部分の絶縁層側面には付着してしま
い、絶縁特性向上のためにほとんど効果が期待できな
い。
【０００９】
【課題を解決するための手段】本発明では、エミッタ材
料を蒸着する前に絶縁層側面全面あるいは大部分に保護
膜を形成することによって、その後の蒸着のとき回り込
んだエミッタ材料をその保護膜上に付着させ、エミッタ
形成後にその膜を剥離して保護膜とともに付着物を除去
する。
料を蒸着する前に絶縁層側面全面あるいは大部分に保護
膜を形成することによって、その後の蒸着のとき回り込
んだエミッタ材料をその保護膜上に付着させ、エミッタ
形成後にその膜を剥離して保護膜とともに付着物を除去
する。
【００１０】すなわち、本発明は、導電性基板、あるい
は絶縁性材料上に導電性層を堆積した基板上に絶縁層と
導電性のゲート層を形成する工程と、この絶縁層と導電
性ゲート層にエミッタ電極形成用の空洞を形成する工程
と、ゲート層上部と空洞の内側に張り出すように犠牲層
を形成する工程と、エミッタ電極材料を堆積することに
より空洞内にエミッタ電極を形成したあと犠牲層を除去
して余分なエミッタ電極材料をリフトオフする工程とを
有する電界放出冷陰極の製造方法において、エミッタ電
極材料を堆積する前に、エミッタ電極を取り囲む前記絶
縁層側面に保護膜を成膜し、エミッタ電極の材料を堆積
した後に、保護膜を除去する工程を備えることを特徴と
する。
は絶縁性材料上に導電性層を堆積した基板上に絶縁層と
導電性のゲート層を形成する工程と、この絶縁層と導電
性ゲート層にエミッタ電極形成用の空洞を形成する工程
と、ゲート層上部と空洞の内側に張り出すように犠牲層
を形成する工程と、エミッタ電極材料を堆積することに
より空洞内にエミッタ電極を形成したあと犠牲層を除去
して余分なエミッタ電極材料をリフトオフする工程とを
有する電界放出冷陰極の製造方法において、エミッタ電
極材料を堆積する前に、エミッタ電極を取り囲む前記絶
縁層側面に保護膜を成膜し、エミッタ電極の材料を堆積
した後に、保護膜を除去する工程を備えることを特徴と
する。
【００１１】犠牲層を成膜するときに、基板を垂直軸の
まわりに回転させながら、回転軸からほぼｔａｎ-1（Ｄ
g ／（ｔg ＋ｔi ））となる角度から犠牲層材料を堆積
させ、空洞内の絶縁層側面に堆積した犠牲層材料を保護
膜とすることができる。また、保護膜をＣＶＤにより成
膜した後に、基板のエミッタ電極を形成すべき部分に堆
積した保護膜を除去し、絶縁層側面にのみ残してもよ
い。あるいは、真空蒸着やスパッタ法により保護膜を堆
積し、基板のエミッタ電極の形成部分に堆積した保護膜
をスパッタエッチングにより除去する際に飛散して空洞
内の絶縁層側面に堆積した膜を保護膜としてもよい。
まわりに回転させながら、回転軸からほぼｔａｎ-1（Ｄ
g ／（ｔg ＋ｔi ））となる角度から犠牲層材料を堆積
させ、空洞内の絶縁層側面に堆積した犠牲層材料を保護
膜とすることができる。また、保護膜をＣＶＤにより成
膜した後に、基板のエミッタ電極を形成すべき部分に堆
積した保護膜を除去し、絶縁層側面にのみ残してもよ
い。あるいは、真空蒸着やスパッタ法により保護膜を堆
積し、基板のエミッタ電極の形成部分に堆積した保護膜
をスパッタエッチングにより除去する際に飛散して空洞
内の絶縁層側面に堆積した膜を保護膜としてもよい。
【００１２】絶縁層側面が導電性のエミッタ材料により
汚染されることなく冷陰極を作製できるので、エミッタ
・ゲート間の絶縁抵抗が劣化せず、絶縁耐圧の劣化もな
い。よって動作時のゲート電流を低減でき、安定動作さ
せることができる。更に多数のエミッタをアレイ化した
素子の安定動作を可能にし、放出電流を増大させること
ができる。
汚染されることなく冷陰極を作製できるので、エミッタ
・ゲート間の絶縁抵抗が劣化せず、絶縁耐圧の劣化もな
い。よって動作時のゲート電流を低減でき、安定動作さ
せることができる。更に多数のエミッタをアレイ化した
素子の安定動作を可能にし、放出電流を増大させること
ができる。
【００１３】
【発明の実施の形態】つぎに本発明について図面を参照
して詳細に説明する。図１は本発明の第１の実施形態例
を示す電界放出冷陰極の構成とプロセスである。図１
（ａ）に示すように、シリコン基板１の上に絶縁層２
（厚さｔi ＝約０．８μｍ）、ゲート層３（厚さｔg ＝
約０．２μｍ）を積層し、フォトリソグラフィとエッチ
ングにより、ゲート層３と絶縁層２に微小な空洞４（直
径Ｄg ＝約１μｍ）を形成する。絶縁層２、ゲート層３
の材料は、それぞれ、例えば二酸化シリコン、タングス
テンである。
して詳細に説明する。図１は本発明の第１の実施形態例
を示す電界放出冷陰極の構成とプロセスである。図１
（ａ）に示すように、シリコン基板１の上に絶縁層２
（厚さｔi ＝約０．８μｍ）、ゲート層３（厚さｔg ＝
約０．２μｍ）を積層し、フォトリソグラフィとエッチ
ングにより、ゲート層３と絶縁層２に微小な空洞４（直
径Ｄg ＝約１μｍ）を形成する。絶縁層２、ゲート層３
の材料は、それぞれ、例えば二酸化シリコン、タングス
テンである。
【００１４】続いて、犠牲層５を成膜する。成膜は、基
板１をこれに垂直な軸で回転させながら、アルミニウム
を蒸着する。その際、犠牲層５が保護膜を兼ねるよう
に、ゲート層３上および空洞４内の絶縁層側面全面に付
く角度ｔａｎ-1（Ｄg ／（ｔg＋ｔi ））、（この場
合、回転軸から約４５度）で蒸着を行う（図１
（ｂ））。これにより、ゲート層３上から空洞４内の絶
縁層側面にいたる連続したアルミニウムの層が形成され
る。
板１をこれに垂直な軸で回転させながら、アルミニウム
を蒸着する。その際、犠牲層５が保護膜を兼ねるよう
に、ゲート層３上および空洞４内の絶縁層側面全面に付
く角度ｔａｎ-1（Ｄg ／（ｔg＋ｔi ））、（この場
合、回転軸から約４５度）で蒸着を行う（図１
（ｂ））。これにより、ゲート層３上から空洞４内の絶
縁層側面にいたる連続したアルミニウムの層が形成され
る。
【００１５】通常、空洞４の直径Ｄg ＝０．２〜２μｍ
程度であり、エミッタの高さ＝ｔi＋ｔg はＤg の０．
８〜２倍に設定される。従って、最適のｔａｎ-1（Ｄg
／（ｔg ＋ｔi ））は２５〜５０度の範囲にある。典型
的には約４５度が望ましい。
程度であり、エミッタの高さ＝ｔi＋ｔg はＤg の０．
８〜２倍に設定される。従って、最適のｔａｎ-1（Ｄg
／（ｔg ＋ｔi ））は２５〜５０度の範囲にある。典型
的には約４５度が望ましい。
【００１６】その後、基板１をこれに垂直な軸で回転し
ながら、基板１真上からモリブデンの蒸着により、エミ
ッタ７を形成する。その間、絶縁層側面上の犠牲層（保
護膜）５には真空中の残留ガスによる散乱等のために回
り込んだエミッタ材料粒子８が付着する（図１
（ｃ））。最後に燐酸によって犠牲層５を溶かして不要
なエミッタ材料６およびエミッタ材料粒子８を除去する
ことによって、汚染のない絶縁層側面が実現される（図
１（ｄ））。
ながら、基板１真上からモリブデンの蒸着により、エミ
ッタ７を形成する。その間、絶縁層側面上の犠牲層（保
護膜）５には真空中の残留ガスによる散乱等のために回
り込んだエミッタ材料粒子８が付着する（図１
（ｃ））。最後に燐酸によって犠牲層５を溶かして不要
なエミッタ材料６およびエミッタ材料粒子８を除去する
ことによって、汚染のない絶縁層側面が実現される（図
１（ｄ））。
【００１７】なお、エミッタ材料としては、モリブデン
以外に金、白金、ロジウム等、ゲート層としては、タン
グステン以外に珪化タングステン、モリブデン、多結晶
シリコン等、絶縁層としては、二酸化シリコン以外に窒
化シリコン等、犠牲層としては、アルミニウム以外に酸
化アルミニウム、窒化シリコン、ニッケル等も使用でき
る。また、基板としては絶縁性材料上に導電性層を堆積
したものを用いることができる。この場合、保護膜形成
及び除去のために特に特別な工程を加える必要はなく、
図１の犠牲層形成、犠牲層のエッチングによって目的が
達せられる。
以外に金、白金、ロジウム等、ゲート層としては、タン
グステン以外に珪化タングステン、モリブデン、多結晶
シリコン等、絶縁層としては、二酸化シリコン以外に窒
化シリコン等、犠牲層としては、アルミニウム以外に酸
化アルミニウム、窒化シリコン、ニッケル等も使用でき
る。また、基板としては絶縁性材料上に導電性層を堆積
したものを用いることができる。この場合、保護膜形成
及び除去のために特に特別な工程を加える必要はなく、
図１の犠牲層形成、犠牲層のエッチングによって目的が
達せられる。
【００１８】図２は本発明の第２の実施形態例を示す電
界放出冷陰極の構成とプロセスである。図２において、
図１と同じ番号の部分は図１の全く同じ構成要素を示
し、各構成要素の材料、寸法は図１に示す第１の実施形
態例と同じである。図２に示すように、絶縁層２、ゲー
ト層３、犠牲層９となるアルミニウムを積層し、犠牲層
９、ゲート層３、絶縁層２に微小な空洞４を形成する
（図２（ａ））。続いて、ＣＶＤにより保護膜材料１０
となるアルミニウムを、ゲート層３上および空洞４表面
に成膜する（図２（ｂ））。
界放出冷陰極の構成とプロセスである。図２において、
図１と同じ番号の部分は図１の全く同じ構成要素を示
し、各構成要素の材料、寸法は図１に示す第１の実施形
態例と同じである。図２に示すように、絶縁層２、ゲー
ト層３、犠牲層９となるアルミニウムを積層し、犠牲層
９、ゲート層３、絶縁層２に微小な空洞４を形成する
（図２（ａ））。続いて、ＣＶＤにより保護膜材料１０
となるアルミニウムを、ゲート層３上および空洞４表面
に成膜する（図２（ｂ））。
【００１９】その後空洞４の底面が現れるように、四塩
化炭素ガスを使用した反応性イオンエッチング（ＲＩ
Ｅ）によって異方性エッチングすることにより、絶縁層
２、ゲート層３および犠牲層９の側面だけに保護膜１１
が残る（図２（ｃ））。エミッタ形成からの工程は図１
（ｃ）、（ｄ）に示す第１の実施形態例と同じである。
化炭素ガスを使用した反応性イオンエッチング（ＲＩ
Ｅ）によって異方性エッチングすることにより、絶縁層
２、ゲート層３および犠牲層９の側面だけに保護膜１１
が残る（図２（ｃ））。エミッタ形成からの工程は図１
（ｃ）、（ｄ）に示す第１の実施形態例と同じである。
【００２０】なお、犠牲層、保護膜材料としてアルミニ
ウムで説明したが、その他にＣＶＤ、ＲＩＥの際の導入
ガスを換えることによって酸化アルミニウム、窒化シリ
コン、またそれらの組み合わせも使用できる。
ウムで説明したが、その他にＣＶＤ、ＲＩＥの際の導入
ガスを換えることによって酸化アルミニウム、窒化シリ
コン、またそれらの組み合わせも使用できる。
【００２１】図３は本発明の第３の実施形態例を示す電
界放出冷陰極の構成とプロセスである。空洞４形成まで
は図２（ａ）の第２の実施形態例と同じである。続いて
フッ酸により絶縁層側面をエッチングし、図のようにゲ
ート層が張り出した形状を作る（図３（ａ））。その後
空洞４に入るようにポジ型のレジスト１２を塗布し（図
３（ｂ））、プリベイク、基板真上からの露光、現像に
よって、露光時に陰となる部分だけにレジスト１２を残
し、それを保護膜１３とする（図３（ｃ））。エミッタ
形成（図３（ｄ））から犠牲層剥離までの工程は、図１
（ｃ）、（ｄ）に示す第１の実施形態例と同じである。
最後に剥離液により保護膜１３を除去することによって
汚染のない絶縁層側面が実現される（図３（ｅ））。
界放出冷陰極の構成とプロセスである。空洞４形成まで
は図２（ａ）の第２の実施形態例と同じである。続いて
フッ酸により絶縁層側面をエッチングし、図のようにゲ
ート層が張り出した形状を作る（図３（ａ））。その後
空洞４に入るようにポジ型のレジスト１２を塗布し（図
３（ｂ））、プリベイク、基板真上からの露光、現像に
よって、露光時に陰となる部分だけにレジスト１２を残
し、それを保護膜１３とする（図３（ｃ））。エミッタ
形成（図３（ｄ））から犠牲層剥離までの工程は、図１
（ｃ）、（ｄ）に示す第１の実施形態例と同じである。
最後に剥離液により保護膜１３を除去することによって
汚染のない絶縁層側面が実現される（図３（ｅ））。
【００２２】図４は本発明の第４の実施形態例を示す電
界放出冷陰極の構成とプロセスである。絶縁層側面のエ
ッチングまでは、図３（ａ）の第３の実施形態例と同じ
である。更に保護膜材料（アルミニウム）１４を基板１
と垂直方向から蒸着する（図４（ａ））。その後、アル
ゴンイオンによりスパッタエッチングする。スパッタリ
ングされた空洞４底面の保護膜材料１４は除去され、そ
れが絶縁層側面に付着し保護膜１５となる（図４
（ｃ））。エミッタ形成以降の工程は図１（ｃ）、
（ｄ）に示す第１の実施形態例と同じである。
界放出冷陰極の構成とプロセスである。絶縁層側面のエ
ッチングまでは、図３（ａ）の第３の実施形態例と同じ
である。更に保護膜材料（アルミニウム）１４を基板１
と垂直方向から蒸着する（図４（ａ））。その後、アル
ゴンイオンによりスパッタエッチングする。スパッタリ
ングされた空洞４底面の保護膜材料１４は除去され、そ
れが絶縁層側面に付着し保護膜１５となる（図４
（ｃ））。エミッタ形成以降の工程は図１（ｃ）、
（ｄ）に示す第１の実施形態例と同じである。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
絶縁層側面にエミッタ材料の付着を防止でき、絶縁特性
を劣化させずに冷陰極を作製できる。この結果、特にエ
ミッタをアレイ化した場合の放電やリーク電流を低減で
きるので、エミッション電流を増加でき、歩留まりも向
上する。
絶縁層側面にエミッタ材料の付着を防止でき、絶縁特性
を劣化させずに冷陰極を作製できる。この結果、特にエ
ミッタをアレイ化した場合の放電やリーク電流を低減で
きるので、エミッション電流を増加でき、歩留まりも向
上する。
【００２４】さらに、スパッタ法等によりエミッタ電極
を形成する際にも回り込みによる絶縁特性の劣化を防ぐ
ことができるために、蒸着法では成膜が困難な高融点化
合物などにまでエミッタ材料の選択の範囲を広げること
が容易になる。
を形成する際にも回り込みによる絶縁特性の劣化を防ぐ
ことができるために、蒸着法では成膜が困難な高融点化
合物などにまでエミッタ材料の選択の範囲を広げること
が容易になる。
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態例
の電界放出冷陰極の製造工程を説明する図である。
の電界放出冷陰極の製造工程を説明する図である。
【図２】（ａ）〜（ｃ）は、本発明の第２の実施形態例
の電界放出冷陰極の製造工程を説明する図である。
の電界放出冷陰極の製造工程を説明する図である。
【図３】（ａ）〜（ｅ）は、本発明の第３の実施形態例
の電界放出冷陰極の製造工程を説明する図である。
の電界放出冷陰極の製造工程を説明する図である。
【図４】（ａ）〜（ｃ）は、本発明の第４の実施形態例
の電界放出冷陰極の製造工程を説明する図である。
の電界放出冷陰極の製造工程を説明する図である。
【図５】スピント型冷陰極主要部の断面図である。
【図６】（ａ）〜（ｆ）は、特開平６−９６６６４に開
示されたスピント型冷陰極の製造工程を説明する図であ
る。
示されたスピント型冷陰極の製造工程を説明する図であ
る。
１，６１，１０１ 基板 ２，６２，１０４ 絶縁層 ３，６３，１０３ ゲート層 ４，６５ 空洞 ５ 犠牲層（保護膜） ６，６７ エミッタ材料 ７，６８ エミッタ ８ エミッタ材料粒子 ９，６６ 犠牲層 １０，１４ 保護膜材料 １１，１３，１５ 保護膜 １２，６４ レジスト
Claims (7)
- 【請求項１】 導電性基板、あるいは絶縁性材料上に導
電性層を堆積した基板上に絶縁層と導電性のゲート層を
形成する工程と、前記絶縁層と導電性ゲート層にエミッ
タ電極形成用の空洞を形成する工程と、前記ゲート層上
部とエミッタ電極形成用空洞の内側に張り出すように犠
牲層を形成する工程と、エミッタ電極材料を堆積する事
により空洞内にエミッタ電極を形成したあと前記犠牲層
を除去することにより余分なエミッタ電極材料をリフト
オフする工程とを有する電界放出冷陰極の製造方法にお
いて、前記エミッタ電極材料を堆積する前に、前記エミ
ッタ電極を取り囲む前記絶縁層側面に保護膜を成膜し、
前記エミッタ電極の材料を堆積した後に、前記保護膜を
除去する工程を備えることを特徴とする電界放出冷陰極
の製造方法。 - 【請求項２】 前記犠牲層を真空蒸着法で成膜するとき
に、基板を基板に垂直な軸のまわりに回転させながら、
空洞開口径をＤg 、ゲート層、絶縁層の膜厚をそれぞれ
ｔg 、ｔi としたとき、回転軸からほぼｔａｎ-1（Ｄg
／（ｔg ＋ｔi ））となる角度から犠牲層材料を堆積さ
せ、前記空洞内の絶縁層側面に堆積した犠牲材料を保護
膜として利用することを特徴とする請求項１記載の電界
放出冷陰極の製造方法。 - 【請求項３】 前記犠牲層材料をゲート層表面から、エ
ミッタ電極形成用空洞内側の絶縁層側面まで連続して堆
積させたことを特徴とする請求項２記載の電界放出冷陰
極の製造方法。 - 【請求項４】 前記保護膜をＣＶＤにより成膜した後
に、基板のエミッタ電極を形成すべき部分に堆積した保
護膜をスパッタエッチングあるいは、異方性のドライエ
ッチングにより除去することを特徴とする請求項１記載
の電界放出冷陰極の製造方法。 - 【請求項５】 前記保護膜としてポジ型フォトレジスト
を全面に被着し、前記ゲート層の開口部を利用して露光
し、基板のエミッタ電極を形成すべき部分に堆積した保
護膜を現像により除去することを特徴とする請求項１記
載の電界放出冷陰極の製造方法。 - 【請求項６】 前記保護膜を真空蒸着あるいはスパッタ
法により保護膜材料を堆積し、基板のエミッタ電極を形
成すべき部分に堆積した保護膜をスパッタエッチングに
より除去する際に飛散し前記空洞内の絶縁層側面に堆積
した膜を保護膜とすることを特徴とする請求項１記載の
電界放出冷陰極の製造方法。 - 【請求項７】 前記角度が２５〜５０度の範囲にあるこ
とを特徴とする請求項１記載の電界放出冷陰極の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136996A JP2956565B2 (ja) | 1995-01-30 | 1996-01-26 | 電界放出冷陰極の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-13127 | 1995-01-30 | ||
| JP1312795 | 1995-01-30 | ||
| JP1136996A JP2956565B2 (ja) | 1995-01-30 | 1996-01-26 | 電界放出冷陰極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08273534A true JPH08273534A (ja) | 1996-10-18 |
| JP2956565B2 JP2956565B2 (ja) | 1999-10-04 |
Family
ID=26346785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1136996A Expired - Fee Related JP2956565B2 (ja) | 1995-01-30 | 1996-01-26 | 電界放出冷陰極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956565B2 (ja) |
-
1996
- 1996-01-26 JP JP1136996A patent/JP2956565B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2956565B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897674B2 (ja) | 電界放出型冷陰極とこれを用いた電子銃 | |
| KR100235212B1 (ko) | 전계방출 캐소드 및 그 제조방법 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| US5787337A (en) | Method of fabricating a field-emission cold cathode | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JP3303908B2 (ja) | 微小冷陰極およびその製造方法 | |
| JP3526462B2 (ja) | 電界放出型陰極装置 | |
| JPH08273534A (ja) | 電界放出冷陰極の製造方法 | |
| JP2852356B2 (ja) | フィールドエミッタの表面改質方法 | |
| JP3033178B2 (ja) | 電界放出型エミッタ | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JPH0711937B2 (ja) | 微小真空三極管とその製造方法 | |
| JP3044603B2 (ja) | 電界放出素子の製造方法 | |
| JP3084768B2 (ja) | 電界放出型陰極装置 | |
| JP2646999B2 (ja) | 電界放出型冷陰極 | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| JP3436975B2 (ja) | 電界放出陰極及びその製造方法 | |
| US6664721B1 (en) | Gated electron field emitter having an interlayer | |
| JP3437007B2 (ja) | 電界放出陰極及びその製造方法 | |
| JPH11149858A (ja) | 電界放出型冷陰極およびその製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JP2001143602A (ja) | 電界放出型冷陰極及びその製造方法 | |
| JP3094464B2 (ja) | 電界放出型マイクロカソードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
| LAPS | Cancellation because of no payment of annual fees |