JPH08251022A - シンセサイザ - Google Patents
シンセサイザInfo
- Publication number
- JPH08251022A JPH08251022A JP7051506A JP5150695A JPH08251022A JP H08251022 A JPH08251022 A JP H08251022A JP 7051506 A JP7051506 A JP 7051506A JP 5150695 A JP5150695 A JP 5150695A JP H08251022 A JPH08251022 A JP H08251022A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vco
- loop filter
- charge pump
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 シンセサイザにおいて、周波数を高速で切り
替え、かつ目標周波数に到達した場合のＣ／Ｎ、Ｓ／Ｎ
を改善する。 【構成】 ＶＣＯ１０１と、ループフィルタ１０２と、
ＰＬＬ１０３と、プログラマブルデバイダ１０６とをル
ープ上に接続した構成をなしている。ＰＬＬ１０３は、
チャージポンプ１０３ａと、位相比較器１０３ｂとを含
んでいる。チャージポンプ１０３ａは可変電源１１２か
らの電圧信号によりその特性が切り替わる。周波数を切
り替える時に、チャージポンプ１０３ａの特性を変化す
ることにより、目標周波数に収束する特性を変化するこ
とができる。周波数切替中は切替時間が短くなるように
変化させ、収束中、収束後は必要とされるＳ／Ｎ、Ｃ／
Ｎが得られるように変化させる。変化の方法は収束しか
けた周波数を乱さないようにできるだけスムーズに行
う。これによって、周波数切替時と収束時のＰＬＬの系
の特性を変化することによって高速周波数切替を実現し
つつ、Ｓ／Ｎ、Ｃ／Ｎの向上を図ることが可能である。
替え、かつ目標周波数に到達した場合のＣ／Ｎ、Ｓ／Ｎ
を改善する。 【構成】 ＶＣＯ１０１と、ループフィルタ１０２と、
ＰＬＬ１０３と、プログラマブルデバイダ１０６とをル
ープ上に接続した構成をなしている。ＰＬＬ１０３は、
チャージポンプ１０３ａと、位相比較器１０３ｂとを含
んでいる。チャージポンプ１０３ａは可変電源１１２か
らの電圧信号によりその特性が切り替わる。周波数を切
り替える時に、チャージポンプ１０３ａの特性を変化す
ることにより、目標周波数に収束する特性を変化するこ
とができる。周波数切替中は切替時間が短くなるように
変化させ、収束中、収束後は必要とされるＳ／Ｎ、Ｃ／
Ｎが得られるように変化させる。変化の方法は収束しか
けた周波数を乱さないようにできるだけスムーズに行
う。これによって、周波数切替時と収束時のＰＬＬの系
の特性を変化することによって高速周波数切替を実現し
つつ、Ｓ／Ｎ、Ｃ／Ｎの向上を図ることが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるフェイズロッ
クシンセサイザーに関する。特に、高速にその発振周波
数を切り替えることが可能なフェイズロックシンセサイ
ザーに関する。
クシンセサイザーに関する。特に、高速にその発振周波
数を切り替えることが可能なフェイズロックシンセサイ
ザーに関する。
【０００２】
【従来の技術】図２４には、従来広く用いられているシ
ンセサイザの構成ブロック図が示されている。図２４に
示されているように、電圧制御発振器１は、供給される
電圧に応じた周波数の信号を出力する。ループフィルタ
２ａ、２ｂは、ＳＷ１４の出力信号をフィルタリング
し、ＳＷ１５へ供給する。カプラ４は、ＶＣＯ１の出力
信号をシンセサイザ出力５と、プログラマブルデバイダ
６に対する出力とに分割して出力する。
ンセサイザの構成ブロック図が示されている。図２４に
示されているように、電圧制御発振器１は、供給される
電圧に応じた周波数の信号を出力する。ループフィルタ
２ａ、２ｂは、ＳＷ１４の出力信号をフィルタリング
し、ＳＷ１５へ供給する。カプラ４は、ＶＣＯ１の出力
信号をシンセサイザ出力５と、プログラマブルデバイダ
６に対する出力とに分割して出力する。
【０００３】また、図２４に示されているように、ＰＬ
Ｌ３は、チャージポンプ３ａと、位相比較器３ｂとから
構成されている。位相比較器３ｂはプログラマブルデバ
イダ６の出力信号の位相比較を行う。チャージポンプ３
ａは、位相比較器３ｂの出力信号を処理した後、位相比
較器出力信号を出力する。さらに、ＳＷ１４とＳＷ１５
とには専用線１１が接続され、制御信号が印加されてい
る。また、ＳＷ１５は、コントロール電圧８を出力す
る。このコントロール電圧８は、位相比較器出力信号を
ループフィルタ２ａもしくはループフィルタ２ｂで処理
した信号である。
Ｌ３は、チャージポンプ３ａと、位相比較器３ｂとから
構成されている。位相比較器３ｂはプログラマブルデバ
イダ６の出力信号の位相比較を行う。チャージポンプ３
ａは、位相比較器３ｂの出力信号を処理した後、位相比
較器出力信号を出力する。さらに、ＳＷ１４とＳＷ１５
とには専用線１１が接続され、制御信号が印加されてい
る。また、ＳＷ１５は、コントロール電圧８を出力す
る。このコントロール電圧８は、位相比較器出力信号を
ループフィルタ２ａもしくはループフィルタ２ｂで処理
した信号である。
【０００４】図２４において、ＶＣＯ１の出力信号は、
カプラ４においてシンセサイザ出力５と、プログラマブ
ルデバイダ６への入力信号とに分割される。プログラマ
ブルデバイダ６は予め設定されていたデータに基づきカ
プラ４の出力信号を分周する。ＰＬＬ３は予め決められ
た基準周波数とプログラマブルデバイダ６の出力信号と
を位相比較して、位相の進みもしくは遅れを検出する。
そして、この検出された進み遅れに対応したデジタル信
号７ａを出力する。このデジタル信号７ａは、チャージ
ポンプ３ａを通過して、位相比較器出力信号７ｂとな
る。位相比較器出力信号７ｂは、ＳＷ１４及びＳＷ１５
でループフィルタ２ａ、ループフィルタ２ｂを使用する
か制御線１１で選択され、コントロール電圧８となる。
ＶＣＯ１は、コントロール電圧８により周波数が制御さ
れ、シンセサイザ出力５を生成する。
カプラ４においてシンセサイザ出力５と、プログラマブ
ルデバイダ６への入力信号とに分割される。プログラマ
ブルデバイダ６は予め設定されていたデータに基づきカ
プラ４の出力信号を分周する。ＰＬＬ３は予め決められ
た基準周波数とプログラマブルデバイダ６の出力信号と
を位相比較して、位相の進みもしくは遅れを検出する。
そして、この検出された進み遅れに対応したデジタル信
号７ａを出力する。このデジタル信号７ａは、チャージ
ポンプ３ａを通過して、位相比較器出力信号７ｂとな
る。位相比較器出力信号７ｂは、ＳＷ１４及びＳＷ１５
でループフィルタ２ａ、ループフィルタ２ｂを使用する
か制御線１１で選択され、コントロール電圧８となる。
ＶＣＯ１は、コントロール電圧８により周波数が制御さ
れ、シンセサイザ出力５を生成する。
【０００５】高速周波数切替特性を実現させるために
は、ループフィルタの帯域の狭いものと、広いものとを
それぞれ準備し、周波数切替時始めは、帯域の広いルー
プフィルタを使用し、周波数切替中の後半において帯域
の狭いループフィルタに切り替えていた。
は、ループフィルタの帯域の狭いものと、広いものとを
それぞれ準備し、周波数切替時始めは、帯域の広いルー
プフィルタを使用し、周波数切替中の後半において帯域
の狭いループフィルタに切り替えていた。
【０００６】収束後のシンセサイザとして必要な特性は
狭い方のループフィルタにより得られる。しかしなが
ら、最初から狭いループフィルタを使用すると周波数切
替時間が長くなり過ぎてしまう。このため、途中で切り
替えるのであるがＳＷ１４及びＳＷ１５を切り替えるこ
とによる外乱のために収束しかけていた周波数が乱され
てしまい、収束時間が増大してしまうという問題があ
る。
狭い方のループフィルタにより得られる。しかしなが
ら、最初から狭いループフィルタを使用すると周波数切
替時間が長くなり過ぎてしまう。このため、途中で切り
替えるのであるがＳＷ１４及びＳＷ１５を切り替えるこ
とによる外乱のために収束しかけていた周波数が乱され
てしまい、収束時間が増大してしまうという問題があ
る。
【０００７】このようなシンセサイザのチャネル切替時
間は、主にループフィルタ２ａ、２ｂや、チャージポン
プ３ａによって決定される。
間は、主にループフィルタ２ａ、２ｂや、チャージポン
プ３ａによって決定される。
【０００８】尚、発生する周波数によって分周比を補正
する構成が特開昭６４−７８５２４号公報や、特開平１
−１４３４２０号公報に記載されている。また、ループ
フィルタの特性の抵抗をスイッチで切り換えて、変化さ
せる構成が特開平５−１８３４３５号公報に記載されて
いる。
する構成が特開昭６４−７８５２４号公報や、特開平１
−１４３４２０号公報に記載されている。また、ループ
フィルタの特性の抵抗をスイッチで切り換えて、変化さ
せる構成が特開平５−１８３４３５号公報に記載されて
いる。
【０００９】その他、シンセサイザに関する従来技術と
しては、特開平６−４５９２９号公報や、特開昭５７−
６３９３６号公報や、実開昭６２−１４７９３２号公
報、特開平２−２４６５２０号公報、実開平３−１０１
０４６号公報、特開平２−６５４１１号公報、特開昭５
８−１０９３５号公報、特開平５−２１８８６１号公
報、特開平１−１２９６１５号公報、特開昭６２−１２
１８４３号公報、特開平５−９０８４０号公報等に記載
されている。
しては、特開平６−４５９２９号公報や、特開昭５７−
６３９３６号公報や、実開昭６２−１４７９３２号公
報、特開平２−２４６５２０号公報、実開平３−１０１
０４６号公報、特開平２−６５４１１号公報、特開昭５
８−１０９３５号公報、特開平５−２１８８６１号公
報、特開平１−１２９６１５号公報、特開昭６２−１２
１８４３号公報、特開平５−９０８４０号公報等に記載
されている。
【００１０】
【発明が解決しようとする課題】シンセサイザのチャネ
ル切替時間は、主にループフィルタ２ａ、２ｂチャージ
ポンプ３ａ、ＶＣＯ１の電圧コントロール感度によって
決定される。周波数の切替時間を速くすると、シンセサ
イザ出力５のキャリア対ノイズ特性（以下Ｃ／Ｎ比）の
悪化や位相残留雑音を増加させるため、信号対雑音比
（以下Ｓ／Ｎ比と言う）の悪化を招く。逆に、Ｃ／Ｎ
比、Ｓ／Ｎ比を向上させると、周波数切替時間が増加し
てしまう。つまり、周波数切替特性と、スプリアス特
性、Ｓ／Ｎ比は相反する特性であると言えよう。
ル切替時間は、主にループフィルタ２ａ、２ｂチャージ
ポンプ３ａ、ＶＣＯ１の電圧コントロール感度によって
決定される。周波数の切替時間を速くすると、シンセサ
イザ出力５のキャリア対ノイズ特性（以下Ｃ／Ｎ比）の
悪化や位相残留雑音を増加させるため、信号対雑音比
（以下Ｓ／Ｎ比と言う）の悪化を招く。逆に、Ｃ／Ｎ
比、Ｓ／Ｎ比を向上させると、周波数切替時間が増加し
てしまう。つまり、周波数切替特性と、スプリアス特
性、Ｓ／Ｎ比は相反する特性であると言えよう。
【００１１】このため、帯域の広いループフィルタと、
狭いループフィルタとを準備し、周波数切替中に切り替
えていたわけであるが、この手法はフィルタを切り替え
る時のノイズ、位相の不連続のため収束しかけていた周
波数が乱されてしまい、収束時間がかえって増加してし
まうという問題点がある。
狭いループフィルタとを準備し、周波数切替中に切り替
えていたわけであるが、この手法はフィルタを切り替え
る時のノイズ、位相の不連続のため収束しかけていた周
波数が乱されてしまい、収束時間がかえって増加してし
まうという問題点がある。
【００１２】本発明は、係る問題点を解決するためにな
されたものであり、その目的は高速で周波数を切り替
え、かつ高いＣ／Ｎ比、Ｓ／Ｎ比を獲得することが可能
なシンセサイザを提供することである。
されたものであり、その目的は高速で周波数を切り替
え、かつ高いＣ／Ｎ比、Ｓ／Ｎ比を獲得することが可能
なシンセサイザを提供することである。
【００１３】
【課題を解決するための手段】第１の本発明は、上記課
題を解決するために、供給される電圧信号に基づいて定
められる周波数の信号を発信するＶＣＯと、前記ＶＣＯ
の出力信号を分周するプログラマブルデバイダと、前記
プログラマブルデバイダの出力信号を位相比較する位相
比較器と、前記位相比較器の出力信号をアナログ信号に
変換し、前記ＶＣＯに前記電圧信号として供給するチャ
ージポンプと、を含み、前記チャージポンプは、その特
性が可変であることと特徴とするシンセサイザである。
題を解決するために、供給される電圧信号に基づいて定
められる周波数の信号を発信するＶＣＯと、前記ＶＣＯ
の出力信号を分周するプログラマブルデバイダと、前記
プログラマブルデバイダの出力信号を位相比較する位相
比較器と、前記位相比較器の出力信号をアナログ信号に
変換し、前記ＶＣＯに前記電圧信号として供給するチャ
ージポンプと、を含み、前記チャージポンプは、その特
性が可変であることと特徴とするシンセサイザである。
【００１４】第２の本発明は、上記課題を解決するため
に、第１の本発明のシンセサイザにおいて、さらに、前
記チャージポンプに供給する電圧を可変する可変電圧供
給手段を備えたことを特徴とするシンセサイザである。
に、第１の本発明のシンセサイザにおいて、さらに、前
記チャージポンプに供給する電圧を可変する可変電圧供
給手段を備えたことを特徴とするシンセサイザである。
【００１５】第３の本発明は、上記課題を解決するため
に、第１の本発明のシンセサイザにおいて、前記チャー
ジポンプは電流源タイプであり、さらに、前記チャージ
ポンプに供給する電流を可変する可変電流供給手段を備
えたことを特徴とするシンセサイザである。
に、第１の本発明のシンセサイザにおいて、前記チャー
ジポンプは電流源タイプであり、さらに、前記チャージ
ポンプに供給する電流を可変する可変電流供給手段を備
えたことを特徴とするシンセサイザである。
【００１６】第４の本発明は、上記課題を解決するため
に、供給される電圧信号に基づいて定められる周波数の
信号を発信するＶＣＯと、前記ＶＣＯの出力信号を分周
するプログラマブルデバイダと、前記プログラマブルデ
バイダの出力信号を位相比較する位相比較器と、前記位
相比較器の出力信号をアナログ信号に変換するチャージ
ポンプと、前記チャージポンプの出力信号をフィルタリ
ングし、フィルタリング後の信号を前記ＶＣＯに前記電
圧信号として供給するループフィルタと、を含み、前記
ループフィルタは、その特性が可変であることと特徴と
するシンセサイザである。
に、供給される電圧信号に基づいて定められる周波数の
信号を発信するＶＣＯと、前記ＶＣＯの出力信号を分周
するプログラマブルデバイダと、前記プログラマブルデ
バイダの出力信号を位相比較する位相比較器と、前記位
相比較器の出力信号をアナログ信号に変換するチャージ
ポンプと、前記チャージポンプの出力信号をフィルタリ
ングし、フィルタリング後の信号を前記ＶＣＯに前記電
圧信号として供給するループフィルタと、を含み、前記
ループフィルタは、その特性が可変であることと特徴と
するシンセサイザである。
【００１７】第５の本発明は、上記課題を解決するため
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、キャパシタンスを可変することができるラ
グリードフィルタであることを特徴とするシンセサイザ
である。
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、キャパシタンスを可変することができるラ
グリードフィルタであることを特徴とするシンセサイザ
である。
【００１８】第６の本発明は、上記課題を解決するため
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、抵抗、キャパシタンスの値を変更すること
ができるＲＣフィルタであることを特徴とするシンセサ
イザである。
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、抵抗、キャパシタンスの値を変更すること
ができるＲＣフィルタであることを特徴とするシンセサ
イザである。
【００１９】第７の本発明は、上記課題を解決するため
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、アクティブフィルタであることを特徴とす
るシンセサイザである。
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、アクティブフィルタであることを特徴とす
るシンセサイザである。
【００２０】第８の本発明は、上記課題を解決するため
に、供給される電圧信号に基づいて定められる周波数の
信号を発信するＶＣＯと、前記ＶＣＯの出力信号を分周
するプログラマブルデバイダと、前記プログラマブルデ
バイダの出力信号を位相比較する位相比較器と、前記位
相比較器の出力信号をアナログ信号に変換するチャージ
ポンプと、前記チャージポンプの出力信号をフィルタリ
ングし、フィルタリング後の信号を前記ＶＣＯに前記電
圧信号として供給するループフィルタと、を含み、前記
ＶＣＯは、その入力感度が可変であることと特徴とする
シンセサイザである。
に、供給される電圧信号に基づいて定められる周波数の
信号を発信するＶＣＯと、前記ＶＣＯの出力信号を分周
するプログラマブルデバイダと、前記プログラマブルデ
バイダの出力信号を位相比較する位相比較器と、前記位
相比較器の出力信号をアナログ信号に変換するチャージ
ポンプと、前記チャージポンプの出力信号をフィルタリ
ングし、フィルタリング後の信号を前記ＶＣＯに前記電
圧信号として供給するループフィルタと、を含み、前記
ＶＣＯは、その入力感度が可変であることと特徴とする
シンセサイザである。
【００２１】第９の本発明は、上記課題を解決するため
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、３個以上のフィルタを含み、外部からの制
御信号により、この３個のフィルタを切り替えることを
特徴とするシンセサイザである。
に、第４の本発明のシンセサイザにおいて、前記ループ
フィルタは、３個以上のフィルタを含み、外部からの制
御信号により、この３個のフィルタを切り替えることを
特徴とするシンセサイザである。
【００２２】第１０の本発明は、上記課題を解決するた
めに、第２の本発明のシンセサイザにおいて、前記電圧
供給手段が供給する電圧信号は、３値以上の値を取るこ
とを特徴とするシンセサイザである。
めに、第２の本発明のシンセサイザにおいて、前記電圧
供給手段が供給する電圧信号は、３値以上の値を取るこ
とを特徴とするシンセサイザである。
【００２３】第１１の本発明は、上記課題を解決するた
めに、第３の本発明のシンセサイザにおいて、前記電流
供給手段が供給する電流信号は、３値以上の値を取るこ
とを特徴とするシンセサイザである。
めに、第３の本発明のシンセサイザにおいて、前記電流
供給手段が供給する電流信号は、３値以上の値を取るこ
とを特徴とするシンセサイザである。
【００２４】第１２の本発明は、上記課題を解決するた
めに、第４の本発明のシンセサイザにおいて、前記ルー
プフィルタは、発信周波数が収束する前と収束した後と
において異なる値のキャパシタンスを取ることを特徴と
するシンセサイザである。
めに、第４の本発明のシンセサイザにおいて、前記ルー
プフィルタは、発信周波数が収束する前と収束した後と
において異なる値のキャパシタンスを取ることを特徴と
するシンセサイザである。
【００２５】第１３の本発明は、上記課題を解決するた
めに、第４の本発明のシンセサイザにおいて、前記ルー
プフィルタは、そのキャパシタンスの値を３段階以上に
変化することが可能であることを特徴とするシンセサイ
ザである。
めに、第４の本発明のシンセサイザにおいて、前記ルー
プフィルタは、そのキャパシタンスの値を３段階以上に
変化することが可能であることを特徴とするシンセサイ
ザである。
【００２６】第１４の本発明は、上記課題を解決するた
めに、第４の本発明のシンセサイザにおいて、前記ルー
プフィルタは、その周波数特性を３段階以上に変化する
こと 第１５の本発明は、上記課題を解決するために、第８の
本発明のシンセサイザにおいて、前記ＶＣＯは、外部か
らの制御電圧によって、その入力感度を３段階以上に変
化させることが可能であることを特徴とするシンセサイ
ザである。
めに、第４の本発明のシンセサイザにおいて、前記ルー
プフィルタは、その周波数特性を３段階以上に変化する
こと 第１５の本発明は、上記課題を解決するために、第８の
本発明のシンセサイザにおいて、前記ＶＣＯは、外部か
らの制御電圧によって、その入力感度を３段階以上に変
化させることが可能であることを特徴とするシンセサイ
ザである。
【００２７】第１６の本発明は、上記課題を解決するた
めに、供給される電圧信号に基づいて定められる周波数
の信号を発信するＶＣＯと、前記ＶＣＯの出力信号を分
周するプログラマブルデバイダと、前記プログラマブル
デバイダの出力信号を位相比較する位相比較器と、前記
位相比較器の出力信号をアナログ信号に変換し、前記Ｖ
ＣＯに前記電圧信号として供給する特性が可変なチャー
ジポンプと、前記チャージポンプに供給する電圧を可変
する可変電圧供給手段と、を含み、さらに、前記ループ
フィルタは、３個以上のフィルタを含み、外部からの制
御信号により、この３個のフィルタを切り替えることを
特徴とするシンセサイザである。
めに、供給される電圧信号に基づいて定められる周波数
の信号を発信するＶＣＯと、前記ＶＣＯの出力信号を分
周するプログラマブルデバイダと、前記プログラマブル
デバイダの出力信号を位相比較する位相比較器と、前記
位相比較器の出力信号をアナログ信号に変換し、前記Ｖ
ＣＯに前記電圧信号として供給する特性が可変なチャー
ジポンプと、前記チャージポンプに供給する電圧を可変
する可変電圧供給手段と、を含み、さらに、前記ループ
フィルタは、３個以上のフィルタを含み、外部からの制
御信号により、この３個のフィルタを切り替えることを
特徴とするシンセサイザである。
【００２８】
【作用】第１の本発明に係るチャージポンプはその特性
が可変であるため、高速に周波数を切り換えてもＣ／Ｎ
比等を劣化させない。
が可変であるため、高速に周波数を切り換えてもＣ／Ｎ
比等を劣化させない。
【００２９】第２の本発明に係る可変電圧供給手段は供
給電圧を変化させることにより、チャージポンプの特性
を変化させる。
給電圧を変化させることにより、チャージポンプの特性
を変化させる。
【００３０】第３の本発明に係る可変電流供給手段は供
給電流を変化させることにより、チャージポンプの特性
を変化させる。
給電流を変化させることにより、チャージポンプの特性
を変化させる。
【００３１】第４の本発明に係るループフィルタはその
特性が可変であるため、高速に周波数を切り換えてもＣ
／Ｎ比等を劣化させない。
特性が可変であるため、高速に周波数を切り換えてもＣ
／Ｎ比等を劣化させない。
【００３２】第５の本発明に係るループフィルタはその
キャパシタンスを変化させることにより、その特性を変
化させる。
キャパシタンスを変化させることにより、その特性を変
化させる。
【００３３】第６の本発明に係るループフィルタはその
抵抗、キャパシタンスを変化させることにより、その特
性を変化させる。
抵抗、キャパシタンスを変化させることにより、その特
性を変化させる。
【００３４】第７の本発明に係るループフィルタはアク
ティブフィルタであるため、その特性を変化させること
が容易である。
ティブフィルタであるため、その特性を変化させること
が容易である。
【００３５】第８の本発明に係るＶＣＯはその入力感度
が可変であるため、高速に周波数を切り換えてもＣ／Ｎ
比等を劣化させない。
が可変であるため、高速に周波数を切り換えてもＣ／Ｎ
比等を劣化させない。
【００３６】第９の本発明に係るループフィルタは３個
以上のフィルタを含んでいるため、その特性を変化させ
ることが容易である。
以上のフィルタを含んでいるため、その特性を変化させ
ることが容易である。
【００３７】第１０の本発明に係る電圧供給手段は、３
値以上の電圧信号を供給するので、その特性を変化させ
ることが容易である。
値以上の電圧信号を供給するので、その特性を変化させ
ることが容易である。
【００３８】第１１の本発明に係る電圧供給手段は、３
値以上の電流信号を供給するので、その特性を変化させ
ることが容易である。
値以上の電流信号を供給するので、その特性を変化させ
ることが容易である。
【００３９】第１２の本発明に係るループフィルタは、
収束前と収束後とでその特性が異なる。そのため、高速
に周波数を切り換えてもＣ／Ｎ比等を劣化させない。
収束前と収束後とでその特性が異なる。そのため、高速
に周波数を切り換えてもＣ／Ｎ比等を劣化させない。
【００４０】第１３の本発明に係るループフィルタは３
値以上のキャパシタンスにきり返られるので、その特性
を変化させることが容易である。
値以上のキャパシタンスにきり返られるので、その特性
を変化させることが容易である。
【００４１】第１４の本発明に係るループフィルタはそ
の周波数特性を３段階以上に変化させることができるの
で、その特性を変化させることが容易である。
の周波数特性を３段階以上に変化させることができるの
で、その特性を変化させることが容易である。
【００４２】第１５の本発明に係るＶＣＯはその入力感
度を３段階以上に変化させることができるので、その特
性を変化させることが容易である。
度を３段階以上に変化させることができるので、その特
性を変化させることが容易である。
【００４３】第１６の本発明に係る可変電圧供給手段は
供給電圧を変化させることにより、チャージポンプの特
性を変化させる。また、第１６の本発明のループフィル
タは３個以上のフィルタを含んでいるため、その特性を
変化させることが容易である。
供給電圧を変化させることにより、チャージポンプの特
性を変化させる。また、第１６の本発明のループフィル
タは３個以上のフィルタを含んでいるため、その特性を
変化させることが容易である。
【００４４】
実施例１ 以下、本発明の一実施例を図に基づいて説明する。図１
においてＶＣＯ１０１は、コントロール電圧１０８に基
づいて所定の周波数の信号を発生する。ループフィルタ
１０２は、フィルタリング動作を行う。ＰＬＬ１０３
は、フェイズロックループ動作を行う。位相比較器１０
３ｂはプログラマブルデバイダ１０６の出力の位相比較
を行い、位相比較デジタル出力１０７ａを出力する。チ
ャージポンプ１０３ａは、位相比較デジタル出力信号を
アナログ値に変換し、位相比較器出力信号１０７ｂを出
力する。カプラ１０４は、ＶＣＯ１０１の出力信号をプ
ログラマブルデバイダ１０６への入力信号と、シンセサ
イザ出力１０５とに分割する。カプラ１０４は設けられ
ないこともある。この場合にはシンセサイザ出力１０５
は、プログラマブルデバイダ１０６に直接接続される。
切替制御信号１１１によって、ＶＰ１１２の出力電圧１
１２ａを制御し、チャージポンプ１０３ａの利得を可変
するものである。
においてＶＣＯ１０１は、コントロール電圧１０８に基
づいて所定の周波数の信号を発生する。ループフィルタ
１０２は、フィルタリング動作を行う。ＰＬＬ１０３
は、フェイズロックループ動作を行う。位相比較器１０
３ｂはプログラマブルデバイダ１０６の出力の位相比較
を行い、位相比較デジタル出力１０７ａを出力する。チ
ャージポンプ１０３ａは、位相比較デジタル出力信号を
アナログ値に変換し、位相比較器出力信号１０７ｂを出
力する。カプラ１０４は、ＶＣＯ１０１の出力信号をプ
ログラマブルデバイダ１０６への入力信号と、シンセサ
イザ出力１０５とに分割する。カプラ１０４は設けられ
ないこともある。この場合にはシンセサイザ出力１０５
は、プログラマブルデバイダ１０６に直接接続される。
切替制御信号１１１によって、ＶＰ１１２の出力電圧１
１２ａを制御し、チャージポンプ１０３ａの利得を可変
するものである。
【００４５】切替周波数を設定するか、もしくはＣ／
Ｎ、Ｓ／Ｎが悪化して良い状態の時より、切替制御信号
１１１によって可変電源１１２を制御する。
Ｎ、Ｓ／Ｎが悪化して良い状態の時より、切替制御信号
１１１によって可変電源１１２を制御する。
【００４６】一実施例として、周波数切替のデータを注
入したと同時に図２（ａ）に示されるているようにＢＰ
をＶ２に立ち上げる。周波数（ＰＬＬであるから実際は
位相比較である）が目標に接近するか、所定の時間が経
過した場合には、周波数が収束した後のＶＰをＶ２から
Ｖ１に変更する。ＶＰの変更は切替制御信号１１１によ
って制御する。
入したと同時に図２（ａ）に示されるているようにＢＰ
をＶ２に立ち上げる。周波数（ＰＬＬであるから実際は
位相比較である）が目標に接近するか、所定の時間が経
過した場合には、周波数が収束した後のＶＰをＶ２から
Ｖ１に変更する。ＶＰの変更は切替制御信号１１１によ
って制御する。
【００４７】ループフィルタ１０２として、ラグリード
フィルタを使用した場合で、ＰＬＬの特性を解析した計
算式を次に示す。
フィルタを使用した場合で、ＰＬＬの特性を解析した計
算式を次に示す。
【００４８】 Ｋ＝Ａ＊Ｖ＊ｄＦ（電圧源タイプ） ……（１） ξ＝（Ｎ＋Ｋ＊Ｋ２）／｛２＊√（Ｎ＊Ｋ＊（Ｋ＋１＋Ｐ２）｝ ……（２） ωＮn ＝√Ｋ／√｛Ｎ＊（Ｐ１＋Ｐ２）｝ ……（３） ここで、Ａは所定の定数であり、Ｖはチャージポンプ電
源電圧である。また、ｄＦは、ＶＣＯコントロール電圧
感度である。ξはダンピングファクタである。Ｎはシン
セサイザ分周比であり、ωn はナチュラル周波数であ
る。また、Ｐ１及びＰ２はラグリードフィルタ時定数で
ある。
源電圧である。また、ｄＦは、ＶＣＯコントロール電圧
感度である。ξはダンピングファクタである。Ｎはシン
セサイザ分周比であり、ωn はナチュラル周波数であ
る。また、Ｐ１及びＰ２はラグリードフィルタ時定数で
ある。
【００４９】 Ｈ（ｓ）＝Ｎ＊ωn 2 ＊（１＋ｓ＊Ｋ２） ／（ｓ2 ＋２×ξ＊ωn ＊s+ωn 2 ） ……（４） ＶＰ１１２Ａの電圧を可変することによって、上記
（１）式のＫを可変することが可能となり、ξ、ωn を
可変することができる。このため、チャネル切替時間、
Ｃ／Ｎ、Ｓ／Ｎを変化することが可能となる。この時の
ＶＰを変化させた例が図２（ａ）及び（ｂ）に示されて
いる。
（１）式のＫを可変することが可能となり、ξ、ωn を
可変することができる。このため、チャネル切替時間、
Ｃ／Ｎ、Ｓ／Ｎを変化することが可能となる。この時の
ＶＰを変化させた例が図２（ａ）及び（ｂ）に示されて
いる。
【００５０】図２（ａ）は、ＶＰ１１２ａを速やかに立
ち上げた場合を表し、図２（ｂ）の図はなだらかに立ち
上げた場合の様子を表す。両者共立ち下げはなだらかに
して収束しかけた周波数が乱されないようにしている。
図２に示されているようなＶＰ１１２ａを使用した場合
には、ＶＰ１１２ａが所定の電圧Ｖ2 のとき、ωn が大
きくなりＳ／Ｎ、Ｃ／Ｎは悪化するが、周波数切替時間
はむしろ短縮される。周波数が目標値に近付きかけた
時、もしくは適切なところで緩かにＶＰ１１２ａの値を
Ｖ1 に戻すことにより、ωn の値が元に戻り、悪化して
いたＣ／Ｎ、Ｓ／Ｎも復活する。
ち上げた場合を表し、図２（ｂ）の図はなだらかに立ち
上げた場合の様子を表す。両者共立ち下げはなだらかに
して収束しかけた周波数が乱されないようにしている。
図２に示されているようなＶＰ１１２ａを使用した場合
には、ＶＰ１１２ａが所定の電圧Ｖ2 のとき、ωn が大
きくなりＳ／Ｎ、Ｃ／Ｎは悪化するが、周波数切替時間
はむしろ短縮される。周波数が目標値に近付きかけた
時、もしくは適切なところで緩かにＶＰ１１２ａの値を
Ｖ1 に戻すことにより、ωn の値が元に戻り、悪化して
いたＣ／Ｎ、Ｓ／Ｎも復活する。
【００５１】このような方法により、周波数切替時間を
速くし、設定周波数に収束した後はＣ／Ｎ、Ｓ／Ｎの劣
化を防止することが可能となる。
速くし、設定周波数に収束した後はＣ／Ｎ、Ｓ／Ｎの劣
化を防止することが可能となる。
【００５２】（１）〜（３）式は、一例としてラグリー
ドフィルタを取り挙げて解析したがラグフィルタ、アク
ティブフィルタなどの他の方式を採用した場合において
も同様の作用効果を奏することは自明である。
ドフィルタを取り挙げて解析したがラグフィルタ、アク
ティブフィルタなどの他の方式を採用した場合において
も同様の作用効果を奏することは自明である。
【００５３】実施例２ 上記実施例１においてはチャージポンプの電圧を制御し
たが、ＰＬＬ１０３のチャージポンプ１０３ａが電流源
タイプの場合には、電流の駆動能力（電流源のシンク、
ソース電流値を切り替えても、同等の効果を得ることが
できる。
たが、ＰＬＬ１０３のチャージポンプ１０３ａが電流源
タイプの場合には、電流の駆動能力（電流源のシンク、
ソース電流値を切り替えても、同等の効果を得ることが
できる。
【００５４】図３においては、可変電流源１１３を、切
替制御信号１１１によって図４（ａ）に示されているよ
うに制御する。上記実施例１と同様に、ξ、ωn を可変
することができる。この場合上記（１）式の「Ｖ」を
「Ｉ」に置き替えたとする。１１３ａ：Ｉの絶対値Ｉが
Ｉ2 の時に、上記実施例１と同様にωn が大きくなり、
周波数切替時間は短くなる。そして、目標周波数に接近
したところ、もしくは適当と思われるところでＩをＩ1
に戻すことにより、ωn を元に戻すことができる。図４
も図２と同様に収束途上の周波数を乱さないように緩か
に変化させている。
替制御信号１１１によって図４（ａ）に示されているよ
うに制御する。上記実施例１と同様に、ξ、ωn を可変
することができる。この場合上記（１）式の「Ｖ」を
「Ｉ」に置き替えたとする。１１３ａ：Ｉの絶対値Ｉが
Ｉ2 の時に、上記実施例１と同様にωn が大きくなり、
周波数切替時間は短くなる。そして、目標周波数に接近
したところ、もしくは適当と思われるところでＩをＩ1
に戻すことにより、ωn を元に戻すことができる。図４
も図２と同様に収束途上の周波数を乱さないように緩か
に変化させている。
【００５５】実施例３ 上記実施例１、２においては、ＰＬＬ１０３のチャージ
ポンプ１０３ａの電源電圧、電流源の駆動能力を切り替
えたが、ループフィルタ１０２の特性を変化させても同
等の効果を得ることができる。図５においては、ループ
フィルタ１０２として、図６のラグリードフィルタを使
用する。この時上記（１）〜（３）式のＴ1 及びＴ2 は
次の式で与えられる。
ポンプ１０３ａの電源電圧、電流源の駆動能力を切り替
えたが、ループフィルタ１０２の特性を変化させても同
等の効果を得ることができる。図５においては、ループ
フィルタ１０２として、図６のラグリードフィルタを使
用する。この時上記（１）〜（３）式のＴ1 及びＴ2 は
次の式で与えられる。
【００５６】 Ｔ1 ＝Ｒ1 ＊Ｃ ……（５） Ｔ2 ＝Ｒ2 ＊Ｃ ……（６） 切替制御信号１１１によって上記Ｔ1 、Ｔ2 の値を制御
する。Ｔ1 及びＴ2 の値を小さくすると、ωn の値が大
きくなり、周波数切替時間が短縮される方向に向う。
する。Ｔ1 及びＴ2 の値を小さくすると、ωn の値が大
きくなり、周波数切替時間が短縮される方向に向う。
【００５７】このためには、図６のＲ1 、Ｒ2 、Ｃのい
ずれかは切替制御信号１１１によって値が変更できる必
要がある。例として、図７にＣを可変する場合のラグリ
ードフィルタの構成ブロック図が示されている。また、
図８（ａ）、図８（ｂ）、図８（ｃ）には、この時のＣ
の値の変化の一実施例が３で示されている。ここで、図
８（ａ）は急峻にＣの値を減らした場合を表し、図８
（ｂ）は緩やかに減らした場合の例を表す。また、図８
（ｃ）は連続的に変化させた場合を表す。切替中、もし
くは影響のないような時刻において、Ｔ1 、Ｔ2 を変更
して切替時間の短縮が可能となる。
ずれかは切替制御信号１１１によって値が変更できる必
要がある。例として、図７にＣを可変する場合のラグリ
ードフィルタの構成ブロック図が示されている。また、
図８（ａ）、図８（ｂ）、図８（ｃ）には、この時のＣ
の値の変化の一実施例が３で示されている。ここで、図
８（ａ）は急峻にＣの値を減らした場合を表し、図８
（ｂ）は緩やかに減らした場合の例を表す。また、図８
（ｃ）は連続的に変化させた場合を表す。切替中、もし
くは影響のないような時刻において、Ｔ1 、Ｔ2 を変更
して切替時間の短縮が可能となる。
【００５８】ループフィルタ１０２として、ラグリード
フィルタを使用した場合について説明したが、当然のこ
とながら図９（ａ）に示されているラグフィルタ、図９
（ｂ）に示されているアクティブフィルタを使用した場
合においても同様の作用効果を奏することは自明なこと
である。
フィルタを使用した場合について説明したが、当然のこ
とながら図９（ａ）に示されているラグフィルタ、図９
（ｂ）に示されているアクティブフィルタを使用した場
合においても同様の作用効果を奏することは自明なこと
である。
【００５９】実施例４ 上記実施例３においては、ループフィルタ１０２として
ラグリードフィルタのみを使用した場合を説明した。実
際の使用においては、スプリアスなどを低減させるため
に、次段にフィルタを設けることも多い。このフィルタ
によって周波数切替時間が増大するため高速で切り替え
る必要がある場合には、従来は使用するフィルタを選択
して切り替えていた。しかしながら、切替時にせっかく
収束しかけていた周波数が再び乱されてしまい、切替時
間の増大を招いていた。
ラグリードフィルタのみを使用した場合を説明した。実
際の使用においては、スプリアスなどを低減させるため
に、次段にフィルタを設けることも多い。このフィルタ
によって周波数切替時間が増大するため高速で切り替え
る必要がある場合には、従来は使用するフィルタを選択
して切り替えていた。しかしながら、切替時にせっかく
収束しかけていた周波数が再び乱されてしまい、切替時
間の増大を招いていた。
【００６０】そこで、本実施例４においては、図１０に
示されているように、フィルタを選択切替せずに、フィ
ルタ１０２ｂの特性を制御して周波数切替時間を短縮し
ている。 一実施例として、フィルタ１０２ｂにＲＣの
ローパスフィルタを使用した例が図１１に示されてい
る。ここにおいて、Ｒ３もしくはＣ３の値を変化させる
と、カットオフ周波数と位相推移量を変化させることが
できる。ＰＬＬの周波数を切り替える時、もしくは影響
が少いときにフィルタ１０２ｂのカットオフ周波数を大
きくする、そして、位相推移量を少くなるように切替制
御信号１１１で制御し、ループフィルタ１０２の影響を
低減する。適当な時に元の状態に戻すことにより、ロッ
ク時のＳ／Ｎ、Ｃ／Ｎの値は劣化させることなく、高速
で周波数切替を行うことが可能となる。図１３には、一
例としてローパスフィルタの振幅特性が示されている。
実施例としては、状態１から状態２（周波数切替中）、
そして状態１（周波数が収束しかけた時）に変化するよ
うに、フィルタ１０２ｂの特性を推移させていくことに
より実現可能となる。
示されているように、フィルタを選択切替せずに、フィ
ルタ１０２ｂの特性を制御して周波数切替時間を短縮し
ている。 一実施例として、フィルタ１０２ｂにＲＣの
ローパスフィルタを使用した例が図１１に示されてい
る。ここにおいて、Ｒ３もしくはＣ３の値を変化させる
と、カットオフ周波数と位相推移量を変化させることが
できる。ＰＬＬの周波数を切り替える時、もしくは影響
が少いときにフィルタ１０２ｂのカットオフ周波数を大
きくする、そして、位相推移量を少くなるように切替制
御信号１１１で制御し、ループフィルタ１０２の影響を
低減する。適当な時に元の状態に戻すことにより、ロッ
ク時のＳ／Ｎ、Ｃ／Ｎの値は劣化させることなく、高速
で周波数切替を行うことが可能となる。図１３には、一
例としてローパスフィルタの振幅特性が示されている。
実施例としては、状態１から状態２（周波数切替中）、
そして状態１（周波数が収束しかけた時）に変化するよ
うに、フィルタ１０２ｂの特性を推移させていくことに
より実現可能となる。
【００６１】図１４には帯域阻止フィルタを用いた場合
が示されており、状態１から状態２に移り、さらに状態
１に再び遷移するように、フィルタ１０２ｂの振幅特性
を推移させた場合である。状態２へ推移させた場合に
は、図１４に示されているようなきれいな減衰特性を実
現させる必要はなく周波数切替特性に影響を与えなけれ
ば十分である。
が示されており、状態１から状態２に移り、さらに状態
１に再び遷移するように、フィルタ１０２ｂの振幅特性
を推移させた場合である。状態２へ推移させた場合に
は、図１４に示されているようなきれいな減衰特性を実
現させる必要はなく周波数切替特性に影響を与えなけれ
ば十分である。
【００６２】実施例５ 図１５においてコントロール電圧感度１０１ａを制御し
ても同様の効果を得ることが可能である。
ても同様の効果を得ることが可能である。
【００６３】上記実施例１においては、一例として挙げ
たラグリードフィルタの場合に上記（１）式のＶＣＯコ
ントロール電圧感度ｄＦの値を変化させることに相当す
る。ＶＣＯコントロール電圧ｄＦの値を変化させるため
に、上記（２）、（３）のξ、ωn を変化させることが
可能となる。
たラグリードフィルタの場合に上記（１）式のＶＣＯコ
ントロール電圧感度ｄＦの値を変化させることに相当す
る。ＶＣＯコントロール電圧ｄＦの値を変化させるため
に、上記（２）、（３）のξ、ωn を変化させることが
可能となる。
【００６４】一実施例としては、図１６（ａ）、図１６
（ｂ）に、ＶＣＯのコントロール電圧感度の制御例が示
されている。ここで、図１６（ａ）は、急峻に感度を上
げた場合、図１６（ｂ）は緩かに上げた場合をそれぞれ
表す。両者共立下りは緩かにしてＰＬＬの特性を満さな
いようにしている。感度を上げた場合ωn が上り、周波
数切替時間は短縮される。感度を元に戻すことによりＣ
／Ｎ、Ｓ／Ｎを回復させることが可能となる。
（ｂ）に、ＶＣＯのコントロール電圧感度の制御例が示
されている。ここで、図１６（ａ）は、急峻に感度を上
げた場合、図１６（ｂ）は緩かに上げた場合をそれぞれ
表す。両者共立下りは緩かにしてＰＬＬの特性を満さな
いようにしている。感度を上げた場合ωn が上り、周波
数切替時間は短縮される。感度を元に戻すことによりＣ
／Ｎ、Ｓ／Ｎを回復させることが可能となる。
【００６５】実施例６ 上記実施例４においてはループフィルタに２組のフィル
タを使用し、１つのフィルタを構成したが、複数のフィ
ルタを使用してそれぞれを制御することも当然に可能な
ことである。実施例として、図１７においては、ループ
フィルタ１０２の中に３組のフィルタを設けた場合のル
ープフィルタと制御線のブロック構成図が示されてい
る。フィルタの段数が増えると理論解析をするのが困難
となってくるので、ここでは解析解は示さないが、フィ
ルタの帯域を広げると周波数切替時間は短縮される。周
波数切替時には切替時間が短縮できるように制御し、目
標周波数に達した場合にはＣ／Ｎ、Ｓ／Ｎを満足するよ
うに制御が行われる。
タを使用し、１つのフィルタを構成したが、複数のフィ
ルタを使用してそれぞれを制御することも当然に可能な
ことである。実施例として、図１７においては、ループ
フィルタ１０２の中に３組のフィルタを設けた場合のル
ープフィルタと制御線のブロック構成図が示されてい
る。フィルタの段数が増えると理論解析をするのが困難
となってくるので、ここでは解析解は示さないが、フィ
ルタの帯域を広げると周波数切替時間は短縮される。周
波数切替時には切替時間が短縮できるように制御し、目
標周波数に達した場合にはＣ／Ｎ、Ｓ／Ｎを満足するよ
うに制御が行われる。
【００６６】実施例７ 上記実施例１、２においては図１及び３のＶＰ１１２
ａ、Ｉ１３ａの値をＶ1からＶ2 へ、さらにＶ1 へもし
くは、Ｉ1 からＩ2 へ、さらにＩ1 のように２値で変化
させたが、図１８及び図１９に示されているように３値
で変化させることも可能である。このような変更の仕方
はシンセサイザに要求されるＳ／Ａ、Ｃ／Ｎ値が周波数
切替モードに異なる場合に有効である。また、必しも切
替前後で同じＶＰ、Ｉにしなくても性能上満足する場合
にも有効である。３値に変更可能とすることができるの
であれば、当然もっと沢山の値を取ることが可能である
ことは自明である。また変化させる形も図２１、図２２
のように角をとった形とするなど任意の形状とすること
ができる。
ａ、Ｉ１３ａの値をＶ1からＶ2 へ、さらにＶ1 へもし
くは、Ｉ1 からＩ2 へ、さらにＩ1 のように２値で変化
させたが、図１８及び図１９に示されているように３値
で変化させることも可能である。このような変更の仕方
はシンセサイザに要求されるＳ／Ａ、Ｃ／Ｎ値が周波数
切替モードに異なる場合に有効である。また、必しも切
替前後で同じＶＰ、Ｉにしなくても性能上満足する場合
にも有効である。３値に変更可能とすることができるの
であれば、当然もっと沢山の値を取ることが可能である
ことは自明である。また変化させる形も図２１、図２２
のように角をとった形とするなど任意の形状とすること
ができる。
【００６７】実施例３においては、図８として３つの例
のＣの変化例が示されているが、図２０に示されている
ように変化前後の値が異なることも可能である。また変
化する値も三通りだけでなく複数通りとすることも可能
である。
のＣの変化例が示されているが、図２０に示されている
ように変化前後の値が異なることも可能である。また変
化する値も三通りだけでなく複数通りとすることも可能
である。
【００６８】同じ要領によって、実施例４のフィルタの
周波数特性、実施例５のＶＣＯのコントロール電圧感度
の複数通りの制御が可能である。
周波数特性、実施例５のＶＣＯのコントロール電圧感度
の複数通りの制御が可能である。
【００６９】実施例８ 上記実施例１、５、６を組み合わせてＶＣＯ１０１の電
圧コントロール感度、ループフィルタ１０２、ＶＰ１１
２ａを可変することも当然可能である。このような場合
の構成例を図２３に示した。また実施例１の代りに実施
例２の電流源のチャージポンプを組み合わせることも可
能である。また、特に挙げることはしないが、上記本実
施例を任意に組み合せて実施することは当然可能であ
る。
圧コントロール感度、ループフィルタ１０２、ＶＰ１１
２ａを可変することも当然可能である。このような場合
の構成例を図２３に示した。また実施例１の代りに実施
例２の電流源のチャージポンプを組み合わせることも可
能である。また、特に挙げることはしないが、上記本実
施例を任意に組み合せて実施することは当然可能であ
る。
【００７０】
【発明の効果】以上述べたように、第１の本発明によれ
ば、高速に周波数を切り換えてもＣ／Ｎ比、Ｓ／Ｎ比等
を劣化させないシンセサイザが得られる。という効果を
奏する。
ば、高速に周波数を切り換えてもＣ／Ｎ比、Ｓ／Ｎ比等
を劣化させないシンセサイザが得られる。という効果を
奏する。
【００７１】第２の本発明によれば、供給電圧を変化さ
せることによりチャージポンプの特性を変化させたの
で、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセ
サイザが得られるという効果を奏する。
せることによりチャージポンプの特性を変化させたの
で、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセ
サイザが得られるという効果を奏する。
【００７２】第３の本発明によれば、供給電流を変化さ
せることによりチャージポンプの特性を変化させたの
で、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセ
サイザが得られるという効果を奏する。
せることによりチャージポンプの特性を変化させたの
で、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセ
サイザが得られるという効果を奏する。
【００７３】第４の本発明によれば、特性が変化するル
ープフィルタを用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比
等を劣化させないシンセサイザが得られるという効果を
奏する。
ープフィルタを用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比
等を劣化させないシンセサイザが得られるという効果を
奏する。
【００７４】第５の本発明によれば、キャパシタンスの
変化するループフィルタを用いたので、容易にＣ／Ｎ
比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られる
という効果を奏する。
変化するループフィルタを用いたので、容易にＣ／Ｎ
比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られる
という効果を奏する。
【００７５】第６の本発明によれば、抵抗、キャパシタ
ンスの変化するループフィルタを用いたので、容易にＣ
／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得ら
れるという効果を奏する。
ンスの変化するループフィルタを用いたので、容易にＣ
／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得ら
れるという効果を奏する。
【００７６】第７の本発明によれば、アクティブフィル
タを用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化さ
せないシンセサイザが得られるという効果を奏する。
タを用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化さ
せないシンセサイザが得られるという効果を奏する。
【００７７】第８の本発明によれば、入力感度が可変な
ＶＣＯを用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣
化させないシンセサイザが得られるという効果を奏す
る。
ＶＣＯを用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣
化させないシンセサイザが得られるという効果を奏す
る。
【００７８】第９の本発明によれば、３個以上のフィル
タを含むループフィルタを用いているため、容易にＣ／
Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られ
るという効果を奏する。
タを含むループフィルタを用いているため、容易にＣ／
Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られ
るという効果を奏する。
【００７９】第１０の本発明によれば、３値以上の電圧
信号を供給する電圧供給手段を用いたので、容易にＣ／
Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られ
るという効果を奏する。
信号を供給する電圧供給手段を用いたので、容易にＣ／
Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られ
るという効果を奏する。
【００８０】第１１の本発明によれば、３値以上の電流
信号を供給する電流供給手段を用いたので、容易にＣ／
Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られ
るという効果を奏する。
信号を供給する電流供給手段を用いたので、容易にＣ／
Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得られ
るという効果を奏する。
【００８１】第１２の本発明によれば、収束前と収束後
とでその特性が異なるループフィルタを用いたので、容
易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザ
が得られるという効果を奏する。
とでその特性が異なるループフィルタを用いたので、容
易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザ
が得られるという効果を奏する。
【００８２】第１３の本発明によれば、３値以上のキャ
パシタンスにきり返られるループフィルタを用いたの
で、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセ
サイザが得られるという効果を奏する。
パシタンスにきり返られるループフィルタを用いたの
で、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセ
サイザが得られるという効果を奏する。
【００８３】第１４の本発明によれば、その周波数特性
を３段階以上に変化させることができるループフィルタ
を用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させ
ないシンセサイザが得られるという効果を奏する。
を３段階以上に変化させることができるループフィルタ
を用いたので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させ
ないシンセサイザが得られるという効果を奏する。
【００８４】第１５の本発明によれば、その入力感度を
３段階以上に変化させることができる係るＶＣＯを用い
たので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシ
ンセサイザが得られるという効果を奏する。
３段階以上に変化させることができる係るＶＣＯを用い
たので、容易にＣ／Ｎ比、Ｓ／Ｎ比等を劣化させないシ
ンセサイザが得られるという効果を奏する。
【００８５】第１６の本発明によれば、供給電圧の変化
によりチャージポンプの特性を変化させ、３個以上のフ
ィルタを含むループフィルタを用いているため、容易に
Ｃ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得
られるという効果を奏する。
によりチャージポンプの特性を変化させ、３個以上のフ
ィルタを含むループフィルタを用いているため、容易に
Ｃ／Ｎ比、Ｓ／Ｎ比等を劣化させないシンセサイザが得
られるという効果を奏する。
【図１】 ＰＬＬ１０３のチャージポンプ１０３ａの電
源電圧特性を変化させる実施例を表す構成ブロック図で
ある。
源電圧特性を変化させる実施例を表す構成ブロック図で
ある。
【図２】 チャージポンプ１０３ａの電源電圧の変化の
例を表すグラフである。
例を表すグラフである。
【図３】 電流源タイプのチャージポンプ１０３ａの電
流値を切り替えてシンセサイザの特性を変化させる実施
例の構成ブロック図である。
流値を切り替えてシンセサイザの特性を変化させる実施
例の構成ブロック図である。
【図４】 図３に示されている電流源の駆動能力を変化
させる例を表すグラフである。
させる例を表すグラフである。
【図５】 ループフィルタの特性を変化させ、シンセサ
イザの特性を変化させる場合の構成ブロック図である。
イザの特性を変化させる場合の構成ブロック図である。
【図６】 ループフィルタ２０２のラグリードフィルタ
の回路図である。
の回路図である。
【図７】 図６に示されているラグリードフィルタのコ
ンデンサＣを変化させる場合の構成ブロック図である。
ンデンサＣを変化させる場合の構成ブロック図である。
【図８】 図７に示されているコンデンサＣの変化の例
を表すグラフである。
を表すグラフである。
【図９】 ラグフィルタ及びアクティブフィルタの構成
を表す回路図である。
を表す回路図である。
【図１０】 ループフィルタ１０２にスプリアスを減衰
させるフィルタを追加した場合の構成ブロック図であ
る。
させるフィルタを追加した場合の構成ブロック図であ
る。
【図１１】 ＲＣで構成したローパスフィルタの回路図
である。
である。
【図１２】 図１１に示されているＣの値を可変する場
合のブロック構成図である。
合のブロック構成図である。
【図１３】 ローパスフィルタの周波数対振幅特性を表
すグラフである。
すグラフである。
【図１４】 帯域阻止フィルタの周波数対振幅特性を表
すグラフである。
すグラフである。
【図１５】 ＶＣＯのコントロール電圧感度を切り替え
て、シンセサイザの特性を変化させる実施例を表す構成
ブロック図である。
て、シンセサイザの特性を変化させる実施例を表す構成
ブロック図である。
【図１６】 図１５に示されているＶＣＯコントロール
電圧感度を変化させた場合を説明するグラフである。
電圧感度を変化させた場合を説明するグラフである。
【図１７】ループフィルタを多段とした場合の構成ブロ
ック図である。
ック図である。
【図１８】 図１及び図３に示されている場合の電圧電
流源駆動能力を３値に切り替えた場合を説明するグラフ
である。
流源駆動能力を３値に切り替えた場合を説明するグラフ
である。
【図１９】 図１及び図３に示されている場合の電圧電
流源駆動能力を３値に切り替えた場合を説明するグラフ
である。
流源駆動能力を３値に切り替えた場合を説明するグラフ
である。
【図２０】 Ｃの値の変化を説明するグラフである。
【図２１】 図１及び図３の場合の電圧、電流源駆動能
力値を切り替える場合を説明するグラフである。
力値を切り替える場合を説明するグラフである。
【図２２】 図１及び図３の場合の電圧、電流源駆動能
力値を切り替える場合を説明するグラフである。
力値を切り替える場合を説明するグラフである。
【図２３】 本実施例を複数個適用した場合のシンセサ
イザの構成ブロック図である。
イザの構成ブロック図である。
【図２４】 従来のシンセサイザの構成ブロック図であ
る。
る。
１０１ ＶＣＯ、１０１ａ コントロール電圧感度切替
部、１０２ ループフィルタ、１０２ａ ループフィル
タ、１０２ｂ ループフィルタ、１０２ｃ ループフィ
ルタ、１０３ ＰＬＬ、１０３ａ チャージポンプ、１
０３ｂ 位相比較器、１０４ カプラ、１０５ シンセ
サイザ出力、１０６ プログラマブルデバイダ、１０７
ａ 位相比較器デジタル出力、１０７ｂ 位相比較器出
力信号、１０８ コントロール電圧、１１１ 切替制御
信号、１１２ 可変電源、１１２ａ ＶＰ、１１３ 可
変電流源、１１３ａ Ｉ、１１４ スイッチ、１１５
スイッチ。
部、１０２ ループフィルタ、１０２ａ ループフィル
タ、１０２ｂ ループフィルタ、１０２ｃ ループフィ
ルタ、１０３ ＰＬＬ、１０３ａ チャージポンプ、１
０３ｂ 位相比較器、１０４ カプラ、１０５ シンセ
サイザ出力、１０６ プログラマブルデバイダ、１０７
ａ 位相比較器デジタル出力、１０７ｂ 位相比較器出
力信号、１０８ コントロール電圧、１１１ 切替制御
信号、１１２ 可変電源、１１２ａ ＶＰ、１１３ 可
変電流源、１１３ａ Ｉ、１１４ スイッチ、１１５
スイッチ。
Claims (16)
- 【請求項１】 供給される電圧信号に基づいて定められ
る周波数の信号を発信するＶＣＯと、 前記ＶＣＯの出力信号を分周するプログラマブルデバイ
ダと、 前記プログラマブルデバイダの出力信号を位相比較する
位相比較器と、 前記位相比較器の出力信号をアナログ信号に変換し、前
記ＶＣＯに前記電圧信号として供給するチャージポンプ
と、 を含み、前記チャージポンプは、その特性が可変である
ことと特徴とするシンセサイザ。 - 【請求項２】 請求項１記載のシンセサイザにおいて、
さらに、 前記チャージポンプに供給する電圧を可変する可変電圧
供給手段を備えたことを特徴とするシンセサイザ。 - 【請求項３】 請求項１記載のシンセサイザにおいて、
前記チャージポンプは電流源タイプであり、さらに、 前記チャージポンプに供給する電流を可変する可変電流
供給手段を備えたことを特徴とするシンセサイザ。 - 【請求項４】 供給される電圧信号に基づいて定められ
る周波数の信号を発信するＶＣＯと、 前記ＶＣＯの出力信号を分周するプログラマブルデバイ
ダと、 前記プログラマブルデバイダの出力信号を位相比較する
位相比較器と、 前記位相比較器の出力信号をアナログ信号に変換するチ
ャージポンプと、 前記チャージポンプの出力信号をフィルタリングし、フ
ィルタリング後の信号を前記ＶＣＯに前記電圧信号とし
て供給するループフィルタと、 を含み、前記ループフィルタは、その特性が可変である
ことと特徴とするシンセサイザ。 - 【請求項５】 請求項４記載のシンセサイザにおいて、 前記ループフィルタは、キャパシタンスを可変すること
ができるラグリードフィルタであることを特徴とするシ
ンセサイザ。 - 【請求項６】 請求項４記載のシンセサイザにおいて、 前記ループフィルタは、抵抗、キャパシタンスの値を変
更することができるＲＣフィルタであることを特徴とす
るシンセサイザ。 - 【請求項７】 請求項４記載のシンセサイザにおいて、 前記ループフィルタは、アクティブフィルタであること
を特徴とするシンセサイザ。 - 【請求項８】 供給される電圧信号に基づいて定められ
る周波数の信号を発信するＶＣＯと、 前記ＶＣＯの出力信号を分周するプログラマブルデバイ
ダと、 前記プログラマブルデバイダの出力信号を位相比較する
位相比較器と、 前記位相比較器の出力信号をアナログ信号に変換するチ
ャージポンプと、 前記チャージポンプの出力信号をフィルタリングし、フ
ィルタリング後の信号を前記ＶＣＯに前記電圧信号とし
て供給するループフィルタと、 を含み、前記ＶＣＯは、その入力感度が可変であること
と特徴とするシンセサイザ。 - 【請求項９】 請求項４記載のシンセサイザにおいて、 前記ループフィルタは、３個以上のフィルタを含み、外
部からの制御信号により、この３個のフィルタを切り替
えることを特徴とするシンセサイザ。 - 【請求項１０】 請求項２記載のシンセサイザにおい
て、 前記電圧供給手段が供給する電圧信号は、３値以上の値
を取ることを特徴とするシンセサイザ。 - 【請求項１１】 請求項３記載のシンセサイザにおい
て、 前記電流供給手段が供給する電流信号は、３値以上の値
を取ることを特徴とするシンセサイザ。 - 【請求項１２】 請求項４記載のシンセサイザにおい
て、 前記ループフィルタは、発信周波数が収束する前と収束
した後とにおいて異なる値のキャパシタンスを取ること
を特徴とするシンセサイザ。 - 【請求項１３】 請求項４記載のシンセサイザにおい
て、 前記ループフィルタは、そのキャパシタンスの値を３段
階以上に変化することが可能であることを特徴とするシ
ンセサイザ。 - 【請求項１４】 請求項４記載のシンセサイザにおい
て、 前記ループフィルタは、その周波数特性を３段階以上に
変化することが可能であることを特徴とするシンセサイ
ザ。 - 【請求項１５】 請求項８記載のシンセサイザにおい
て、 前記ＶＣＯは、外部からの制御電圧によって、その入力
感度を３段階以上に変化させることが可能であることを
特徴とするシンセサイザ。 - 【請求項１６】 供給される電圧信号に基づいて定めら
れる周波数の信号を発信するＶＣＯと、 前記ＶＣＯの出力信号を分周するプログラマブルデバイ
ダと、 前記プログラマブルデバイダの出力信号を位相比較する
位相比較器と、 前記位相比較器の出力信号をアナログ信号に変換し、前
記ＶＣＯに前記電圧信号として供給する特性が可変なチ
ャージポンプと、 前記チャージポンプに供給する電圧を可変する可変電圧
供給手段と、 を含み、さらに、 前記ループフィルタは、３個以上のフィルタを含み、外
部からの制御信号により、この３個のフィルタを切り替
えることを特徴とするシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051506A JPH08251022A (ja) | 1995-03-10 | 1995-03-10 | シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051506A JPH08251022A (ja) | 1995-03-10 | 1995-03-10 | シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08251022A true JPH08251022A (ja) | 1996-09-27 |
Family
ID=12888890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7051506A Pending JPH08251022A (ja) | 1995-03-10 | 1995-03-10 | シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08251022A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545947B1 (ko) * | 1997-03-20 | 2006-03-23 | 노오텔 네트웍스 리미티드 | 위상고정루프 |
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
| JP2017152843A (ja) * | 2016-02-23 | 2017-08-31 | 日本電波工業株式会社 | 発振器及び発振器の製造方法 |
| JP2020077960A (ja) * | 2018-11-07 | 2020-05-21 | 株式会社デンソー | Ｐｌｌシンセサイザ回路 |
-
1995
- 1995-03-10 JP JP7051506A patent/JPH08251022A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545947B1 (ko) * | 1997-03-20 | 2006-03-23 | 노오텔 네트웍스 리미티드 | 위상고정루프 |
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
| JP2017152843A (ja) * | 2016-02-23 | 2017-08-31 | 日本電波工業株式会社 | 発振器及び発振器の製造方法 |
| JP2020077960A (ja) * | 2018-11-07 | 2020-05-21 | 株式会社デンソー | Ｐｌｌシンセサイザ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| US5057793A (en) | Frequency synthesizer PLL having digital and analog phase detectors | |
| US6525615B1 (en) | Oscillator with digitally variable phase for a phase-locked loop | |
| JP2798142B2 (ja) | 周波数シンセサイザ | |
| US7339420B2 (en) | Method of switching PLL characteristics and PLL circuit | |
| JPH01221904A (ja) | 位相同期ループ周波数シンセサイザ | |
| US7417477B2 (en) | PLL circuit | |
| JP2006222939A (ja) | Ｐｌｌ回路 | |
| JPH08251022A (ja) | シンセサイザ | |
| JP4933635B2 (ja) | Ｐｌｌ回路 | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JP2003023353A (ja) | Ｐｌｌ回路 | |
| KR101874104B1 (ko) | 소형 하이브리드 주파수 합성기 | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP3226838B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JPH088735A (ja) | Ｐｌｌ回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| JPH02154524A (ja) | シンセサイザ | |
| JPH02502960A (ja) | 周波数合成器 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| KR100738334B1 (ko) | 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기 |