JPH08228489A

JPH08228489A - 電力変換器の制御装置

Info

Publication number: JPH08228489A
Application number: JP7032632A
Authority: JP
Inventors: Toshio Arita; 年男有田; Toshio Meguro; 都志雄目黒; Hiromi Inaba; 博美稲葉; Teruyoshi Atsuzawa; 輝佳厚沢
Original assignee: Hitachi Ltd; Hitachi Building Systems Engineering and Service Co Ltd; Hitachi Building Systems Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Building Systems Engineering and Service Co Ltd; Hitachi Building Systems Engineering Co Ltd
Priority date: 1995-02-21
Filing date: 1995-02-21
Publication date: 1996-09-03

Abstract

(57)【要約】【目的】三相電力変換器をパルス間引き制御を用いて
使用する際、間引きの対象となる相のパルス指令の有無
によって他相の指令が受ける影響を少なくし、入出力特
性の向上を図ると共に、負荷となる電動機のトルクリプ
ルを低減する。【構成】ある相に対するパルス指令がスイッチング素
子の最小パルス幅以下であるとき、そのパルスの間引き
処理の後に、間引いたパルスを他の二相へ分割し分配す
る処理を行う。また、間引いたパルスを積算し、その値
が最小パルス幅となった場合、間引きを行った相に本来
のパルス幅指令よりも大きな最小パルス幅を出力すると
共に、本来のパルス幅と最小パルス幅との差を他の二相
で分割して、他の２相から減ずる処理を行う。【効果】パルス間引き制御を用いた三相電力形電力変
換器の三相全てにおいて、脈動の少ない入出力特性を得
ることができ、負荷となる電動機のトルクリプルを低減
することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力変換器の制御装置
に係り、特に、主回路の半導体素子に対する最少パルス
幅の制限を満足しつつ、出力波形を改善し歪の少ない交
流を出力することができる電力変換器の制御装置に関す
る。

【０００２】

【従来の技術】電力変換器の制御に関する従来技術とし
て、例えば、昭和６０年電気学会全国大会論文集Ｎo.50
2 等に記載された技術が知られている。この従来技術
は、三相電力変換器の回路にそれぞれ６個の半導体素子
（逆阻止機能を有するＧＴＯ、ダイオードとＧＴＯ、ト
ランジスタの直列回路等）、直流リアクトル、コンデン
サを組合わせた電流形インバータシステムに関するもの
である。

【０００３】図１０は従来技術による電流形インバータ
システムの構成を示す回路図であり、以下、図１０を参
照して従来技術について説明する。図１０において、１
は三相交流電源、２、６は過電圧抑制用コンデンサ、３
は電流形コンバータ部、４は直流リアクトル、５は電流
形インバータ部、７は負荷である。

【０００４】図１０に示す電流形インバータシステム
は、三相交流電源１からの交流電力を直流に変換する６
個のＧＴＯからなる電流形コンバータ部３と、コンバー
タ３からの直流電力を交流に変換し、電動機等の負荷７
に電力を供給する６個のＧＴＯからなる電流形インバー
タ部５と、コンバータ３とインバータ７とを接続する直
流リアクトル４とにより構成されている。この従来技術
によるシステムは、簡潔な構成で静粛に動作可能なもの
である。

【０００５】この従来技術による電流形インバータシス
テムは、その出力電圧の正弦波化が図られており、負荷
７として汎用電動機が接続された場合にも、電動機から
の騒音の発生が極めて少ないというメリットを有してい
る。しかし、このインバータシステムは、出力電流に関
しては特別な工夫をしない限り、本来的に方形波出力で
あるため、負荷７として汎用電動機が接続された場合、
電動機にトルクリプルを生じさせるという問題点を有し
ている。

【０００６】前述したような出力電流の問題点を解決
し、出力電流が正弦波状になるようにパルスパターンを
発生する方式が、例えば、特開昭６０−９８８７６号公
報等に提案されており、この方式は、出力電流を正弦波
状にすることができるという点で効果的なものである。

【０００７】しかし、この公報に記載された従来技術
は、非常に低い周波数の出力を行わなければならない場
合に、次に説明するような問題点を生じるものである。
以下、この問題点を図１１により説明する。

【０００８】図１１は前記公報に記載された従来技術の
出力電流を説明する波形を示す図である。

【０００９】図１１（ａ）に示すように、インバータ回
路の等価的な出力電流Ｉは、パルス幅変調（ＰＷＭ）さ
れたパルス状の出力電流ｉにより生成される。そして、
この出力電流Ｉが、図１１（ｂ）に示すように、零付近
の非常に小さい値の場合、インバータ回路を構成するＧ
ＴＯ等によるスイッチング素子に与えるパルス電流指令
ｉ₀ は、図１１（ｃ）に示すように、そのパルス幅が非
常に狭くなっていなければならない。特に、インバータ
回路の出力周波数が非常に低周波の場合には、連続して
狭い幅のパルス電流指令が与えられることが正弦波出力
上必要となる。

【００１０】しかし、一般に、電力変換器の主回路に用
いられるＧＴＯ、トランジスタ等のスイッチング素子
は、それらの素子の定格によってこれ以上パルス幅を狭
くして駆動してはならないという最小パルス幅の制限が
あり（例えば、「ニュードライブエレクトロニクス」第
279頁電気書院発行）、素子の破壊を避けるために、約
30μsec〜100μsec程度がパルス幅の最小限界となる。

【００１１】このため、インバータ回路の出力周波数が
非常に低い周波数となる場合で、その電流値が零付近に
おいて、前述の最小パルス幅の制限を回避してスイッチ
ング素子の駆動を行わなければならないことになる。こ
の結果、インバータ回路は、低周波出力時でその電流値
が零付近の場合、出力電流Ｉを僅かずつ増加させなけれ
ばならないのにもかかわらず、パルス電流ｉの幅が、図
１１（ｄ）にｉ₁ として示すように、前述した制限値に
リミットされて変化しないため、電気角６０゜毎に出力
電流ｉの正弦波化が部分的に達成されなくなる。これに
より、このようなインバータ回路の出力に接続される電
動機は、インバータ回路の出力周波数の６倍のトルクリ
プルを生じることになる。

【００１２】前述したような電力変換器を構成するスイ
ッチング素子に対する最小パルス幅の出力制限よる悪影
響を回避することのできる従来技術が、特開昭６３−１
１０９５９号公報等に記載されて提案されている。

【００１３】この技術は、パルス発生装置のパルス幅
が、電力変換器を構成するスイッチング素子の最小パル
ス幅よりも小さい場合、すなわち、出力電流の零クロス
付近で、そのパルス出力を行わず、出力しなかったパル
ス幅をマイコンの割り込みインターバル△ｔ毎に積算
し、この積算値が最小パルス幅以上となった場合に、最
小パルス幅を出力するというものであり、これにより、
等価的に最小パルス幅以下のパルスを出力することを可
能としたものである。

【００１４】

【発明が解決しようとする問題】前述したスイッチング
素子の最小パルス幅の出力制限よる悪影響を回避するこ
とのできる従来技術は、出力を行わなかった相のパルス
幅が、マイコンの割り込みインターバル△ｔ内におい
て、他の二相のうち後にスケジュールされた相の出力パ
ルス幅に付加されることになる。従って、この従来技術
は、零クロス付近にある相のパルスを間引くことによ
り、同一△ｔ期間内の他の一相のみが増長し、波形歪を
発生させるという問題点を有するものである。

【００１５】本発明の目的は、前記従来技術の問題点を
解決し、極低周波領域までその出力電流波形を正弦波化
することを可能とした電力変換器の制御装置を提供する
ことにある。

【００１６】

【問題点を解決するための手段】本発明によれば前記目
的は、複数の半導体素子により構成される電力変換器の
半導体素子にパルスパターンを与えるパルス発生装置
と、前記パルスパターンのパルス幅が前記半導体素子に
よって決まる最小パルス幅よりも狭いとき、このパルス
の供給を阻止するパルス間引き機能とを備えた電力変換
器の制御装置において、ある相において間引かれたパル
ス幅を他の相の出力パルス幅に分配付加ようにすること
により達成される。

【００１７】

【作用】本発明は、電力変換器を構成する半導体素子に
与えられるパルスパターンが、所定の条件に従って間引
かれる場合、間引かれたパルス幅を他の相に分配してい
るため、間引く対象である相以外の相における出力電流
波形の歪みを小さくすることができ、全ての相において
安定した出力電流を供給することが可能となる。

【００１８】

【実施例】以下、本発明による電力変換器の制御装置の
一実施例を図面により詳細に説明する。

【００１９】図１は本発明の一実施例による三相電流形
インバータシステムにおける電力変換器の制御装置の構
成を示すブロック図、図２はパルスパターンを決定する
ためのデータを求める事象算出処理を説明するフローチ
ャート、図３は求められたデータを出力ポート制御用の
連想メモリに設定する事象設定処理を説明するフローチ
ャート、図４、図５は間引き処理時のパルス幅分割の一
例を説明する図、図６、図７は間引き処理時のパルス幅
分割の他の例を説明する図、図８は図４、図５に示す間
引き処理の処理動作を説明するフローチャート、図９は
図６、図７に示す間引き処理の処理動作を説明するフロ
ーチャートである。図１において、１０、１１はワンチ
ップマイコン、３１〜３６、５１〜５６はトランジス
タ、１０１は入力ポート、１０２は内部バス、１０３は
ＲＯＭ、１０４はＲＡＭ、１０５はＡＬＵ、１０６は出
力ポート、１０７は事象設定レジスタ、１０８は時刻設
定レジスタ、１０９は保持レジスタ１０９、１１０は連
想メモリ、１１１はタイマ、１１２は比較部、１１３は
実行コントローラであり、他の符号は図１０の場合と同
一である。

【００２０】本発明の一実施例により制御される三相電
流形インバータシステムの主回路は、図１０により説明
した従来技術の場合と同様に構成され、電流形コンバー
タ部３が主スイッチング素子を構成するトランジスタ３
１〜３６により構成され、また、電流形インバータ部５
が、主スイッチング素子を構成するトランジスタ５１〜
５６により構成されている。そして、前記インバータ部
３、コンバータ部５のトランジスタ３１〜３６及び５１
〜５６は、パルスパターン（制御信号）を生成するワン
チップマイコン１１、１０により制御される。

【００２１】ワンチップマイコン１１は、信号線１５か
らの電源同期用の信号、及び、直流電流検出器８により
検出された電流値であるフィードバック値ｉ₁ と、端子
１２から入力される一次電流指令ｉ₁*とを比較する比較
器９から比較結果に基づいて、電流形コンバータ部３を
構成するトランジスタ３１〜３６を制御する。また、ワ
ンチップマイコン１０は、端子１３に与えられる周波数
指令ω₁*と、端子１４に与えられる位相指令θ* とに基
づいて、電流形インバータ部５を構成するトランジスタ
５１〜５６を制御する。

【００２２】次に、ワンチップマイコン１０、１１の構
成と動作とを説明するが、これらのワンチップマイコン
１０、１１は同一の構造であるため、その詳細な説明を
主としてマイコン１０を例にとって行うこととする。

【００２３】ワンチップマイコン１０は、指令が入力さ
れる入力ポート１０１、内部バス１０２、プログラム、
パルス幅データテーブル等を格納するＲＯＭ１０３、一
時記憶、レジスタとして用いられるＲＡＭ１０４、演算
等を実行するＡＬＵ１０５、出力ポート１０６に所定の
パルスパターン（事象）からなる制御信号を出力するた
めに必要な事象の設定を行う事象設定レジスタ１０７、
この事象をいつイネーブルにするかの時刻設定を行う時
刻設定レジスタ１０８、これら両設定レジスタ１０７、
１０８の内容を連結し保持する保持レジスタ１０９、こ
の保持レジスタ１０９に設定されたいく組かの設定デー
タが順次、サイクリックに格納される連想メモリ１１
０、実際の時刻を出力するタイマ１１１、このタイマ１
１１による時刻と連想メモリ１１０内の設定時刻内容と
を比較し、これらが一致したときに出力を発生する比較
部１１２からのトリガを受け、設定された事象を出力ポ
ート１０６に出力制御する実行コントローラ１１３等を
備えて構成される。

【００２４】次に、前述のように構成されるワンチップ
マイコン１０がインバータ部５のトランジスタ５１〜５
６を制御するために、出力ポート１０６に発生させる事
象であるパルスパターンを決定するためのデータを求め
る事象算出処理プログラムＦ１０００の処理動作を図２
に示すフローチャートを参照して説明する。

【００２５】（１）まず、与えられている周波数指令ω
₁*と位相指令θ* とを入力ポート１０１から読み取る。
勿論、このポートの読み取りは、この周波数指令ω₁*と
位相指令θ* とをワンチップマイコン１０の内部で計算
する場合には不要である（ステップＦ１１００）。

【００２６】（２）次に、この周波数指令ω₁*を一定時
間△ｔ₁ 毎に積分し、これに位相指令θ* を加算して、
総合位相θ_T を求める(ステップＦ１２００)。

【００２７】（３）次に、電気角３６０°を６０°毎に
分けた６つのモードのうち、今回求めた総合位相θ_T で
はどのモードでのパルスパターンを６つのトランジスタ
に出力すればよいか、すなわち、総合位相θ_T に応じて
決定される出力事象を求める処理を行う（ステップＦ１
３００）。

【００２８】（４）最後に、割り込みインターバル△ｔ
₁ 間でパルスパターンを変化させるまでの時間ｔ₁₁、ｔ
₁₂を、総合位相θ_T によるデータテーブルの参照によっ
て求めておく処理を行う（ステップＦ１４００）。

【００２９】前述した事象算出処理によって２つのレジ
スタ１０７と１０８とに設定する事象内容と事象変化時
刻との２つの項目が決定したことになる。

【００３０】次に、このようにして求められた２つの項
目を出力ポート制御用の連想メモリ１１０に設定する事
象設定処理Ｆ２０００の処理動作を図３に示すフローチ
ャートを参照して説明する。

【００３１】前述の事象算出処理Ｆ１０００によって今
回の所定のインターバル区間△ｔ₁の間に点弧あるいは
消弧すべきトランジスタとそのパルス幅が決定された
が、そのデータをそのまま連想メモリ１１０にスケジュ
ールしたのでは、主トランジスタのＯＮパルス幅、ＯＦ
Ｆパルス幅が、素子の定格値を満足しない場合がある。

【００３２】そこで、本発明においては、事象設定処理
Ｆ２０００を実行して、素子の定格値を満足するように
連想メモリ１１０にスケジュールを行う。

【００３３】（１）まず、パルス幅データを素子の定格
により定められた最小パルス幅である制限値Ｌimitと比
較して、パルス間引き制御を行う必要があるか否かを検
討する（ステップＦ２１００）。

【００３４】（２）ステップＦ２１００の処理で、パル
ス幅データが素子の制限値Ｌimitより大きく、パルス間
引き制御を行う必要がない場合、事象算出処理Ｆ１００
０で求めた点弧あるいは消弧すべきトランジスタ情報と
時間とを連想メモリ１１０に設定する通常のスケジュー
ル処理を実行し、今回の△ｔ₁ 区間の処理を終了する
（ステップＦ２２００）。

【００３５】（３）ステップＦ２１００の処理で、パル
ス幅データが素子の制限値Ｌimitより小さく、パルス間
引き制御を行う必要がある場合、その対象となっている
パルス幅に０μsecであるという値を設定し直す（ステ
ップＦ２３００）。

【００３６】（４）ステップＦ２３００の処理で、対象
となったパルスが間引かれることになるので、この間引
かれたパルス幅を任意に２つに分割してそれらを他の二
相に分配する。ステップＦ２３００、Ｆ２４００の処理
結果のデータを、連想メモリ１１０へのスケジュールと
して書き込み、今回の△ｔ₁ 区間の処理を終了する（ス
テップ２４００）。

【００３７】前述した従来技術では、ステップＦ２３０
０の処理のみを行っており、このため、間引かれたパル
ス幅が他の二相どちらか片方にのみ付加されることにな
る。本発明の一実施例は、ステップＦ２４００により、
間引かれたパルス幅を任意に分割して他の二相に分配し
ているので、間引く対象である相以外の二相における出
力電流波形の歪みを小さくすることができ、三相全てに
おいて安定した出力電流を供給することが可能となる。

【００３８】次に、前述した事象設定処理Ｆ２０００に
よりスケジュールされた結果によるパルスパターンの具
体例を図４〜図７を参照して説明する。これらの例は、
トランジスタの点弧順がＷ相→Ｕ相→Ｖ相であり、Ｕ相
電流の総合位相θ_T が０度付近の場合を例としたもので
ある。

【００３９】図４（ａ）において、パルス間引きの対象
となるのは、Ｕ相トランジスタへのパルス指令幅である
パルスｂである。パルスｂを間引く処理のみを行うと、
すでに説明したように、パルスｂの幅が“０”に設定さ
れ、この結果、Ｗ相のパルスａの終了時刻ｔ₁₁とＵ相の
パルスｂの終了時刻ｔ₁₂とが一致し、この時刻ｔ₁₂でＶ
相のパルスｃが立ち上がることになるため、Ｖ相のパル
スｃのパルス指令幅のみが増大するすることになる。こ
れを回避するため、本発明の処理では、間引かれるパル
スｂのパルス幅の１／２をＷ相のパルスａに付加するよ
うにしている。この処理を行うことにより、図４（ｂ）
に示すように、Ｗ相のパルスａは、パルスｂのパルス幅
の１／２が加えられたものとなり、また、同時に、Ｖ相
のパルスｃにも、パルスｂのパルス幅の１／２を付加し
たことになる。

【００４０】前述した間引きを行うＵ相のパルスが連続
し、間引いたパルスのパルス幅を積算していった結果、
その積算値が最小パルス幅に達した場合、図５に示すよ
うに、図４で説明した間引きとは逆に、Ｗ相、Ｖ相のパ
ルスａ、ｃを所定の幅で減じ、これをＵ相のパルスｂに
加算する。

【００４１】すなわち、いま、図５（ａ）に示すよう
に、Ｕ相にパルス幅ｂを有するパルス指令が生じている
ものとし、このパルス幅ｂと、これまでにＵ相で間引い
たパルスのパルス幅を積算していった結果との和が最小
パルス幅に達したものとする。この場合、最小パルス幅
とパルス幅ｂとの差ｂ’の１／２をＷ相のパルスａから
減ずる。この処理を行うことにより、等価的にＶ相のパ
ルスｃからも最小パルス幅とパルス幅ｂとの差ｂ’の１
／２が減じられたことになり、同時に、これらがＵ相の
パルスｂに加えられることになる。

【００４２】図４、図５により説明した例は、ある相、
この例ではＵ相のパルスを間引く場合、そのパルスのパ
ルス幅の１／２を他の２つの相であるＷ相、Ｖ相に配分
するとして説明したが、間引いたパルスのパルス幅を、
どのように他の相に配分するかは任意である。

【００４３】図６、図７に示す例は、パルス間引きの対
象となるのＵ相トランジスタへのパルス指令幅となるパ
ルスｂのパルス幅ｂを、Ｗ相のパルスａのパルス幅とＶ
相のパルスｃのパルス幅とのパルス指令幅の比で按分
し、按分されたパルスを、Ｗ相のパルスａとＶ相のパル
スｃとに配分するものである。

【００４４】すなわち、この例では、図６（ａ）に示す
ような間引くべきＵ相のパルスｂがある場合、図６
（ｂ）に示すように、間引かれるパルスｂのパルス幅ｂ
をパルスａとパルスｃとのパルス指令幅の比で按分し、
Ｗ相のパルスａに、ａ×ｂ／(ａ＋ｃ)を付加している。
そして、この処理を行うことにより、等価的にＶ相のパ
ルスｃにも、ｃ×ｂ／(ａ＋ｃ)が付加されたことにな
る。

【００４５】また、図５により説明したと同様に、間引
いたパルスを積算していった結果、その積算値が最小パ
ルス幅に達した場合、図７（ｂ）に示すように、最小パ
ルス幅とｂとの差をｂ’としたとき、ａ×ｂ’／(ａ＋
ｃ)をＷ相のパルスａから減ずる。この処理を行うこと
により、等価的にＶ相のパルスｃからもｃ×ｂ’／(ａ
＋ｃ)が減ぜられたことになる。

【００４６】次に、前述した事象設定処理Ｆ２０００に
おけるステップＦ２４００により、図４、図５で説明し
た処理を行う場合の処理動作を図８に示すフローチャー
トを参照して説明する。この例は、図４、図５により説
明した例に対応するものであるので、図４、図５の場合
と同様に、トランジスタの点弧順がＷ相→Ｕ相→Ｖ相で
あり、Ｕ相電流の総合位相θ_T が０度付近の場合であ
る。

【００４７】（１）Ｕ相パルス幅指令とトランジスタの
パルス幅制限値Ｌimitとを比較し、パルス幅指令がパル
ス幅制限値Ｌimitより大きい場合、そのパルス幅指令に
基づいてスケジュール処理を行って処理を終了する（ス
テップＦ２４０１、Ｆ２４１０）。

【００４８】（２）ステップＦ２４０１で、パルス幅指
令がパルス幅制限値Ｌimitより小さい場合、Ｕ相パルス
幅指令とこれまでにＵ相で間引かれたパルス幅の積算値
との和の値が、パルス幅制限値Ｌimitより小さいか否か
をチェックする（ステップＦ２４０２）。

【００４９】（３）ステップＦ２４０２で、和の値がパ
ルス幅制限値Ｌimitより小さいと判定された場合、前記
積算値にＵ相パルス幅を加え、新たな積算値とし、ま
た、Ｕ相パルス幅指令の１／２の値を求める（ステップ
Ｆ２４０６、Ｆ２４０７）。

【００５０】（４）次に、Ｗ相のパルスａの終了時刻ｔ
₁₁に、ステップＦ２４０７で求めたＵ相パルス幅指令の
１／２の値を加える（ステップＦ２４０８）。

【００５１】（５）また、Ｕ相パルス指令を０とし、ス
テップＦ２４０８の結果と共にこれらをスケジュールし
て処理を終了する（ステップＦ２４０９、Ｆ２４１
０）。

【００５２】（６）ステップＦ２４０２で、和の値がパ
ルス幅制限値Ｌimitより大きいと判定された場合、パル
ス幅制限値Ｌimitである最小パルス幅からＵ相パルス幅
指令を減算し、その減算結果の１／２の値を求める（ス
テップＦ２４０３）。

【００５３】（７）次に、Ｗ相のパルスａの終了時刻ｔ
₁₁から、ステップＦ２４０３で求めた値を減算する（ス
テップＦ２４０４）。

【００５４】（８）また、Ｕ相パルス指令として最小パ
ルス幅を設定し、ステップＦ２４０４の結果と共にこれ
らをスケジュールして処理を終了する（ステップＦ２４
０５、Ｆ２４１０）。

【００５５】図９に示すフローチャートは、前述で説明
した図６、図７の処理を行うものであるが、その処理動
作は、間引くパルスのパルス幅を、他の２つの相のパル
ス幅の比により按分するための演算処理が、図８の場合
と異なるだけであり、その他は、図８の場合と同様であ
るので、その説明を省略する。

【００５６】前述した本発明の一実施例は、本発明を三
相電力変換器に適用し、間引くパルスのパルス幅を、他
の２つの相のパルスに分配付加するとして説明したが、
間引くパルスのパルス幅を一方の相、特に、給電側の相
であるＷ相にのみ付加するようにしてもよい。また、本
発明は、三相の電力変換器だけでなく、より多相の電力
変換器に対しても適用することができる。

【００５７】前述した本発明の実施例によれば、間引き
処理を用いたインバータ回路の三相出力の全ての相にお
いて脈動が少ない電流を得ることができく、その結果、
例えば、電流形インバータに本発明の実施例を適用すれ
ば、インバータを構成するスイッチング素子に対する狭
幅パルスによる駆動が発生する、例えば、負荷となる電
動機の回転速度が遅い領域で、インバータの出力周波数
の６倍の成分による電動機のトルク脈動を低減すること
ができる。

【００５８】この結果、本発明の実施例をエレベーター
の駆動用電動機の制御に使用した場合に、エレベーター
ロープ系等の共振周波数である１Ｈz〜１０Ｈzと、電動
機駆動系との共振を除去することができ、エレベーター
の着床時の乗り心地の改善と着床誤差の低減とを行うこ
とができるという効果を得ることができる。

【００５９】また、コンバータの制御に本発明を適用し
た場合、電源側の波形歪を小さくすることができ、外部
機器に与える高調波電流の影響を少なくすることができ
るという効果を得ることができる。

【００６０】さらに、本発明は、電圧形のシステムに対
しても適用することができ、電圧形のシステムにおい
て、インバータの出力が大きい状態、すなわち、重負荷
の状態で生じるスイッチング素子の狭幅パルスによる駆
動の発生による出力波形歪の発生を抑え、負荷である電
動機のトルク脈動を低減することができる。

【００６１】

【発明の効果】以上説明したように本発明によれば、間
引き処理を用いたインバータ回路の出力の全ての相にお
いて脈動が少ない出力電流を得ることができく、その結
果、例えば、インバータを構成するスイッチング素子に
対する狭幅パルスによる駆動が発生するような場合に
も、波形歪の少ない出力電流を得ることができる。

【００６２】また、コンバータ回路の制御に本発明を適
用した場合、電源側の波形歪を小さくすることができ、
外部機器に与える高調波電流の影響を少なくすることが
できる。

【００６３】従って、コンバータ回路とインバータ回路
とを含むインバータシステムに本発明を適用することに
より、出力の全ての相において波形歪が少なく、かつ、
脈動が少ない出力電流を得ることができく、電源側にも
高調波電流の影響を与えることのないインバータシステ
ムを提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による三相電流形インバータ
システムにおける電力変換器の制御装置の構成を示すブ
ロック図である。

【図２】パルスパターンを決定するためのデータを求め
る事象算出処理を説明するフローチャートである。

【図３】求められたデータを出力ポート制御用の連想メ
モリに設定する事象設定処理を説明するフローチャート
である。

【図４】間引き処理時のパルス幅分割の一例を説明する
図である。

【図５】間引き処理時のパルス幅分割の一例を説明する
図である。

【図６】間引き処理時のパルス幅分割の他の例を説明す
る図である。

【図７】間引き処理時のパルス幅分割の他の例を説明す
る図である。

【図８】図４、図５に示す間引き処理の処理動作を説明
するフローチャートである。

【図９】図６、図７に示す間引き処理の処理動作を説明
するフローチャートである。

【図１０】従来技術による電流形インバータシステムの
構成を示す回路図である。

【図１１】従来技術の出力電流を説明する波形を示す図
である。

【符号の説明】

１三相交流電源２、６過電圧抑制用のコンデンサ３電流形コンバータ部４直流リアクトル５電流形インバータ部７誘導電動機８直流電流検出器９比較器１０、１１ワンチップマイコン３１〜３６、５１〜５６トランジスタ１０１入力ポート１０３ＲＯＭ１０４ＲＡＭ１０５ＡＬＵ１０６出力ポート１０７事象設定レジスタ１０８時刻設定レジスタ１０９保持レジスタ１１０連想メモリ１１１タイマ１１２比較部１１３実行コントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者稲葉博美茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者厚沢輝佳東京都千代田区神田錦町一丁目６番地株式会社日立ビルシステムサービス内

Claims

【特許請求の範囲】

【請求項１】複数の半導体素子により構成される電力
変換器の半導体素子にパルスパターンを与えるパルス発
生装置と、前記パルスパターンのパルス幅が前記半導体
素子によって決まる最小パルス幅よりも狭いとき、この
パルスの供給を阻止するパルス間引き機能とを備えた電
力変換器の制御装置において、ある相において間引かれ
たパルス幅を他の相のパルス幅に分配付加することを特
徴とする電力変換器の制御装置。
【請求項２】前記他の相へのパルス幅の分配付加は、
他の相のうち給電側の相に対して行われることを特徴と
する請求項１記載の電力変換器の制御装置。
【請求項３】前記電力変換器は電流形インバータ装置
であることを特徴とする請求項または２記載の電力変換
器の制御装置。
【請求項４】前記電力変換器は電流形コンバータ装置
であることを特徴とする請求項１または２記載の電力変
換器の制御装置。
【請求項５】前記電力変換器は三相電力変換器であ
り、前記他の相へのパルス幅の分配付加が、他の二相に
対して行われることを特徴とする請求項１ないし４のう
ち１記載の電力変換器の制御装置。
【請求項６】前記他の二相へのパルス幅の分配付加
が、間引かれたパルス幅を等分に分割して行われること
を特徴とする請求項５記載の電力変換器の制御装置。
【請求項７】前記他の二相へのパルス幅の分配付加
が、間引かれたパルス幅を分配先の二相のパルス幅の比
となるように按分して行われることを特徴とする請求項
５記載の電力変換器の制御装置。