JPH08228489A - 電力変換器の制御装置 - Google Patents
電力変換器の制御装置Info
- Publication number
- JPH08228489A JPH08228489A JP7032632A JP3263295A JPH08228489A JP H08228489 A JPH08228489 A JP H08228489A JP 7032632 A JP7032632 A JP 7032632A JP 3263295 A JP3263295 A JP 3263295A JP H08228489 A JPH08228489 A JP H08228489A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- pulse
- phase
- power converter
- phases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 三相電力変換器をパルス間引き制御を用いて
使用する際、間引きの対象となる相のパルス指令の有無
によって他相の指令が受ける影響を少なくし、入出力特
性の向上を図ると共に、負荷となる電動機のトルクリプ
ルを低減する。 【構成】 ある相に対するパルス指令がスイッチング素
子の最小パルス幅以下であるとき、そのパルスの間引き
処理の後に、間引いたパルスを他の二相へ分割し分配す
る処理を行う。また、間引いたパルスを積算し、その値
が最小パルス幅となった場合、間引きを行った相に本来
のパルス幅指令よりも大きな最小パルス幅を出力すると
共に、本来のパルス幅と最小パルス幅との差を他の二相
で分割して、他の2相から減ずる処理を行う。 【効果】 パルス間引き制御を用いた三相電力形電力変
換器の三相全てにおいて、脈動の少ない入出力特性を得
ることができ、負荷となる電動機のトルクリプルを低減
することができる。
使用する際、間引きの対象となる相のパルス指令の有無
によって他相の指令が受ける影響を少なくし、入出力特
性の向上を図ると共に、負荷となる電動機のトルクリプ
ルを低減する。 【構成】 ある相に対するパルス指令がスイッチング素
子の最小パルス幅以下であるとき、そのパルスの間引き
処理の後に、間引いたパルスを他の二相へ分割し分配す
る処理を行う。また、間引いたパルスを積算し、その値
が最小パルス幅となった場合、間引きを行った相に本来
のパルス幅指令よりも大きな最小パルス幅を出力すると
共に、本来のパルス幅と最小パルス幅との差を他の二相
で分割して、他の2相から減ずる処理を行う。 【効果】 パルス間引き制御を用いた三相電力形電力変
換器の三相全てにおいて、脈動の少ない入出力特性を得
ることができ、負荷となる電動機のトルクリプルを低減
することができる。
Description
【0001】
【産業上の利用分野】本発明は、電力変換器の制御装置
に係り、特に、主回路の半導体素子に対する最少パルス
幅の制限を満足しつつ、出力波形を改善し歪の少ない交
流を出力することができる電力変換器の制御装置に関す
る。
に係り、特に、主回路の半導体素子に対する最少パルス
幅の制限を満足しつつ、出力波形を改善し歪の少ない交
流を出力することができる電力変換器の制御装置に関す
る。
【0002】
【従来の技術】電力変換器の制御に関する従来技術とし
て、例えば、昭和60年電気学会全国大会論文集No.50
2 等に記載された技術が知られている。この従来技術
は、三相電力変換器の回路にそれぞれ6個の半導体素子
(逆阻止機能を有するGTO、ダイオードとGTO、ト
ランジスタの直列回路等)、直流リアクトル、コンデン
サを組合わせた電流形インバータシステムに関するもの
である。
て、例えば、昭和60年電気学会全国大会論文集No.50
2 等に記載された技術が知られている。この従来技術
は、三相電力変換器の回路にそれぞれ6個の半導体素子
(逆阻止機能を有するGTO、ダイオードとGTO、ト
ランジスタの直列回路等)、直流リアクトル、コンデン
サを組合わせた電流形インバータシステムに関するもの
である。
【0003】図10は従来技術による電流形インバータ
システムの構成を示す回路図であり、以下、図10を参
照して従来技術について説明する。図10において、1
は三相交流電源、2、6は過電圧抑制用コンデンサ、3
は電流形コンバータ部、4は直流リアクトル、5は電流
形インバータ部、7は負荷である。
システムの構成を示す回路図であり、以下、図10を参
照して従来技術について説明する。図10において、1
は三相交流電源、2、6は過電圧抑制用コンデンサ、3
は電流形コンバータ部、4は直流リアクトル、5は電流
形インバータ部、7は負荷である。
【0004】図10に示す電流形インバータシステム
は、三相交流電源1からの交流電力を直流に変換する6
個のGTOからなる電流形コンバータ部3と、コンバー
タ3からの直流電力を交流に変換し、電動機等の負荷7
に電力を供給する6個のGTOからなる電流形インバー
タ部5と、コンバータ3とインバータ7とを接続する直
流リアクトル4とにより構成されている。この従来技術
によるシステムは、簡潔な構成で静粛に動作可能なもの
である。
は、三相交流電源1からの交流電力を直流に変換する6
個のGTOからなる電流形コンバータ部3と、コンバー
タ3からの直流電力を交流に変換し、電動機等の負荷7
に電力を供給する6個のGTOからなる電流形インバー
タ部5と、コンバータ3とインバータ7とを接続する直
流リアクトル4とにより構成されている。この従来技術
によるシステムは、簡潔な構成で静粛に動作可能なもの
である。
【0005】この従来技術による電流形インバータシス
テムは、その出力電圧の正弦波化が図られており、負荷
7として汎用電動機が接続された場合にも、電動機から
の騒音の発生が極めて少ないというメリットを有してい
る。しかし、このインバータシステムは、出力電流に関
しては特別な工夫をしない限り、本来的に方形波出力で
あるため、負荷7として汎用電動機が接続された場合、
電動機にトルクリプルを生じさせるという問題点を有し
ている。
テムは、その出力電圧の正弦波化が図られており、負荷
7として汎用電動機が接続された場合にも、電動機から
の騒音の発生が極めて少ないというメリットを有してい
る。しかし、このインバータシステムは、出力電流に関
しては特別な工夫をしない限り、本来的に方形波出力で
あるため、負荷7として汎用電動機が接続された場合、
電動機にトルクリプルを生じさせるという問題点を有し
ている。
【0006】前述したような出力電流の問題点を解決
し、出力電流が正弦波状になるようにパルスパターンを
発生する方式が、例えば、特開昭60−98876号公
報等に提案されており、この方式は、出力電流を正弦波
状にすることができるという点で効果的なものである。
し、出力電流が正弦波状になるようにパルスパターンを
発生する方式が、例えば、特開昭60−98876号公
報等に提案されており、この方式は、出力電流を正弦波
状にすることができるという点で効果的なものである。
【0007】しかし、この公報に記載された従来技術
は、非常に低い周波数の出力を行わなければならない場
合に、次に説明するような問題点を生じるものである。
以下、この問題点を図11により説明する。
は、非常に低い周波数の出力を行わなければならない場
合に、次に説明するような問題点を生じるものである。
以下、この問題点を図11により説明する。
【0008】図11は前記公報に記載された従来技術の
出力電流を説明する波形を示す図である。
出力電流を説明する波形を示す図である。
【0009】図11(a)に示すように、インバータ回
路の等価的な出力電流Iは、パルス幅変調(PWM)さ
れたパルス状の出力電流iにより生成される。そして、
この出力電流Iが、図11(b)に示すように、零付近
の非常に小さい値の場合、インバータ回路を構成するG
TO等によるスイッチング素子に与えるパルス電流指令
i0 は、図11(c)に示すように、そのパルス幅が非
常に狭くなっていなければならない。特に、インバータ
回路の出力周波数が非常に低周波の場合には、連続して
狭い幅のパルス電流指令が与えられることが正弦波出力
上必要となる。
路の等価的な出力電流Iは、パルス幅変調(PWM)さ
れたパルス状の出力電流iにより生成される。そして、
この出力電流Iが、図11(b)に示すように、零付近
の非常に小さい値の場合、インバータ回路を構成するG
TO等によるスイッチング素子に与えるパルス電流指令
i0 は、図11(c)に示すように、そのパルス幅が非
常に狭くなっていなければならない。特に、インバータ
回路の出力周波数が非常に低周波の場合には、連続して
狭い幅のパルス電流指令が与えられることが正弦波出力
上必要となる。
【0010】しかし、一般に、電力変換器の主回路に用
いられるGTO、トランジスタ等のスイッチング素子
は、それらの素子の定格によってこれ以上パルス幅を狭
くして駆動してはならないという最小パルス幅の制限が
あり(例えば、「ニュードライブエレクトロニクス」第
279頁 電気書院発行)、素子の破壊を避けるために、約
30μsec〜100μsec程度がパルス幅の最小限界となる。
いられるGTO、トランジスタ等のスイッチング素子
は、それらの素子の定格によってこれ以上パルス幅を狭
くして駆動してはならないという最小パルス幅の制限が
あり(例えば、「ニュードライブエレクトロニクス」第
279頁 電気書院発行)、素子の破壊を避けるために、約
30μsec〜100μsec程度がパルス幅の最小限界となる。
【0011】このため、インバータ回路の出力周波数が
非常に低い周波数となる場合で、その電流値が零付近に
おいて、前述の最小パルス幅の制限を回避してスイッチ
ング素子の駆動を行わなければならないことになる。こ
の結果、インバータ回路は、低周波出力時でその電流値
が零付近の場合、出力電流Iを僅かずつ増加させなけれ
ばならないのにもかかわらず、パルス電流iの幅が、図
11(d)にi1 として示すように、前述した制限値に
リミットされて変化しないため、電気角60゜毎に出力
電流iの正弦波化が部分的に達成されなくなる。これに
より、このようなインバータ回路の出力に接続される電
動機は、インバータ回路の出力周波数の6倍のトルクリ
プルを生じることになる。
非常に低い周波数となる場合で、その電流値が零付近に
おいて、前述の最小パルス幅の制限を回避してスイッチ
ング素子の駆動を行わなければならないことになる。こ
の結果、インバータ回路は、低周波出力時でその電流値
が零付近の場合、出力電流Iを僅かずつ増加させなけれ
ばならないのにもかかわらず、パルス電流iの幅が、図
11(d)にi1 として示すように、前述した制限値に
リミットされて変化しないため、電気角60゜毎に出力
電流iの正弦波化が部分的に達成されなくなる。これに
より、このようなインバータ回路の出力に接続される電
動機は、インバータ回路の出力周波数の6倍のトルクリ
プルを生じることになる。
【0012】前述したような電力変換器を構成するスイ
ッチング素子に対する最小パルス幅の出力制限よる悪影
響を回避することのできる従来技術が、特開昭63−1
10959号公報等に記載されて提案されている。
ッチング素子に対する最小パルス幅の出力制限よる悪影
響を回避することのできる従来技術が、特開昭63−1
10959号公報等に記載されて提案されている。
【0013】この技術は、パルス発生装置のパルス幅
が、電力変換器を構成するスイッチング素子の最小パル
ス幅よりも小さい場合、すなわち、出力電流の零クロス
付近で、そのパルス出力を行わず、出力しなかったパル
ス幅をマイコンの割り込みインターバル△t毎に積算
し、この積算値が最小パルス幅以上となった場合に、最
小パルス幅を出力するというものであり、これにより、
等価的に最小パルス幅以下のパルスを出力することを可
能としたものである。
が、電力変換器を構成するスイッチング素子の最小パル
ス幅よりも小さい場合、すなわち、出力電流の零クロス
付近で、そのパルス出力を行わず、出力しなかったパル
ス幅をマイコンの割り込みインターバル△t毎に積算
し、この積算値が最小パルス幅以上となった場合に、最
小パルス幅を出力するというものであり、これにより、
等価的に最小パルス幅以下のパルスを出力することを可
能としたものである。
【0014】
【発明が解決しようとする問題】前述したスイッチング
素子の最小パルス幅の出力制限よる悪影響を回避するこ
とのできる従来技術は、出力を行わなかった相のパルス
幅が、マイコンの割り込みインターバル△t内におい
て、他の二相のうち後にスケジュールされた相の出力パ
ルス幅に付加されることになる。従って、この従来技術
は、零クロス付近にある相のパルスを間引くことによ
り、同一△t期間内の他の一相のみが増長し、波形歪を
発生させるという問題点を有するものである。
素子の最小パルス幅の出力制限よる悪影響を回避するこ
とのできる従来技術は、出力を行わなかった相のパルス
幅が、マイコンの割り込みインターバル△t内におい
て、他の二相のうち後にスケジュールされた相の出力パ
ルス幅に付加されることになる。従って、この従来技術
は、零クロス付近にある相のパルスを間引くことによ
り、同一△t期間内の他の一相のみが増長し、波形歪を
発生させるという問題点を有するものである。
【0015】本発明の目的は、前記従来技術の問題点を
解決し、極低周波領域までその出力電流波形を正弦波化
することを可能とした電力変換器の制御装置を提供する
ことにある。
解決し、極低周波領域までその出力電流波形を正弦波化
することを可能とした電力変換器の制御装置を提供する
ことにある。
【0016】
【問題点を解決するための手段】本発明によれば前記目
的は、複数の半導体素子により構成される電力変換器の
半導体素子にパルスパターンを与えるパルス発生装置
と、前記パルスパターンのパルス幅が前記半導体素子に
よって決まる最小パルス幅よりも狭いとき、このパルス
の供給を阻止するパルス間引き機能とを備えた電力変換
器の制御装置において、ある相において間引かれたパル
ス幅を他の相の出力パルス幅に分配付加ようにすること
により達成される。
的は、複数の半導体素子により構成される電力変換器の
半導体素子にパルスパターンを与えるパルス発生装置
と、前記パルスパターンのパルス幅が前記半導体素子に
よって決まる最小パルス幅よりも狭いとき、このパルス
の供給を阻止するパルス間引き機能とを備えた電力変換
器の制御装置において、ある相において間引かれたパル
ス幅を他の相の出力パルス幅に分配付加ようにすること
により達成される。
【0017】
【作用】本発明は、電力変換器を構成する半導体素子に
与えられるパルスパターンが、所定の条件に従って間引
かれる場合、間引かれたパルス幅を他の相に分配してい
るため、間引く対象である相以外の相における出力電流
波形の歪みを小さくすることができ、全ての相において
安定した出力電流を供給することが可能となる。
与えられるパルスパターンが、所定の条件に従って間引
かれる場合、間引かれたパルス幅を他の相に分配してい
るため、間引く対象である相以外の相における出力電流
波形の歪みを小さくすることができ、全ての相において
安定した出力電流を供給することが可能となる。
【0018】
【実施例】以下、本発明による電力変換器の制御装置の
一実施例を図面により詳細に説明する。
一実施例を図面により詳細に説明する。
【0019】図1は本発明の一実施例による三相電流形
インバータシステムにおける電力変換器の制御装置の構
成を示すブロック図、図2はパルスパターンを決定する
ためのデータを求める事象算出処理を説明するフローチ
ャート、図3は求められたデータを出力ポート制御用の
連想メモリに設定する事象設定処理を説明するフローチ
ャート、図4、図5は間引き処理時のパルス幅分割の一
例を説明する図、図6、図7は間引き処理時のパルス幅
分割の他の例を説明する図、図8は図4、図5に示す間
引き処理の処理動作を説明するフローチャート、図9は
図6、図7に示す間引き処理の処理動作を説明するフロ
ーチャートである。図1において、10、11はワンチ
ップマイコン、31〜36、51〜56はトランジス
タ、101は入力ポート、102は内部バス、103は
ROM、104はRAM、105はALU、106は出
力ポート、107は事象設定レジスタ、108は時刻設
定レジスタ、109は保持レジスタ109、110は連
想メモリ、111はタイマ、112は比較部、113は
実行コントローラであり、他の符号は図10の場合と同
一である。
インバータシステムにおける電力変換器の制御装置の構
成を示すブロック図、図2はパルスパターンを決定する
ためのデータを求める事象算出処理を説明するフローチ
ャート、図3は求められたデータを出力ポート制御用の
連想メモリに設定する事象設定処理を説明するフローチ
ャート、図4、図5は間引き処理時のパルス幅分割の一
例を説明する図、図6、図7は間引き処理時のパルス幅
分割の他の例を説明する図、図8は図4、図5に示す間
引き処理の処理動作を説明するフローチャート、図9は
図6、図7に示す間引き処理の処理動作を説明するフロ
ーチャートである。図1において、10、11はワンチ
ップマイコン、31〜36、51〜56はトランジス
タ、101は入力ポート、102は内部バス、103は
ROM、104はRAM、105はALU、106は出
力ポート、107は事象設定レジスタ、108は時刻設
定レジスタ、109は保持レジスタ109、110は連
想メモリ、111はタイマ、112は比較部、113は
実行コントローラであり、他の符号は図10の場合と同
一である。
【0020】本発明の一実施例により制御される三相電
流形インバータシステムの主回路は、図10により説明
した従来技術の場合と同様に構成され、電流形コンバー
タ部3が主スイッチング素子を構成するトランジスタ3
1〜36により構成され、また、電流形インバータ部5
が、主スイッチング素子を構成するトランジスタ51〜
56により構成されている。そして、前記インバータ部
3、コンバータ部5のトランジスタ31〜36及び51
〜56は、パルスパターン(制御信号)を生成するワン
チップマイコン11、10により制御される。
流形インバータシステムの主回路は、図10により説明
した従来技術の場合と同様に構成され、電流形コンバー
タ部3が主スイッチング素子を構成するトランジスタ3
1〜36により構成され、また、電流形インバータ部5
が、主スイッチング素子を構成するトランジスタ51〜
56により構成されている。そして、前記インバータ部
3、コンバータ部5のトランジスタ31〜36及び51
〜56は、パルスパターン(制御信号)を生成するワン
チップマイコン11、10により制御される。
【0021】ワンチップマイコン11は、信号線15か
らの電源同期用の信号、及び、直流電流検出器8により
検出された電流値であるフィードバック値i1 と、端子
12から入力される一次電流指令i1*とを比較する比較
器9から比較結果に基づいて、電流形コンバータ部3を
構成するトランジスタ31〜36を制御する。また、ワ
ンチップマイコン10は、端子13に与えられる周波数
指令ω1*と、端子14に与えられる位相指令θ* とに基
づいて、電流形インバータ部5を構成するトランジスタ
51〜56を制御する。
らの電源同期用の信号、及び、直流電流検出器8により
検出された電流値であるフィードバック値i1 と、端子
12から入力される一次電流指令i1*とを比較する比較
器9から比較結果に基づいて、電流形コンバータ部3を
構成するトランジスタ31〜36を制御する。また、ワ
ンチップマイコン10は、端子13に与えられる周波数
指令ω1*と、端子14に与えられる位相指令θ* とに基
づいて、電流形インバータ部5を構成するトランジスタ
51〜56を制御する。
【0022】次に、ワンチップマイコン10、11の構
成と動作とを説明するが、これらのワンチップマイコン
10、11は同一の構造であるため、その詳細な説明を
主としてマイコン10を例にとって行うこととする。
成と動作とを説明するが、これらのワンチップマイコン
10、11は同一の構造であるため、その詳細な説明を
主としてマイコン10を例にとって行うこととする。
【0023】ワンチップマイコン10は、指令が入力さ
れる入力ポート101、内部バス102、プログラム、
パルス幅データテーブル等を格納するROM103、一
時記憶、レジスタとして用いられるRAM104、演算
等を実行するALU105、出力ポート106に所定の
パルスパターン(事象)からなる制御信号を出力するた
めに必要な事象の設定を行う事象設定レジスタ107、
この事象をいつイネーブルにするかの時刻設定を行う時
刻設定レジスタ108、これら両設定レジスタ107、
108の内容を連結し保持する保持レジスタ109、こ
の保持レジスタ109に設定されたいく組かの設定デー
タが順次、サイクリックに格納される連想メモリ11
0、実際の時刻を出力するタイマ111、このタイマ1
11による時刻と連想メモリ110内の設定時刻内容と
を比較し、これらが一致したときに出力を発生する比較
部112からのトリガを受け、設定された事象を出力ポ
ート106に出力制御する実行コントローラ113等を
備えて構成される。
れる入力ポート101、内部バス102、プログラム、
パルス幅データテーブル等を格納するROM103、一
時記憶、レジスタとして用いられるRAM104、演算
等を実行するALU105、出力ポート106に所定の
パルスパターン(事象)からなる制御信号を出力するた
めに必要な事象の設定を行う事象設定レジスタ107、
この事象をいつイネーブルにするかの時刻設定を行う時
刻設定レジスタ108、これら両設定レジスタ107、
108の内容を連結し保持する保持レジスタ109、こ
の保持レジスタ109に設定されたいく組かの設定デー
タが順次、サイクリックに格納される連想メモリ11
0、実際の時刻を出力するタイマ111、このタイマ1
11による時刻と連想メモリ110内の設定時刻内容と
を比較し、これらが一致したときに出力を発生する比較
部112からのトリガを受け、設定された事象を出力ポ
ート106に出力制御する実行コントローラ113等を
備えて構成される。
【0024】次に、前述のように構成されるワンチップ
マイコン10がインバータ部5のトランジスタ51〜5
6を制御するために、出力ポート106に発生させる事
象であるパルスパターンを決定するためのデータを求め
る事象算出処理プログラムF1000の処理動作を図2
に示すフローチャートを参照して説明する。
マイコン10がインバータ部5のトランジスタ51〜5
6を制御するために、出力ポート106に発生させる事
象であるパルスパターンを決定するためのデータを求め
る事象算出処理プログラムF1000の処理動作を図2
に示すフローチャートを参照して説明する。
【0025】(1)まず、与えられている周波数指令ω
1*と位相指令θ* とを入力ポート101から読み取る。
勿論、このポートの読み取りは、この周波数指令ω1*と
位相指令θ* とをワンチップマイコン10の内部で計算
する場合には不要である(ステップF1100)。
1*と位相指令θ* とを入力ポート101から読み取る。
勿論、このポートの読み取りは、この周波数指令ω1*と
位相指令θ* とをワンチップマイコン10の内部で計算
する場合には不要である(ステップF1100)。
【0026】(2)次に、この周波数指令ω1*を一定時
間△t1 毎に積分し、これに位相指令θ* を加算して、
総合位相θT を求める(ステップF1200)。
間△t1 毎に積分し、これに位相指令θ* を加算して、
総合位相θT を求める(ステップF1200)。
【0027】(3)次に、電気角360°を60°毎に
分けた6つのモードのうち、今回求めた総合位相θT で
はどのモードでのパルスパターンを6つのトランジスタ
に出力すればよいか、すなわち、総合位相θT に応じて
決定される出力事象を求める処理を行う(ステップF1
300)。
分けた6つのモードのうち、今回求めた総合位相θT で
はどのモードでのパルスパターンを6つのトランジスタ
に出力すればよいか、すなわち、総合位相θT に応じて
決定される出力事象を求める処理を行う(ステップF1
300)。
【0028】(4)最後に、割り込みインターバル△t
1 間でパルスパターンを変化させるまでの時間t11、t
12を、総合位相θT によるデータテーブルの参照によっ
て求めておく処理を行う(ステップF1400)。
1 間でパルスパターンを変化させるまでの時間t11、t
12を、総合位相θT によるデータテーブルの参照によっ
て求めておく処理を行う(ステップF1400)。
【0029】前述した事象算出処理によって2つのレジ
スタ107と108とに設定する事象内容と事象変化時
刻との2つの項目が決定したことになる。
スタ107と108とに設定する事象内容と事象変化時
刻との2つの項目が決定したことになる。
【0030】次に、このようにして求められた2つの項
目を出力ポート制御用の連想メモリ110に設定する事
象設定処理F2000の処理動作を図3に示すフローチ
ャートを参照して説明する。
目を出力ポート制御用の連想メモリ110に設定する事
象設定処理F2000の処理動作を図3に示すフローチ
ャートを参照して説明する。
【0031】前述の事象算出処理F1000によって今
回の所定のインターバル区間△t1の間に点弧あるいは
消弧すべきトランジスタとそのパルス幅が決定された
が、そのデータをそのまま連想メモリ110にスケジュ
ールしたのでは、主トランジスタのONパルス幅、OF
Fパルス幅が、素子の定格値を満足しない場合がある。
回の所定のインターバル区間△t1の間に点弧あるいは
消弧すべきトランジスタとそのパルス幅が決定された
が、そのデータをそのまま連想メモリ110にスケジュ
ールしたのでは、主トランジスタのONパルス幅、OF
Fパルス幅が、素子の定格値を満足しない場合がある。
【0032】そこで、本発明においては、事象設定処理
F2000を実行して、素子の定格値を満足するように
連想メモリ110にスケジュールを行う。
F2000を実行して、素子の定格値を満足するように
連想メモリ110にスケジュールを行う。
【0033】(1)まず、パルス幅データを素子の定格
により定められた最小パルス幅である制限値Limitと比
較して、パルス間引き制御を行う必要があるか否かを検
討する(ステップF2100)。
により定められた最小パルス幅である制限値Limitと比
較して、パルス間引き制御を行う必要があるか否かを検
討する(ステップF2100)。
【0034】(2)ステップF2100の処理で、パル
ス幅データが素子の制限値Limitより大きく、パルス間
引き制御を行う必要がない場合、事象算出処理F100
0で求めた点弧あるいは消弧すべきトランジスタ情報と
時間とを連想メモリ110に設定する通常のスケジュー
ル処理を実行し、今回の△t1 区間の処理を終了する
(ステップF2200)。
ス幅データが素子の制限値Limitより大きく、パルス間
引き制御を行う必要がない場合、事象算出処理F100
0で求めた点弧あるいは消弧すべきトランジスタ情報と
時間とを連想メモリ110に設定する通常のスケジュー
ル処理を実行し、今回の△t1 区間の処理を終了する
(ステップF2200)。
【0035】(3)ステップF2100の処理で、パル
ス幅データが素子の制限値Limitより小さく、パルス間
引き制御を行う必要がある場合、その対象となっている
パルス幅に0μsecであるという値を設定し直す(ステ
ップF2300)。
ス幅データが素子の制限値Limitより小さく、パルス間
引き制御を行う必要がある場合、その対象となっている
パルス幅に0μsecであるという値を設定し直す(ステ
ップF2300)。
【0036】(4)ステップF2300の処理で、対象
となったパルスが間引かれることになるので、この間引
かれたパルス幅を任意に2つに分割してそれらを他の二
相に分配する。ステップF2300、F2400の処理
結果のデータを、連想メモリ110へのスケジュールと
して書き込み、今回の△t1 区間の処理を終了する(ス
テップ2400)。
となったパルスが間引かれることになるので、この間引
かれたパルス幅を任意に2つに分割してそれらを他の二
相に分配する。ステップF2300、F2400の処理
結果のデータを、連想メモリ110へのスケジュールと
して書き込み、今回の△t1 区間の処理を終了する(ス
テップ2400)。
【0037】前述した従来技術では、ステップF230
0の処理のみを行っており、このため、間引かれたパル
ス幅が他の二相どちらか片方にのみ付加されることにな
る。本発明の一実施例は、ステップF2400により、
間引かれたパルス幅を任意に分割して他の二相に分配し
ているので、間引く対象である相以外の二相における出
力電流波形の歪みを小さくすることができ、三相全てに
おいて安定した出力電流を供給することが可能となる。
0の処理のみを行っており、このため、間引かれたパル
ス幅が他の二相どちらか片方にのみ付加されることにな
る。本発明の一実施例は、ステップF2400により、
間引かれたパルス幅を任意に分割して他の二相に分配し
ているので、間引く対象である相以外の二相における出
力電流波形の歪みを小さくすることができ、三相全てに
おいて安定した出力電流を供給することが可能となる。
【0038】次に、前述した事象設定処理F2000に
よりスケジュールされた結果によるパルスパターンの具
体例を図4〜図7を参照して説明する。これらの例は、
トランジスタの点弧順がW相→U相→V相であり、U相
電流の総合位相θT が0度付近の場合を例としたもので
ある。
よりスケジュールされた結果によるパルスパターンの具
体例を図4〜図7を参照して説明する。これらの例は、
トランジスタの点弧順がW相→U相→V相であり、U相
電流の総合位相θT が0度付近の場合を例としたもので
ある。
【0039】図4(a)において、パルス間引きの対象
となるのは、U相トランジスタへのパルス指令幅である
パルスbである。パルスbを間引く処理のみを行うと、
すでに説明したように、パルスbの幅が“0”に設定さ
れ、この結果、W相のパルスaの終了時刻t11とU相の
パルスbの終了時刻t12とが一致し、この時刻t12でV
相のパルスcが立ち上がることになるため、V相のパル
スcのパルス指令幅のみが増大するすることになる。こ
れを回避するため、本発明の処理では、間引かれるパル
スbのパルス幅の1/2をW相のパルスaに付加するよ
うにしている。この処理を行うことにより、図4(b)
に示すように、W相のパルスaは、パルスbのパルス幅
の1/2が加えられたものとなり、また、同時に、V相
のパルスcにも、パルスbのパルス幅の1/2を付加し
たことになる。
となるのは、U相トランジスタへのパルス指令幅である
パルスbである。パルスbを間引く処理のみを行うと、
すでに説明したように、パルスbの幅が“0”に設定さ
れ、この結果、W相のパルスaの終了時刻t11とU相の
パルスbの終了時刻t12とが一致し、この時刻t12でV
相のパルスcが立ち上がることになるため、V相のパル
スcのパルス指令幅のみが増大するすることになる。こ
れを回避するため、本発明の処理では、間引かれるパル
スbのパルス幅の1/2をW相のパルスaに付加するよ
うにしている。この処理を行うことにより、図4(b)
に示すように、W相のパルスaは、パルスbのパルス幅
の1/2が加えられたものとなり、また、同時に、V相
のパルスcにも、パルスbのパルス幅の1/2を付加し
たことになる。
【0040】前述した間引きを行うU相のパルスが連続
し、間引いたパルスのパルス幅を積算していった結果、
その積算値が最小パルス幅に達した場合、図5に示すよ
うに、図4で説明した間引きとは逆に、W相、V相のパ
ルスa、cを所定の幅で減じ、これをU相のパルスbに
加算する。
し、間引いたパルスのパルス幅を積算していった結果、
その積算値が最小パルス幅に達した場合、図5に示すよ
うに、図4で説明した間引きとは逆に、W相、V相のパ
ルスa、cを所定の幅で減じ、これをU相のパルスbに
加算する。
【0041】すなわち、いま、図5(a)に示すよう
に、U相にパルス幅bを有するパルス指令が生じている
ものとし、このパルス幅bと、これまでにU相で間引い
たパルスのパルス幅を積算していった結果との和が最小
パルス幅に達したものとする。この場合、最小パルス幅
とパルス幅bとの差b’の1/2をW相のパルスaから
減ずる。この処理を行うことにより、等価的にV相のパ
ルスcからも最小パルス幅とパルス幅bとの差b’の1
/2が減じられたことになり、同時に、これらがU相の
パルスbに加えられることになる。
に、U相にパルス幅bを有するパルス指令が生じている
ものとし、このパルス幅bと、これまでにU相で間引い
たパルスのパルス幅を積算していった結果との和が最小
パルス幅に達したものとする。この場合、最小パルス幅
とパルス幅bとの差b’の1/2をW相のパルスaから
減ずる。この処理を行うことにより、等価的にV相のパ
ルスcからも最小パルス幅とパルス幅bとの差b’の1
/2が減じられたことになり、同時に、これらがU相の
パルスbに加えられることになる。
【0042】図4、図5により説明した例は、ある相、
この例ではU相のパルスを間引く場合、そのパルスのパ
ルス幅の1/2を他の2つの相であるW相、V相に配分
するとして説明したが、間引いたパルスのパルス幅を、
どのように他の相に配分するかは任意である。
この例ではU相のパルスを間引く場合、そのパルスのパ
ルス幅の1/2を他の2つの相であるW相、V相に配分
するとして説明したが、間引いたパルスのパルス幅を、
どのように他の相に配分するかは任意である。
【0043】図6、図7に示す例は、パルス間引きの対
象となるのU相トランジスタへのパルス指令幅となるパ
ルスbのパルス幅bを、W相のパルスaのパルス幅とV
相のパルスcのパルス幅とのパルス指令幅の比で按分
し、按分されたパルスを、W相のパルスaとV相のパル
スcとに配分するものである。
象となるのU相トランジスタへのパルス指令幅となるパ
ルスbのパルス幅bを、W相のパルスaのパルス幅とV
相のパルスcのパルス幅とのパルス指令幅の比で按分
し、按分されたパルスを、W相のパルスaとV相のパル
スcとに配分するものである。
【0044】すなわち、この例では、図6(a)に示す
ような間引くべきU相のパルスbがある場合、図6
(b)に示すように、間引かれるパルスbのパルス幅b
をパルスaとパルスcとのパルス指令幅の比で按分し、
W相のパルスaに、a×b/(a+c)を付加している。
そして、この処理を行うことにより、等価的にV相のパ
ルスcにも、c×b/(a+c)が付加されたことにな
る。
ような間引くべきU相のパルスbがある場合、図6
(b)に示すように、間引かれるパルスbのパルス幅b
をパルスaとパルスcとのパルス指令幅の比で按分し、
W相のパルスaに、a×b/(a+c)を付加している。
そして、この処理を行うことにより、等価的にV相のパ
ルスcにも、c×b/(a+c)が付加されたことにな
る。
【0045】また、図5により説明したと同様に、間引
いたパルスを積算していった結果、その積算値が最小パ
ルス幅に達した場合、図7(b)に示すように、最小パ
ルス幅とbとの差をb’としたとき、a×b’/(a+
c)をW相のパルスaから減ずる。この処理を行うこと
により、等価的にV相のパルスcからもc×b’/(a
+c)が減ぜられたことになる。
いたパルスを積算していった結果、その積算値が最小パ
ルス幅に達した場合、図7(b)に示すように、最小パ
ルス幅とbとの差をb’としたとき、a×b’/(a+
c)をW相のパルスaから減ずる。この処理を行うこと
により、等価的にV相のパルスcからもc×b’/(a
+c)が減ぜられたことになる。
【0046】次に、前述した事象設定処理F2000に
おけるステップF2400により、図4、図5で説明し
た処理を行う場合の処理動作を図8に示すフローチャー
トを参照して説明する。この例は、図4、図5により説
明した例に対応するものであるので、図4、図5の場合
と同様に、トランジスタの点弧順がW相→U相→V相で
あり、U相電流の総合位相θT が0度付近の場合であ
る。
おけるステップF2400により、図4、図5で説明し
た処理を行う場合の処理動作を図8に示すフローチャー
トを参照して説明する。この例は、図4、図5により説
明した例に対応するものであるので、図4、図5の場合
と同様に、トランジスタの点弧順がW相→U相→V相で
あり、U相電流の総合位相θT が0度付近の場合であ
る。
【0047】(1)U相パルス幅指令とトランジスタの
パルス幅制限値Limitとを比較し、パルス幅指令がパル
ス幅制限値Limitより大きい場合、そのパルス幅指令に
基づいてスケジュール処理を行って処理を終了する(ス
テップF2401、F2410)。
パルス幅制限値Limitとを比較し、パルス幅指令がパル
ス幅制限値Limitより大きい場合、そのパルス幅指令に
基づいてスケジュール処理を行って処理を終了する(ス
テップF2401、F2410)。
【0048】(2)ステップF2401で、パルス幅指
令がパルス幅制限値Limitより小さい場合、U相パルス
幅指令とこれまでにU相で間引かれたパルス幅の積算値
との和の値が、パルス幅制限値Limitより小さいか否か
をチェックする(ステップF2402)。
令がパルス幅制限値Limitより小さい場合、U相パルス
幅指令とこれまでにU相で間引かれたパルス幅の積算値
との和の値が、パルス幅制限値Limitより小さいか否か
をチェックする(ステップF2402)。
【0049】(3)ステップF2402で、和の値がパ
ルス幅制限値Limitより小さいと判定された場合、前記
積算値にU相パルス幅を加え、新たな積算値とし、ま
た、U相パルス幅指令の1/2の値を求める(ステップ
F2406、F2407)。
ルス幅制限値Limitより小さいと判定された場合、前記
積算値にU相パルス幅を加え、新たな積算値とし、ま
た、U相パルス幅指令の1/2の値を求める(ステップ
F2406、F2407)。
【0050】(4)次に、W相のパルスaの終了時刻t
11に、ステップF2407で求めたU相パルス幅指令の
1/2の値を加える(ステップF2408)。
11に、ステップF2407で求めたU相パルス幅指令の
1/2の値を加える(ステップF2408)。
【0051】(5)また、U相パルス指令を0とし、ス
テップF2408の結果と共にこれらをスケジュールし
て処理を終了する(ステップF2409、F241
0)。
テップF2408の結果と共にこれらをスケジュールし
て処理を終了する(ステップF2409、F241
0)。
【0052】(6)ステップF2402で、和の値がパ
ルス幅制限値Limitより大きいと判定された場合、パル
ス幅制限値Limitである最小パルス幅からU相パルス幅
指令を減算し、その減算結果の1/2の値を求める(ス
テップF2403)。
ルス幅制限値Limitより大きいと判定された場合、パル
ス幅制限値Limitである最小パルス幅からU相パルス幅
指令を減算し、その減算結果の1/2の値を求める(ス
テップF2403)。
【0053】(7)次に、W相のパルスaの終了時刻t
11から、ステップF2403で求めた値を減算する(ス
テップF2404)。
11から、ステップF2403で求めた値を減算する(ス
テップF2404)。
【0054】(8)また、U相パルス指令として最小パ
ルス幅を設定し、ステップF2404の結果と共にこれ
らをスケジュールして処理を終了する(ステップF24
05、F2410)。
ルス幅を設定し、ステップF2404の結果と共にこれ
らをスケジュールして処理を終了する(ステップF24
05、F2410)。
【0055】図9に示すフローチャートは、前述で説明
した図6、図7の処理を行うものであるが、その処理動
作は、間引くパルスのパルス幅を、他の2つの相のパル
ス幅の比により按分するための演算処理が、図8の場合
と異なるだけであり、その他は、図8の場合と同様であ
るので、その説明を省略する。
した図6、図7の処理を行うものであるが、その処理動
作は、間引くパルスのパルス幅を、他の2つの相のパル
ス幅の比により按分するための演算処理が、図8の場合
と異なるだけであり、その他は、図8の場合と同様であ
るので、その説明を省略する。
【0056】前述した本発明の一実施例は、本発明を三
相電力変換器に適用し、間引くパルスのパルス幅を、他
の2つの相のパルスに分配付加するとして説明したが、
間引くパルスのパルス幅を一方の相、特に、給電側の相
であるW相にのみ付加するようにしてもよい。また、本
発明は、三相の電力変換器だけでなく、より多相の電力
変換器に対しても適用することができる。
相電力変換器に適用し、間引くパルスのパルス幅を、他
の2つの相のパルスに分配付加するとして説明したが、
間引くパルスのパルス幅を一方の相、特に、給電側の相
であるW相にのみ付加するようにしてもよい。また、本
発明は、三相の電力変換器だけでなく、より多相の電力
変換器に対しても適用することができる。
【0057】前述した本発明の実施例によれば、間引き
処理を用いたインバータ回路の三相出力の全ての相にお
いて脈動が少ない電流を得ることができく、その結果、
例えば、電流形インバータに本発明の実施例を適用すれ
ば、インバータを構成するスイッチング素子に対する狭
幅パルスによる駆動が発生する、例えば、負荷となる電
動機の回転速度が遅い領域で、インバータの出力周波数
の6倍の成分による電動機のトルク脈動を低減すること
ができる。
処理を用いたインバータ回路の三相出力の全ての相にお
いて脈動が少ない電流を得ることができく、その結果、
例えば、電流形インバータに本発明の実施例を適用すれ
ば、インバータを構成するスイッチング素子に対する狭
幅パルスによる駆動が発生する、例えば、負荷となる電
動機の回転速度が遅い領域で、インバータの出力周波数
の6倍の成分による電動機のトルク脈動を低減すること
ができる。
【0058】この結果、本発明の実施例をエレベーター
の駆動用電動機の制御に使用した場合に、エレベーター
ロープ系等の共振周波数である1Hz〜10Hzと、電動
機駆動系との共振を除去することができ、エレベーター
の着床時の乗り心地の改善と着床誤差の低減とを行うこ
とができるという効果を得ることができる。
の駆動用電動機の制御に使用した場合に、エレベーター
ロープ系等の共振周波数である1Hz〜10Hzと、電動
機駆動系との共振を除去することができ、エレベーター
の着床時の乗り心地の改善と着床誤差の低減とを行うこ
とができるという効果を得ることができる。
【0059】また、コンバータの制御に本発明を適用し
た場合、電源側の波形歪を小さくすることができ、外部
機器に与える高調波電流の影響を少なくすることができ
るという効果を得ることができる。
た場合、電源側の波形歪を小さくすることができ、外部
機器に与える高調波電流の影響を少なくすることができ
るという効果を得ることができる。
【0060】さらに、本発明は、電圧形のシステムに対
しても適用することができ、電圧形のシステムにおい
て、インバータの出力が大きい状態、すなわち、重負荷
の状態で生じるスイッチング素子の狭幅パルスによる駆
動の発生による出力波形歪の発生を抑え、負荷である電
動機のトルク脈動を低減することができる。
しても適用することができ、電圧形のシステムにおい
て、インバータの出力が大きい状態、すなわち、重負荷
の状態で生じるスイッチング素子の狭幅パルスによる駆
動の発生による出力波形歪の発生を抑え、負荷である電
動機のトルク脈動を低減することができる。
【0061】
【発明の効果】以上説明したように本発明によれば、間
引き処理を用いたインバータ回路の出力の全ての相にお
いて脈動が少ない出力電流を得ることができく、その結
果、例えば、インバータを構成するスイッチング素子に
対する狭幅パルスによる駆動が発生するような場合に
も、波形歪の少ない出力電流を得ることができる。
引き処理を用いたインバータ回路の出力の全ての相にお
いて脈動が少ない出力電流を得ることができく、その結
果、例えば、インバータを構成するスイッチング素子に
対する狭幅パルスによる駆動が発生するような場合に
も、波形歪の少ない出力電流を得ることができる。
【0062】また、コンバータ回路の制御に本発明を適
用した場合、電源側の波形歪を小さくすることができ、
外部機器に与える高調波電流の影響を少なくすることが
できる。
用した場合、電源側の波形歪を小さくすることができ、
外部機器に与える高調波電流の影響を少なくすることが
できる。
【0063】従って、コンバータ回路とインバータ回路
とを含むインバータシステムに本発明を適用することに
より、出力の全ての相において波形歪が少なく、かつ、
脈動が少ない出力電流を得ることができく、電源側にも
高調波電流の影響を与えることのないインバータシステ
ムを提供することができる。
とを含むインバータシステムに本発明を適用することに
より、出力の全ての相において波形歪が少なく、かつ、
脈動が少ない出力電流を得ることができく、電源側にも
高調波電流の影響を与えることのないインバータシステ
ムを提供することができる。
【図1】本発明の一実施例による三相電流形インバータ
システムにおける電力変換器の制御装置の構成を示すブ
ロック図である。
システムにおける電力変換器の制御装置の構成を示すブ
ロック図である。
【図2】パルスパターンを決定するためのデータを求め
る事象算出処理を説明するフローチャートである。
る事象算出処理を説明するフローチャートである。
【図3】求められたデータを出力ポート制御用の連想メ
モリに設定する事象設定処理を説明するフローチャート
である。
モリに設定する事象設定処理を説明するフローチャート
である。
【図4】間引き処理時のパルス幅分割の一例を説明する
図である。
図である。
【図5】間引き処理時のパルス幅分割の一例を説明する
図である。
図である。
【図6】間引き処理時のパルス幅分割の他の例を説明す
る図である。
る図である。
【図7】間引き処理時のパルス幅分割の他の例を説明す
る図である。
る図である。
【図8】図4、図5に示す間引き処理の処理動作を説明
するフローチャートである。
するフローチャートである。
【図9】図6、図7に示す間引き処理の処理動作を説明
するフローチャートである。
するフローチャートである。
【図10】従来技術による電流形インバータシステムの
構成を示す回路図である。
構成を示す回路図である。
【図11】従来技術の出力電流を説明する波形を示す図
である。
である。
1 三相交流電源 2、6 過電圧抑制用のコンデンサ 3 電流形コンバータ部 4 直流リアクトル 5 電流形インバータ部 7 誘導電動機 8 直流電流検出器 9 比較器 10、11 ワンチップマイコン 31〜36、51〜56 トランジスタ 101 入力ポート 103 ROM 104 RAM 105 ALU 106 出力ポート 107 事象設定レジスタ 108 時刻設定レジスタ 109 保持レジスタ 110 連想メモリ 111 タイマ 112 比較部 113 実行コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲葉 博美 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 厚沢 輝佳 東京都千代田区神田錦町一丁目6番地 株 式会社日立ビルシステムサービス内
Claims (7)
- 【請求項1】 複数の半導体素子により構成される電力
変換器の半導体素子にパルスパターンを与えるパルス発
生装置と、前記パルスパターンのパルス幅が前記半導体
素子によって決まる最小パルス幅よりも狭いとき、この
パルスの供給を阻止するパルス間引き機能とを備えた電
力変換器の制御装置において、ある相において間引かれ
たパルス幅を他の相のパルス幅に分配付加することを特
徴とする電力変換器の制御装置。 - 【請求項2】 前記他の相へのパルス幅の分配付加は、
他の相のうち給電側の相に対して行われることを特徴と
する請求項1記載の電力変換器の制御装置。 - 【請求項3】 前記電力変換器は電流形インバータ装置
であることを特徴とする請求項または2記載の電力変換
器の制御装置。 - 【請求項4】 前記電力変換器は電流形コンバータ装置
であることを特徴とする請求項1または2記載の電力変
換器の制御装置。 - 【請求項5】 前記電力変換器は三相電力変換器であ
り、前記他の相へのパルス幅の分配付加が、他の二相に
対して行われることを特徴とする請求項1ないし4のう
ち1記載の電力変換器の制御装置。 - 【請求項6】 前記他の二相へのパルス幅の分配付加
が、間引かれたパルス幅を等分に分割して行われること
を特徴とする請求項5記載の電力変換器の制御装置。 - 【請求項7】 前記他の二相へのパルス幅の分配付加
が、間引かれたパルス幅を分配先の二相のパルス幅の比
となるように按分して行われることを特徴とする請求項
5記載の電力変換器の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7032632A JPH08228489A (ja) | 1995-02-21 | 1995-02-21 | 電力変換器の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7032632A JPH08228489A (ja) | 1995-02-21 | 1995-02-21 | 電力変換器の制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08228489A true JPH08228489A (ja) | 1996-09-03 |
Family
ID=12364236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7032632A Pending JPH08228489A (ja) | 1995-02-21 | 1995-02-21 | 電力変換器の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08228489A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074902A (ja) * | 2008-09-17 | 2010-04-02 | Ricoh Co Ltd | モータ駆動装置の制御方法 |
JP2012157212A (ja) * | 2011-01-28 | 2012-08-16 | Toyota Industries Corp | インバータ装置 |
WO2013080610A1 (ja) * | 2011-11-30 | 2013-06-06 | 日立アプライアンス株式会社 | 電力変換装置、電動機駆動装置及び空気調和機 |
JP2015019475A (ja) * | 2013-07-10 | 2015-01-29 | 株式会社明電舎 | モータの可変速駆動装置 |
-
1995
- 1995-02-21 JP JP7032632A patent/JPH08228489A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074902A (ja) * | 2008-09-17 | 2010-04-02 | Ricoh Co Ltd | モータ駆動装置の制御方法 |
JP2012157212A (ja) * | 2011-01-28 | 2012-08-16 | Toyota Industries Corp | インバータ装置 |
WO2013080610A1 (ja) * | 2011-11-30 | 2013-06-06 | 日立アプライアンス株式会社 | 電力変換装置、電動機駆動装置及び空気調和機 |
JP2013115955A (ja) * | 2011-11-30 | 2013-06-10 | Hitachi Appliances Inc | 電力変換装置、電動機駆動装置及び空気調和機 |
CN103959637A (zh) * | 2011-11-30 | 2014-07-30 | 日立空调·家用电器株式会社 | 电力变换装置、电动机驱动装置及空气调节机 |
JP2015019475A (ja) * | 2013-07-10 | 2015-01-29 | 株式会社明電舎 | モータの可変速駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6555186B2 (ja) | 交流電動機の制御装置 | |
JPH0787698B2 (ja) | 電力変換器の制御装置及びエレベーター装置 | |
JP2008048550A (ja) | マトリクスコンバータ | |
JP3233005B2 (ja) | Pwm制御装置 | |
JP4893151B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
JP4893150B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
JP4893152B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
JP7053903B2 (ja) | 電力変換装置 | |
JPH08228489A (ja) | 電力変換器の制御装置 | |
JPWO2015083477A1 (ja) | 電動機駆動装置 | |
JPH10201246A (ja) | Pwmインバータ装置 | |
JP2000116115A (ja) | Pwm電力変換装置 | |
JP3409039B2 (ja) | 電力変換装置の制御装置 | |
JP3034895B2 (ja) | 電力変換器システム | |
JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
JP2874220B2 (ja) | 多重電流形インバータの制御方法 | |
JPH1189237A (ja) | インバ−タの制御方法及びインバ−タ装置 | |
JP4389531B2 (ja) | 電力変換装置 | |
JPH03265495A (ja) | 電力変換装置の制御装置 | |
JP3412017B2 (ja) | 電力変換装置 | |
JP3198212B2 (ja) | ハイブリッド調相装置とその制御装置 | |
JPS63224674A (ja) | 電力変換器の制御装置 | |
JP2531510B2 (ja) | サイクロコンバ−タ制御装置 | |
JPH02261058A (ja) | 電力変換装置 | |
JPS63218485A (ja) | エレベ−タ−の制御装置 |