JPH08226958A - 半導体試験装置のピン・エレクトロニクス保護回路 - Google Patents
半導体試験装置のピン・エレクトロニクス保護回路Info
- Publication number
- JPH08226958A JPH08226958A JP7056439A JP5643995A JPH08226958A JP H08226958 A JPH08226958 A JP H08226958A JP 7056439 A JP7056439 A JP 7056439A JP 5643995 A JP5643995 A JP 5643995A JP H08226958 A JPH08226958 A JP H08226958A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- refresh
- signal
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＤＳＰ１０によるサンプルホールド回路１４
のリフレッシュが正常に動作していないことを検出し、
リフレッシュ保護回路２０でサンプルホールド回路１４
をリフレッシュし、ピンエレクトロニクスを破損するよ
うな異常電圧及び異常電流を発生させない半導体試験装
置のピン・エレクトロニクス保護回路を実現する。 【構成】 従来のリフレッシュ回路に加えて、ＤＳＰ１
０が一定時間毎に動作していることを確認検出する検出
部２１を設け、制御部１２と同じようなタイミングの制
御信号を作り出すカウンタ２２を設け、カウンタ２２の
出力と制御部１２の出力とを、検出部２１からの信号に
よって切り替えるセレクタＡ２３を設け、Ｄ／Ａ１３へ
の基準電圧として正規の値と０の値とを、検出部２１か
らの信号によって切り替えるセレクタＢ２４を設けてい
る。これにより、電圧値及び電流値の異常によるピン・
エレクトロニクスの破損を防止できる。
のリフレッシュが正常に動作していないことを検出し、
リフレッシュ保護回路２０でサンプルホールド回路１４
をリフレッシュし、ピンエレクトロニクスを破損するよ
うな異常電圧及び異常電流を発生させない半導体試験装
置のピン・エレクトロニクス保護回路を実現する。 【構成】 従来のリフレッシュ回路に加えて、ＤＳＰ１
０が一定時間毎に動作していることを確認検出する検出
部２１を設け、制御部１２と同じようなタイミングの制
御信号を作り出すカウンタ２２を設け、カウンタ２２の
出力と制御部１２の出力とを、検出部２１からの信号に
よって切り替えるセレクタＡ２３を設け、Ｄ／Ａ１３へ
の基準電圧として正規の値と０の値とを、検出部２１か
らの信号によって切り替えるセレクタＢ２４を設けてい
る。これにより、電圧値及び電流値の異常によるピン・
エレクトロニクスの破損を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、ピン・エレクトロニク
スに供給する電圧及び電流がプログラムのデバッグ時や
回路部品の故障等により異常電圧及び異常電流にならな
いようように制御する半導体試験装置のピン・エレクト
ロニクス保護回路に関するものである。
スに供給する電圧及び電流がプログラムのデバッグ時や
回路部品の故障等により異常電圧及び異常電流にならな
いようように制御する半導体試験装置のピン・エレクト
ロニクス保護回路に関するものである。
【０００２】
【従来の技術】図２にピン・エレクトロニクスの基本回
路を示す。ピン・エレクトロニクスは、被試験デバイス
（ＤＵＴ）の各ピンと接続された、そのピン専用の計測
用回路であり、ピンを電気的に駆動するドライバ、ピン
の出力電圧を比較検出するコンパレータ、定電流を供給
しターミネータとして機能する定電流源などで構成され
る。
路を示す。ピン・エレクトロニクスは、被試験デバイス
（ＤＵＴ）の各ピンと接続された、そのピン専用の計測
用回路であり、ピンを電気的に駆動するドライバ、ピン
の出力電圧を比較検出するコンパレータ、定電流を供給
しターミネータとして機能する定電流源などで構成され
る。
【０００３】ピン・エレクトロニクスに供給する電圧値
ＶOH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、Ｉ
L は、図３に示すリフレッシュ回路によって設定され
る。図３に示すリフレッシュ回路は、メモリ１１からデ
ータを読み出し、演算を行ってＤ／Ａ（デジタル・アナ
ログ変換器）１３のレジスタに書き込み、Ｄ／Ａ１３の
アナログ出力をサンプルホールド回路１４に順次ホール
ドする制御部１２を動作させるＤＳＰ（デジタル・シグ
ナル・プロセッサ）１０を中心に構成されている。
ＶOH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、Ｉ
L は、図３に示すリフレッシュ回路によって設定され
る。図３に示すリフレッシュ回路は、メモリ１１からデ
ータを読み出し、演算を行ってＤ／Ａ（デジタル・アナ
ログ変換器）１３のレジスタに書き込み、Ｄ／Ａ１３の
アナログ出力をサンプルホールド回路１４に順次ホール
ドする制御部１２を動作させるＤＳＰ（デジタル・シグ
ナル・プロセッサ）１０を中心に構成されている。
【０００４】つまり、ＤＳＰ１０は、ＤＵＴの各ピンと
接続されたピン・エレクトロニクスの電圧値及び電流値
をピン毎に次々に設定するため、多数のサンプルホール
ド回路１４に電圧値を保持させ、サンプルホールド回路
１４の電圧値があらかじめ設定している値以上に変動し
ないよう、設定・保持を繰り返しリフレシュ動作をして
いる。
接続されたピン・エレクトロニクスの電圧値及び電流値
をピン毎に次々に設定するため、多数のサンプルホール
ド回路１４に電圧値を保持させ、サンプルホールド回路
１４の電圧値があらかじめ設定している値以上に変動し
ないよう、設定・保持を繰り返しリフレシュ動作をして
いる。
【０００５】
【発明が解決しようとする課題】以上のように、サンプ
ルホールド回路１４に電圧値を保持させ、その電圧値が
変動しないようにリフレッシュ動作が正常に動作してお
れば特段の問題はない。しかし、プログラムのデバッグ
時や、回路部品の故障等により制御部１２から制御信号
が正常に出力しなくなると、サンプルホールド回路１４
に対するリフレッシュができず、サンプルホールド回路
１４がプラスまたはマイナスの電源電圧付近で飽和して
しまう。この状態になった場合、ピン・エレクトロニク
スに加えられる電圧値及び電流値が異常になり、ピン・
エレクトロニクスを破損する可能性がある。ただし、Ｄ
ＵＴに対しては、各電圧値及び各電流値が異常の場合、
これを検出するリミッタフェイル回路があり、ＤＵＴへ
の経路に設けたリレーを解放することで保護されている
ため問題はない。
ルホールド回路１４に電圧値を保持させ、その電圧値が
変動しないようにリフレッシュ動作が正常に動作してお
れば特段の問題はない。しかし、プログラムのデバッグ
時や、回路部品の故障等により制御部１２から制御信号
が正常に出力しなくなると、サンプルホールド回路１４
に対するリフレッシュができず、サンプルホールド回路
１４がプラスまたはマイナスの電源電圧付近で飽和して
しまう。この状態になった場合、ピン・エレクトロニク
スに加えられる電圧値及び電流値が異常になり、ピン・
エレクトロニクスを破損する可能性がある。ただし、Ｄ
ＵＴに対しては、各電圧値及び各電流値が異常の場合、
これを検出するリミッタフェイル回路があり、ＤＵＴへ
の経路に設けたリレーを解放することで保護されている
ため問題はない。
【０００６】本発明は、ＤＳＰ１０によるサンプルホー
ルド回路１４のリフレッシュが正常に動作していないこ
とを検出し、リフレッシュ保護回路２０でサンプルホー
ルド回路１４をリフレッシュし、ピンエレクトロニクス
を破損するような異常電圧及び異常電流を発生させない
半導体試験装置のピン・エレクトロニクス保護回路を実
現することを目的としている。
ルド回路１４のリフレッシュが正常に動作していないこ
とを検出し、リフレッシュ保護回路２０でサンプルホー
ルド回路１４をリフレッシュし、ピンエレクトロニクス
を破損するような異常電圧及び異常電流を発生させない
半導体試験装置のピン・エレクトロニクス保護回路を実
現することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のリフレッシュ回路においては、次のような
構成としている。つまり、メモリ１１からデータを読み
出し、演算を行ってＤ／Ａ１３のレジスタに書き込み、
Ｄ／Ａ１３のアナログ出力をサンプルホールド回路１４
に順次ホールドする制御部１２を動作させるＤＳＰ１０
で制御する、ピン・エレクトロニクスに供給する電圧及
び電流を設定する従来のリフレッシュ回路に加えて、Ｄ
ＳＰ１０が一定時間毎に動作していることを確認検出す
る検出部２１を設け、制御部１２と同じようなタイミン
グの制御信号を作り出すカウンタ２２を設け、カウンタ
２２の出力と制御部１２の出力とを、検出部２１からの
信号によって切り替えるセレクタＡ２３を設け、Ｄ／Ａ
１３への基準電圧として正規の値（Ｒｅｆ）とゼロ
（０）の値とを、検出部２１からの信号によって切り替
えるセレクタＢ２４を設けている。
に、本発明のリフレッシュ回路においては、次のような
構成としている。つまり、メモリ１１からデータを読み
出し、演算を行ってＤ／Ａ１３のレジスタに書き込み、
Ｄ／Ａ１３のアナログ出力をサンプルホールド回路１４
に順次ホールドする制御部１２を動作させるＤＳＰ１０
で制御する、ピン・エレクトロニクスに供給する電圧及
び電流を設定する従来のリフレッシュ回路に加えて、Ｄ
ＳＰ１０が一定時間毎に動作していることを確認検出す
る検出部２１を設け、制御部１２と同じようなタイミン
グの制御信号を作り出すカウンタ２２を設け、カウンタ
２２の出力と制御部１２の出力とを、検出部２１からの
信号によって切り替えるセレクタＡ２３を設け、Ｄ／Ａ
１３への基準電圧として正規の値（Ｒｅｆ）とゼロ
（０）の値とを、検出部２１からの信号によって切り替
えるセレクタＢ２４を設けている。
【０００８】
【作用】上記のように構成されたリフレッシュ回路にお
いては、新たにリフレッシュ保護回路２０を設けること
で、ＤＳＰ１０が動作しなくなると、検出部２１がリフ
レッシュ保護回路２０側の各信号をサンプルホールド回
路１４に供給する。このため、サンプルホールド回路１
４が飽和して、プラスまたはマイナスの電源電圧付近の
値になり、この結果、ピン・エレクトロニクスに加えら
れる電圧値及び電流値が異常になり、ピン・エレクトロ
ニクスを破損するような事態を防止できる作用がある。
いては、新たにリフレッシュ保護回路２０を設けること
で、ＤＳＰ１０が動作しなくなると、検出部２１がリフ
レッシュ保護回路２０側の各信号をサンプルホールド回
路１４に供給する。このため、サンプルホールド回路１
４が飽和して、プラスまたはマイナスの電源電圧付近の
値になり、この結果、ピン・エレクトロニクスに加えら
れる電圧値及び電流値が異常になり、ピン・エレクトロ
ニクスを破損するような事態を防止できる作用がある。
【０００９】
【実施例】図１に本発明の実施例を示す。このリフレッ
シュ回路においては、従来と同じように、メモリ１１か
らデータを読み出し、演算を行ってＤ／Ａ１３のレジス
タに書き込み、Ｄ／Ａ１３のアナログ出力をサンプルホ
ールド回路１４に順次ホールドする制御部１２を動作さ
せるＤＳＰ１０に加えて、ＤＳＰ１０が一定時間毎に動
作していることを確認検出する検出部２１を設け、制御
部１２と同じようなタイミングの制御信号を作り出すカ
ウンタ２２を設け、カウンタ２２の出力と制御部１２の
出力とを、検出部２１からの信号によって切り替えるセ
レクタＡ２３を設け、Ｄ／Ａ１３への基準電圧として正
規の値（Ｒｅｆ）とゼロ（０）の値とを、検出部２１か
らの信号によって切り替えるセレクタＢ２４を設けてい
る。
シュ回路においては、従来と同じように、メモリ１１か
らデータを読み出し、演算を行ってＤ／Ａ１３のレジス
タに書き込み、Ｄ／Ａ１３のアナログ出力をサンプルホ
ールド回路１４に順次ホールドする制御部１２を動作さ
せるＤＳＰ１０に加えて、ＤＳＰ１０が一定時間毎に動
作していることを確認検出する検出部２１を設け、制御
部１２と同じようなタイミングの制御信号を作り出すカ
ウンタ２２を設け、カウンタ２２の出力と制御部１２の
出力とを、検出部２１からの信号によって切り替えるセ
レクタＡ２３を設け、Ｄ／Ａ１３への基準電圧として正
規の値（Ｒｅｆ）とゼロ（０）の値とを、検出部２１か
らの信号によって切り替えるセレクタＢ２４を設けてい
る。
【００１０】以上のように、新たにリフレッシュ保護回
路２０を設けることで、ＤＳＰ１０が動作しなくなる
と、検出部２１がリフレッシュ保護回路２０側の各信号
をサンプルホールド回路１４に供給する。このため、サ
ンプルホールド回路１４が飽和して、プラスまたはマイ
ナスの電源電圧付近の値になり、この結果、ピン・エレ
クトロニクスに加えられる電圧値及び電流値が異常にな
り、ピン・エレクトロニクスを破損するような事態を防
止できる。
路２０を設けることで、ＤＳＰ１０が動作しなくなる
と、検出部２１がリフレッシュ保護回路２０側の各信号
をサンプルホールド回路１４に供給する。このため、サ
ンプルホールド回路１４が飽和して、プラスまたはマイ
ナスの電源電圧付近の値になり、この結果、ピン・エレ
クトロニクスに加えられる電圧値及び電流値が異常にな
り、ピン・エレクトロニクスを破損するような事態を防
止できる。
【００１１】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。つ
まり、リフレッシュ回路において、新たにリフレッシュ
保護回路２０を設けることで、ＤＳＰ１０が動作しなく
なると、検出部２１がリフレッシュ保護回路２０側の各
信号をサンプルホールド回路１４に供給する。このた
め、サンプルホールド回路１４が飽和して、プラスまた
はマイナスの電源電圧付近の値になり、この結果、ピン
・エレクトロニクスに加えられる電圧値及び電流値が異
常になり、ピン・エレクトロニクスを破損するような事
態を防止できる効果がある。
ているので、以下に記載されるような効果を奏する。つ
まり、リフレッシュ回路において、新たにリフレッシュ
保護回路２０を設けることで、ＤＳＰ１０が動作しなく
なると、検出部２１がリフレッシュ保護回路２０側の各
信号をサンプルホールド回路１４に供給する。このた
め、サンプルホールド回路１４が飽和して、プラスまた
はマイナスの電源電圧付近の値になり、この結果、ピン
・エレクトロニクスに加えられる電圧値及び電流値が異
常になり、ピン・エレクトロニクスを破損するような事
態を防止できる効果がある。
【図１】本発明のリフレッシュ回路のブロック図であ
る。
る。
【図２】ピン・エレクトロニクスの基本回路ブロック図
である。
である。
【図３】従来のリフレッシュ回路のブロック図である。
１０ ＤＳＰ（デジタル・シグナル・プロセッサ） １１ メモリ １２ 制御部 １３ Ｄ／Ａ（デジタル・アナログ変換器） １４ サンプルホールド回路 ２０ リフレッシュ保護回路 ２１ 検出部 ２２ カウンタ ２３ セレクタＡ ２４ セレクタＢ
Claims (1)
- 【請求項１】 メモリ（１１）からデータを読み出し、
演算を行ってＤ／Ａ（１３）のレジスタに書き込み、Ｄ
／Ａ（１３）のアナログ出力をサンプルホールド回路
（１４）に順次ホールドする制御部（１２）を動作させ
るＤＳＰ（１０）で制御する、ピン・エレクトロニクス
に供給する電圧及び電流を設定するリフレッシュ回路に
おいて、 ＤＳＰ（１０）が一定時間毎に動作していることを確認
検出する検出部（２１）を設け、 制御部（１２）と同じようなタイミングの制御信号を作
り出すカウンタ（２２）を設け、 カウンタ（２２）の出力と制御部（１２）の出力とを、
検出部（２１）からの信号によって切り替えるセレクタ
Ａ（２３）を設け、 Ｄ／Ａ（１３）への基準電圧として正規の値（Ｒｅｆ）
とゼロ（０）の値とを、検出部（２１）からの信号によ
って切り替えるセレクタＢ（２４）を設け、 以上を具備することを特徴とする半導体試験装置のピン
・エレクトロニクス保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7056439A JPH08226958A (ja) | 1995-02-21 | 1995-02-21 | 半導体試験装置のピン・エレクトロニクス保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7056439A JPH08226958A (ja) | 1995-02-21 | 1995-02-21 | 半導体試験装置のピン・エレクトロニクス保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08226958A true JPH08226958A (ja) | 1996-09-03 |
Family
ID=13027128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7056439A Withdrawn JPH08226958A (ja) | 1995-02-21 | 1995-02-21 | 半導体試験装置のピン・エレクトロニクス保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08226958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220170985A1 (en) * | 2020-11-27 | 2022-06-02 | Realtek Semiconductor Corp. | Debug system providing debug protection |
-
1995
- 1995-02-21 JP JP7056439A patent/JPH08226958A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220170985A1 (en) * | 2020-11-27 | 2022-06-02 | Realtek Semiconductor Corp. | Debug system providing debug protection |
| US11609268B2 (en) * | 2020-11-27 | 2023-03-21 | Realtek Semiconductor Corp. | Debug system providing debug protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005387Y1 (ko) | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 | |
| JPS5832178A (ja) | Ｉｃテスタ | |
| JP2593106B2 (ja) | 入力信号の最大値最小値検出装置 | |
| JPH10332797A (ja) | 半導体装置 | |
| JPH08226958A (ja) | 半導体試験装置のピン・エレクトロニクス保護回路 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JPH0772224A (ja) | 半導体集積回路の検査装置 | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| US6396256B1 (en) | Power supply slew time testing of electronic circuits | |
| JPH06203484A (ja) | ディスク検査装置及びディスク検査方法 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JPH05172878A (ja) | プリント配線板の絶縁抵抗測定装置およびその装置を用いたプリント配線板の試験方法 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JP4634740B2 (ja) | 電源切替時間測定装置 | |
| JPH0933605A (ja) | Ｉｃテスタの電流測定装置 | |
| JPS63315971A (ja) | Ｉｃテストシステム | |
| KR100798123B1 (ko) | 다수의 클램프 저항 소자를 구비하는 클램프 회로 | |
| JPS63146135A (ja) | 回路自己診断方式 | |
| KR0176619B1 (ko) | 멀티플렉서의 릴레이 검사 방법 | |
| JPH10123218A (ja) | 論理集積回路の試験方法および試験装置 | |
| JPH0549178A (ja) | バツテリー電圧及びヒユーズ切れ検出装置 | |
| JPH05134003A (ja) | 半導体試験装置 | |
| JPH04289475A (ja) | 半導体集積回路の検査装置 | |
| JP2000329823A (ja) | 半導体集積回路装置 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |