JP2000329823A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000329823A JP2000329823A JP11136874A JP13687499A JP2000329823A JP 2000329823 A JP2000329823 A JP 2000329823A JP 11136874 A JP11136874 A JP 11136874A JP 13687499 A JP13687499 A JP 13687499A JP 2000329823 A JP2000329823 A JP 2000329823A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】本発明は、減電圧検出回路が各回路ブロックに
与える信号を正常なタイミングで送出しているか否か
を、一回のテストで測定することが可能な半導体集積回
路装置を提供することを目的とする。 【解決手段】減電圧検出回路６よりコントローラ３及び
ライト・イレーズ回路５のそれぞれに送出される信号Ｌ
１，Ｌ２と、コントローラ３より送出されるテスト信号
Ｔ１，Ｔ２及び結果信号Ａとを測定結果出力回路１１に
送出し、この測定結果出力回路１１より測定結果信号を
モニター端子９を介して出力する。このような半導体集
積回路装置１の減電圧検出回路６をテストするとき、テ
スト信号がテスト信号入力端子８に入力されて、Ｈｉの
テスト信号Ｔ１及びＬｏｗのテスト信号Ｔ２が測定結果
出力回路１１に入力され、信号Ｌ１，Ｌ２が測定結果出
力回路１１で論理演算されて時系列的にモニター端子９
より出力される。
与える信号を正常なタイミングで送出しているか否か
を、一回のテストで測定することが可能な半導体集積回
路装置を提供することを目的とする。 【解決手段】減電圧検出回路６よりコントローラ３及び
ライト・イレーズ回路５のそれぞれに送出される信号Ｌ
１，Ｌ２と、コントローラ３より送出されるテスト信号
Ｔ１，Ｔ２及び結果信号Ａとを測定結果出力回路１１に
送出し、この測定結果出力回路１１より測定結果信号を
モニター端子９を介して出力する。このような半導体集
積回路装置１の減電圧検出回路６をテストするとき、テ
スト信号がテスト信号入力端子８に入力されて、Ｈｉの
テスト信号Ｔ１及びＬｏｗのテスト信号Ｔ２が測定結果
出力回路１１に入力され、信号Ｌ１，Ｌ２が測定結果出
力回路１１で論理演算されて時系列的にモニター端子９
より出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ディスクなど
のメディアの書き込みなどを行うためのフロッピーディ
スクドライバ（ＦＤＤ）、ハードディスクドライバ（Ｈ
ＤＤ）、ＺＩＰといったドライバに用いられる半導体集
積回路装置に関するもので、特に内部にアナログ回路と
デジタル回路とを有する半導体集積回路装置に関する。
のメディアの書き込みなどを行うためのフロッピーディ
スクドライバ（ＦＤＤ）、ハードディスクドライバ（Ｈ
ＤＤ）、ＺＩＰといったドライバに用いられる半導体集
積回路装置に関するもので、特に内部にアナログ回路と
デジタル回路とを有する半導体集積回路装置に関する。
【０００２】
【従来の技術】磁気ディスクといったメディアの書き込
みなどに使用されるドライバに用いられる半導体集積回
路装置の内部構造のブロック図を、図７に示す。図７に
おける半導体集積回路装置１’は、装置外部に接続され
たモータなどの機器に大電流を供給するためのパワート
ランジスタ２と、半導体集積回路装置１’が組み込まれ
るドライバの制御及びデジタルデータの処理を行うため
のデジタル回路であるコントローラ３と、コントローラ
３からのデジタルデータに基づいてアナログ信号の処理
を行うアナログ回路４と、前記アナログデータをヘッド
７に出力してメディアへの書き込み又はメディア上のデ
ータの消去を行うライト・イレーズ回路５と、所定の電
圧よりも高い電源電圧が供給されなければコントローラ
３の一部及びライト・イレーズ回路５の動作を行わない
ようにする減電圧検出回路６と、コントローラ３をテス
トモードで使用するための信号を入力するテスト信号が
入力されるテスト信号入力端子８と、コントローラ３か
らの信号を検出するためのモニター端子９とを有する。
みなどに使用されるドライバに用いられる半導体集積回
路装置の内部構造のブロック図を、図７に示す。図７に
おける半導体集積回路装置１’は、装置外部に接続され
たモータなどの機器に大電流を供給するためのパワート
ランジスタ２と、半導体集積回路装置１’が組み込まれ
るドライバの制御及びデジタルデータの処理を行うため
のデジタル回路であるコントローラ３と、コントローラ
３からのデジタルデータに基づいてアナログ信号の処理
を行うアナログ回路４と、前記アナログデータをヘッド
７に出力してメディアへの書き込み又はメディア上のデ
ータの消去を行うライト・イレーズ回路５と、所定の電
圧よりも高い電源電圧が供給されなければコントローラ
３の一部及びライト・イレーズ回路５の動作を行わない
ようにする減電圧検出回路６と、コントローラ３をテス
トモードで使用するための信号を入力するテスト信号が
入力されるテスト信号入力端子８と、コントローラ３か
らの信号を検出するためのモニター端子９とを有する。
【０００３】このような半導体集積回路装置１’内の減
電圧検出回路６は、装置内のデジタル回路やアナログ回
路が正常に動作する電源電圧に差があるのが普通なの
で、回路によって充分な電圧が供給されていないような
状態で動作を行わないようにするために、設けられる。
即ち、装置に充分な電圧が与えられていないため、ライ
ト・イレーズ回路５によって誤ったデータがメディアに
書き込まれたり、コントローラ３の一部が動作しないと
いったことが起こることを防ぐために、減電圧検出回路
６が設けられる。
電圧検出回路６は、装置内のデジタル回路やアナログ回
路が正常に動作する電源電圧に差があるのが普通なの
で、回路によって充分な電圧が供給されていないような
状態で動作を行わないようにするために、設けられる。
即ち、装置に充分な電圧が与えられていないため、ライ
ト・イレーズ回路５によって誤ったデータがメディアに
書き込まれたり、コントローラ３の一部が動作しないと
いったことが起こることを防ぐために、減電圧検出回路
６が設けられる。
【０００４】又、ライト・イレーズ回路５は、ヘッド７
と、端子５０，５１，５２，５３，５４，５５を介して
接続される。この端子５０，５１，５２，５３がデータ
の書き込みを行うためのヘッド７のライト側に接続され
るとともに、端子５４，５５がデータの消去を行うため
のヘッド７のイレーズ側に接続される。更に、パワート
ランジスタ２、コントローラ３、アナログ回路４、ライ
ト・イレーズ回路５、及び減電圧検出回路６は、それぞ
れ電源電圧ＶCCが、それぞれ供給されている。
と、端子５０，５１，５２，５３，５４，５５を介して
接続される。この端子５０，５１，５２，５３がデータ
の書き込みを行うためのヘッド７のライト側に接続され
るとともに、端子５４，５５がデータの消去を行うため
のヘッド７のイレーズ側に接続される。更に、パワート
ランジスタ２、コントローラ３、アナログ回路４、ライ
ト・イレーズ回路５、及び減電圧検出回路６は、それぞ
れ電源電圧ＶCCが、それぞれ供給されている。
【０００５】このような半導体集積回路装置１’内の減
電圧検出回路６をテストする方法を、以下に示す。ま
ず、デジタル回路用の減電圧検出動作のテストについて
説明する。デジタル回路用の減電圧検出動作のためのテ
ストモードになるように、テスト信号入力端子８を介し
てコントローラ３にデジタル回路用テスト信号を入力す
る。コントローラ３は、デジタル回路の減電圧検出動作
の確認テストを行うことを認識し、アナログ回路４及び
ライト・イレーズ回路５の動作を停止させる。このよう
に、アナログ回路４及びライト・イレーズ回路５の動作
が停止させた後に、図８（ａ）のように電源電圧ＶCCを
変化させる。
電圧検出回路６をテストする方法を、以下に示す。ま
ず、デジタル回路用の減電圧検出動作のテストについて
説明する。デジタル回路用の減電圧検出動作のためのテ
ストモードになるように、テスト信号入力端子８を介し
てコントローラ３にデジタル回路用テスト信号を入力す
る。コントローラ３は、デジタル回路の減電圧検出動作
の確認テストを行うことを認識し、アナログ回路４及び
ライト・イレーズ回路５の動作を停止させる。このよう
に、アナログ回路４及びライト・イレーズ回路５の動作
が停止させた後に、図８（ａ）のように電源電圧ＶCCを
変化させる。
【０００６】このとき、発振回路１０より入力されるク
ロックをコントローラ３で分周したクロックをモニター
端子９から出力するようにして、電源電圧ＶCCを高くす
る際に閾値電圧ＶTH1+以上の電圧値になったとき、モニ
ター端子９からクロックが出力されるかどうかを調べる
とともに、電源電圧ＶCCを低くする際に閾値電圧ＶTH1-
以下の電圧値になったとき、モニター端子９からのクロ
ックが出力されなくなったかどうかを調べる。即ち、図
８（ｂ）のように、電源電圧ＶCCがＶTH1+以上となった
ときにクロックが出力され始めるとともにＶTH1-以下と
なったときにクロックが出力されなくなると、減電圧検
出回路６が正常に動作していると判断される。
ロックをコントローラ３で分周したクロックをモニター
端子９から出力するようにして、電源電圧ＶCCを高くす
る際に閾値電圧ＶTH1+以上の電圧値になったとき、モニ
ター端子９からクロックが出力されるかどうかを調べる
とともに、電源電圧ＶCCを低くする際に閾値電圧ＶTH1-
以下の電圧値になったとき、モニター端子９からのクロ
ックが出力されなくなったかどうかを調べる。即ち、図
８（ｂ）のように、電源電圧ＶCCがＶTH1+以上となった
ときにクロックが出力され始めるとともにＶTH1-以下と
なったときにクロックが出力されなくなると、減電圧検
出回路６が正常に動作していると判断される。
【０００７】次に、アナログ回路の減電圧検出動作のテ
ストについて説明する。アナログ回路用の減電圧検出動
作のためのテストモードになるように、テスト信号入力
端子８を介してコントローラ３にアナログ回路用テスト
信号を入力する。コントローラ３は、アナログ回路の減
電圧検出動作の確認テストを行うことを認識し、ライト
・イレーズ回路５をヘッド７がメディアに書き込み動作
を行うためのライトモードにするとともに、コントロー
ラ３内におけるライト・イレーズ回路５を動作させるた
めの機能を持った回路以外の動作を停止させる。そし
て、ライト・イレーズ回路５をライトモードにした後
に、図９（ａ）のように電源電圧ＶCCを変化させる。
ストについて説明する。アナログ回路用の減電圧検出動
作のためのテストモードになるように、テスト信号入力
端子８を介してコントローラ３にアナログ回路用テスト
信号を入力する。コントローラ３は、アナログ回路の減
電圧検出動作の確認テストを行うことを認識し、ライト
・イレーズ回路５をヘッド７がメディアに書き込み動作
を行うためのライトモードにするとともに、コントロー
ラ３内におけるライト・イレーズ回路５を動作させるた
めの機能を持った回路以外の動作を停止させる。そし
て、ライト・イレーズ回路５をライトモードにした後
に、図９（ａ）のように電源電圧ＶCCを変化させる。
【０００８】このとき、ヘッド７のライト側に接続され
る端子５０〜５３のいずれか２端子に電流計と負荷を接
続する。このように電流計及び負荷を接続して、電源電
圧ＶCCを高くする際に閾値電圧ＶTH2+以上の電圧値にな
ったとき、ライト・イレーズ回路５に電流が流れるかど
うかを調べるとともに、電源電圧ＶCCを低くする際に閾
値電圧ＶTH2-以下の電圧値になったとき、ライト・イレ
ーズ回路５に電流が流れなくなったかどうかを調べる。
このとき、図９（ｂ）のように、電源電圧ＶＣＣがＶ
ＴＨ２＋以上となったときに電流が流れ始めるとともに
ＶTH2-以下となったときに電流が流れなくなると、減電
圧検出回路６が正常に動作していると判断される。
る端子５０〜５３のいずれか２端子に電流計と負荷を接
続する。このように電流計及び負荷を接続して、電源電
圧ＶCCを高くする際に閾値電圧ＶTH2+以上の電圧値にな
ったとき、ライト・イレーズ回路５に電流が流れるかど
うかを調べるとともに、電源電圧ＶCCを低くする際に閾
値電圧ＶTH2-以下の電圧値になったとき、ライト・イレ
ーズ回路５に電流が流れなくなったかどうかを調べる。
このとき、図９（ｂ）のように、電源電圧ＶＣＣがＶ
ＴＨ２＋以上となったときに電流が流れ始めるとともに
ＶTH2-以下となったときに電流が流れなくなると、減電
圧検出回路６が正常に動作していると判断される。
【０００９】尚、アナログ回路及びデジタル回路をそれ
ぞれ動作させるための閾値電圧が２種類ずつあるのは、
前記閾値電圧が１種類のとき、半導体集積回路装置を一
旦動作させた後に供給する電源電圧の値が振れたときに
前記アナログ回路及び前記デジタル回路が動作したり停
止したりして、半導体集積回路装置の動作が不安定な状
態にならないようにするためである。
ぞれ動作させるための閾値電圧が２種類ずつあるのは、
前記閾値電圧が１種類のとき、半導体集積回路装置を一
旦動作させた後に供給する電源電圧の値が振れたときに
前記アナログ回路及び前記デジタル回路が動作したり停
止したりして、半導体集積回路装置の動作が不安定な状
態にならないようにするためである。
【００１０】
【発明が解決しようとする課題】上記のようにして、半
導体集積回路装置１’内の減電圧検出回路６がアナログ
回路及びデジタル回路に与える信号を正常なタイミング
で送出するか否かをテストするとき、アナログ回路及び
デジタル回路がそれぞれの回路の影響を受けないように
するために別々に動作させてテストを行う必要があり、
テストに要する時間が長くなってしまう。そのため生産
性が低下し、この半導体集積回路装置の生産にかかるコ
ストが増す。又、減電圧検出回路６の動作を、アナログ
回路及びデジタル回路を介して間接的にテストを行うた
め、減電圧検出回路６が正常に動作しているか否かを正
確に判断することができない。
導体集積回路装置１’内の減電圧検出回路６がアナログ
回路及びデジタル回路に与える信号を正常なタイミング
で送出するか否かをテストするとき、アナログ回路及び
デジタル回路がそれぞれの回路の影響を受けないように
するために別々に動作させてテストを行う必要があり、
テストに要する時間が長くなってしまう。そのため生産
性が低下し、この半導体集積回路装置の生産にかかるコ
ストが増す。又、減電圧検出回路６の動作を、アナログ
回路及びデジタル回路を介して間接的にテストを行うた
め、減電圧検出回路６が正常に動作しているか否かを正
確に判断することができない。
【００１１】このような問題を鑑みて、本発明は、減電
圧検出回路が各回路ブロックに与える信号を正常なタイ
ミングで送出しているか否かを、一回のテストで測定す
ることが可能な半導体集積回路装置を提供することを目
的とする。
圧検出回路が各回路ブロックに与える信号を正常なタイ
ミングで送出しているか否かを、一回のテストで測定す
ることが可能な半導体集積回路装置を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明における半導体集
積回路装置は、第１の電源電圧以上の電圧で動作する第
１の回路ブロックと、前記第１の電源電圧よりも高い第
２の電源電圧以上の電圧で動作する第２の回路ブロック
と、電源電圧の変動に応じて前記第１の電源電圧及び前
記第２の電源電圧を検出し電圧検出信号を出力する電圧
検出回路と、前記第１の回路ブロック及び前記第２の回
路ブロックを評価するためのテスト制御信号を出力する
前記第１の電源電圧よりも低い電圧で動作可能な制御回
路とを有する半導体集積回路装置であって、前記第１の
回路ブロックを評価した結果の出力と前記第２の回路ブ
ロックを評価した結果の出力を電源電圧の変動に応じた
前記電圧検出信号の変化及び前記テスト制御信号に基づ
いて共通の端子から切り換え出力することを特徴とす
る。
積回路装置は、第１の電源電圧以上の電圧で動作する第
１の回路ブロックと、前記第１の電源電圧よりも高い第
２の電源電圧以上の電圧で動作する第２の回路ブロック
と、電源電圧の変動に応じて前記第１の電源電圧及び前
記第２の電源電圧を検出し電圧検出信号を出力する電圧
検出回路と、前記第１の回路ブロック及び前記第２の回
路ブロックを評価するためのテスト制御信号を出力する
前記第１の電源電圧よりも低い電圧で動作可能な制御回
路とを有する半導体集積回路装置であって、前記第１の
回路ブロックを評価した結果の出力と前記第２の回路ブ
ロックを評価した結果の出力を電源電圧の変動に応じた
前記電圧検出信号の変化及び前記テスト制御信号に基づ
いて共通の端子から切り換え出力することを特徴とす
る。
【００１３】
【発明の実施の形態】本発明の第１の実施形態につい
て、図面を参照して説明する。図１は、本実施形態で使
用する半導体集積回路装置のブロック図である。図２
は、図１の半導体集積回路装置内に使用される測定結果
出力回路の回路図である。図３は、減電圧検出回路のテ
ストを行う際のタイムチャートである。図１における半
導体集積回路装置において、図７における半導体集積回
路装置内におけるブロックと同一の目的で使用されるブ
ロックには、同一の記号を付してその詳細な説明は省略
する。
て、図面を参照して説明する。図１は、本実施形態で使
用する半導体集積回路装置のブロック図である。図２
は、図１の半導体集積回路装置内に使用される測定結果
出力回路の回路図である。図３は、減電圧検出回路のテ
ストを行う際のタイムチャートである。図１における半
導体集積回路装置において、図７における半導体集積回
路装置内におけるブロックと同一の目的で使用されるブ
ロックには、同一の記号を付してその詳細な説明は省略
する。
【００１４】図１の半導体集積回路装置１は、図７に示
す半導体集積回路装置１’に測定結果信号出力回路１１
が付加されたものである。この測定結果出力回路１１
は、コントローラ３からテスト信号Ｔ１，Ｔ２が入力さ
れるとともに、減電圧検出回路６からコントローラ３を
ＯＮ／ＯＦＦするための信号Ｌ１及びライト・イレーズ
回路５をＯＮ／ＯＦＦするための信号Ｌ２が入力される
とともに、その測定した結果となる測定結果信号をモニ
ター端子９より出力するように構成されている。又、測
定結果出力回路１１は、電源電圧ＶCC（例えば５Ｖ）が
供給される。尚、前記信号Ｌ１，Ｌ２がＨｉとなると
き、コントローラ３、ライト・イレーズ回路５がそれぞ
れＯＮとなる。
す半導体集積回路装置１’に測定結果信号出力回路１１
が付加されたものである。この測定結果出力回路１１
は、コントローラ３からテスト信号Ｔ１，Ｔ２が入力さ
れるとともに、減電圧検出回路６からコントローラ３を
ＯＮ／ＯＦＦするための信号Ｌ１及びライト・イレーズ
回路５をＯＮ／ＯＦＦするための信号Ｌ２が入力される
とともに、その測定した結果となる測定結果信号をモニ
ター端子９より出力するように構成されている。又、測
定結果出力回路１１は、電源電圧ＶCC（例えば５Ｖ）が
供給される。尚、前記信号Ｌ１，Ｌ２がＨｉとなると
き、コントローラ３、ライト・イレーズ回路５がそれぞ
れＯＮとなる。
【００１５】又、テスト信号Ｔ１は、減電圧検出回路６
をテストするためのテスト信号がテスト信号入力端子８
に入力されたとき、コントローラ３から測定結果出力回
路１１に送出される。又、テスト信号Ｔ２は、減電圧検
出回路６のテスト以外の回路のテストを行うためのテス
ト信号がテスト信号入力端子８に入力されたとき、結果
信号Ａとともにコントローラ３から測定結果出力回路１
１に送出される。尚、結果信号Ａは減電圧検出回路６以
外の回路のテストを行ったときのテスト結果を示す信号
である。
をテストするためのテスト信号がテスト信号入力端子８
に入力されたとき、コントローラ３から測定結果出力回
路１１に送出される。又、テスト信号Ｔ２は、減電圧検
出回路６のテスト以外の回路のテストを行うためのテス
ト信号がテスト信号入力端子８に入力されたとき、結果
信号Ａとともにコントローラ３から測定結果出力回路１
１に送出される。尚、結果信号Ａは減電圧検出回路６以
外の回路のテストを行ったときのテスト結果を示す信号
である。
【００１６】この測定結果出力回路１１について、図２
を使用して説明する。図２に示す測定結果出力回路１１
は、減電圧検出回路６から送出される信号Ｌ２を反転す
るＮＯＴ回路２１と、減電圧検出回路６から送出される
テスト信号Ｌ１とテスト信号Ｌ２をＮＯＴ回路２１で反
転した信号とが入力されるＮＡＮＤ回路２２と、ＮＡＮ
Ｄ回路２２から送出される信号とコントローラ３から送
出されるテスト信号Ｔ１が入力されるＡＮＤ回路２３
と、コントローラ３から送出されるテスト信号Ｔ２及び
結果信号Ａが入力されるＡＮＤ回路２４と、ＡＮＤ回路
２３，２４から送出される信号が入力されるＮＯＲ回路
２５と、ＮＯＲ回路２５から送出される信号を反転する
ＮＯＴ回路２６とから構成される。
を使用して説明する。図２に示す測定結果出力回路１１
は、減電圧検出回路６から送出される信号Ｌ２を反転す
るＮＯＴ回路２１と、減電圧検出回路６から送出される
テスト信号Ｌ１とテスト信号Ｌ２をＮＯＴ回路２１で反
転した信号とが入力されるＮＡＮＤ回路２２と、ＮＡＮ
Ｄ回路２２から送出される信号とコントローラ３から送
出されるテスト信号Ｔ１が入力されるＡＮＤ回路２３
と、コントローラ３から送出されるテスト信号Ｔ２及び
結果信号Ａが入力されるＡＮＤ回路２４と、ＡＮＤ回路
２３，２４から送出される信号が入力されるＮＯＲ回路
２５と、ＮＯＲ回路２５から送出される信号を反転する
ＮＯＴ回路２６とから構成される。
【００１７】このような構成の測定結果出力回路１１
は、減電圧検出回路６をテストするとき、Ｈｉのテスト
信号Ｔ１が入力されるとともにＬｏｗのテスト信号Ｔ２
が入力されている。従って、信号Ｌ１，Ｌ２がともにＬ
ｏｗのときは、Ｈｉの信号が出力され、その後、信号Ｌ
１，Ｌ２がＨｉ、ＬｏｗとなるとＬｏｗの信号をモニタ
ー端子９に送出し、次に、信号Ｌ１，Ｌ２がどちらもＨ
ｉとなるとＨｉの信号をモニター端子９に送出する。
又、減電圧検出回路６以外の回路のテストを行うとき
は、テスト信号Ｔ１をＬｏｗとするとともにテスト信号
Ｔ２をＨｉにし、入力される結果信号Ａをモニター端子
９に送出する。
は、減電圧検出回路６をテストするとき、Ｈｉのテスト
信号Ｔ１が入力されるとともにＬｏｗのテスト信号Ｔ２
が入力されている。従って、信号Ｌ１，Ｌ２がともにＬ
ｏｗのときは、Ｈｉの信号が出力され、その後、信号Ｌ
１，Ｌ２がＨｉ、ＬｏｗとなるとＬｏｗの信号をモニタ
ー端子９に送出し、次に、信号Ｌ１，Ｌ２がどちらもＨ
ｉとなるとＨｉの信号をモニター端子９に送出する。
又、減電圧検出回路６以外の回路のテストを行うとき
は、テスト信号Ｔ１をＬｏｗとするとともにテスト信号
Ｔ２をＨｉにし、入力される結果信号Ａをモニター端子
９に送出する。
【００１８】このような測定結果出力回路１１を有する
半導体集積回路装置１内の減電圧検出回路６をテストし
たときに、この減電圧検出回路６が正常に動作した場合
の動作について、以下に説明する。まず、コントローラ
３が動作可能な電源電圧（例えば、２．５Ｖ）が印加さ
れた後、テスト信号入力端子８にテスト信号が入力さ
れ、コントローラ３で減電圧検出回路６のテストを行う
ことを認識する。次に、測定結果出力回路１１にＨｉの
テスト信号Ｔ１とＬｏｗのテスト信号Ｔ２を送出すると
ともに、図３（ａ）のように電源電圧ＶCCを変化させな
がら半導体集積回路装置１に印加される。このように、
測定結果出力回路１１にＨｉのテスト信号Ｔ１とＬｏｗ
のテスト信号Ｔ２が入力されるので、信号Ｌ１，Ｌ２を
ＮＯＴ回路２１及びＮＡＮＤ回路２２で演算した結果が
測定結果出力回路１１より出力される。
半導体集積回路装置１内の減電圧検出回路６をテストし
たときに、この減電圧検出回路６が正常に動作した場合
の動作について、以下に説明する。まず、コントローラ
３が動作可能な電源電圧（例えば、２．５Ｖ）が印加さ
れた後、テスト信号入力端子８にテスト信号が入力さ
れ、コントローラ３で減電圧検出回路６のテストを行う
ことを認識する。次に、測定結果出力回路１１にＨｉの
テスト信号Ｔ１とＬｏｗのテスト信号Ｔ２を送出すると
ともに、図３（ａ）のように電源電圧ＶCCを変化させな
がら半導体集積回路装置１に印加される。このように、
測定結果出力回路１１にＨｉのテスト信号Ｔ１とＬｏｗ
のテスト信号Ｔ２が入力されるので、信号Ｌ１，Ｌ２を
ＮＯＴ回路２１及びＮＡＮＤ回路２２で演算した結果が
測定結果出力回路１１より出力される。
【００１９】半導体集積回路装置１に図３（ａ）のよう
な電源電圧ＶCCが印加されると、その電源電圧ＶCCがコ
ントローラ３を動作させる閾値電圧ＶTH1+になるまで、
減電圧検出回路６から送出される信号Ｌ１，Ｌ２が両方
ともＬｏｗの信号となるため、モニター端子９よりＨｉ
の信号が出力される。電源電圧ＶCCが閾値電圧ＶTH1+を
越えると、電源電圧ＶCCがライト・イレーズ回路５を動
作させる閾値電圧ＶTH2+になるまで、減電圧検出回路６
から送出される信号Ｌ１，Ｌ２がそれぞれＨｉ，Ｌｏｗ
の信号となるので、モニター端子９よりＬｏｗの信号が
出力される。
な電源電圧ＶCCが印加されると、その電源電圧ＶCCがコ
ントローラ３を動作させる閾値電圧ＶTH1+になるまで、
減電圧検出回路６から送出される信号Ｌ１，Ｌ２が両方
ともＬｏｗの信号となるため、モニター端子９よりＨｉ
の信号が出力される。電源電圧ＶCCが閾値電圧ＶTH1+を
越えると、電源電圧ＶCCがライト・イレーズ回路５を動
作させる閾値電圧ＶTH2+になるまで、減電圧検出回路６
から送出される信号Ｌ１，Ｌ２がそれぞれＨｉ，Ｌｏｗ
の信号となるので、モニター端子９よりＬｏｗの信号が
出力される。
【００２０】次に、電源電圧ＶCCが閾値電圧ＶTH2+を越
えると、電源電圧ＶCCがライト・イレーズ回路５を停止
させる閾値電圧ＶTH2-まで下がるまで、減電圧検出回路
６から送出される信号Ｌ１，Ｌ２が両方ともＨｉの信号
となるため、モニター端子９よりＨｉの信号が出力され
る。電源電圧ＶCCが閾値電圧ＶTH2-まで下がると、電源
電圧ＶCCがコントローラ３を停止させる閾値電圧ＶTH1-
まで下がるまで、減電圧検出回路６から送出される信号
Ｌ１，Ｌ２がそれぞれＨｉ，Ｌｏｗの信号となるので、
モニター端子９よりＬｏｗの信号が出力される。
えると、電源電圧ＶCCがライト・イレーズ回路５を停止
させる閾値電圧ＶTH2-まで下がるまで、減電圧検出回路
６から送出される信号Ｌ１，Ｌ２が両方ともＨｉの信号
となるため、モニター端子９よりＨｉの信号が出力され
る。電源電圧ＶCCが閾値電圧ＶTH2-まで下がると、電源
電圧ＶCCがコントローラ３を停止させる閾値電圧ＶTH1-
まで下がるまで、減電圧検出回路６から送出される信号
Ｌ１，Ｌ２がそれぞれＨｉ，Ｌｏｗの信号となるので、
モニター端子９よりＬｏｗの信号が出力される。
【００２１】更に、電源電圧ＶCCが閾値電圧ＶTH1-まで
下がると、減電圧検出回路から送出される信号Ｌ１，Ｌ
２が両方ともＬｏｗの信号となるため、モニター端子９
よりＨｉの信号が出力される。尚、このようなテストを
行っている間、アナログ回路４及びライト・イレーズ回
路５はＯＦＦの状態としても良い。又、前記閾値電圧Ｖ
TH1+，ＶTH2+，ＶTH1-，ＶTF2-の関係は下のようにな
る。 ＶTH1+＜ＶTH2+ ＶTH1-＜ＶTH2- ＶTH1+＞ＶTH1- ＶTH2+＞ＶTH2-
下がると、減電圧検出回路から送出される信号Ｌ１，Ｌ
２が両方ともＬｏｗの信号となるため、モニター端子９
よりＨｉの信号が出力される。尚、このようなテストを
行っている間、アナログ回路４及びライト・イレーズ回
路５はＯＦＦの状態としても良い。又、前記閾値電圧Ｖ
TH1+，ＶTH2+，ＶTH1-，ＶTF2-の関係は下のようにな
る。 ＶTH1+＜ＶTH2+ ＶTH1-＜ＶTH2- ＶTH1+＞ＶTH1- ＶTH2+＞ＶTH2-
【００２２】本発明の第２の実施形態について、図面を
参照して説明する。図４は、本実施形態で使用する半導
体集積回路装置の内部構造を示すブロック図である。図
５は、図４に示す半導体集積回路装置内に使用される測
定結果出力回路の回路図である。図６は、減電圧検出回
路のテストを行う際のタイムチャートである。
参照して説明する。図４は、本実施形態で使用する半導
体集積回路装置の内部構造を示すブロック図である。図
５は、図４に示す半導体集積回路装置内に使用される測
定結果出力回路の回路図である。図６は、減電圧検出回
路のテストを行う際のタイムチャートである。
【００２３】本実施形態において、半導体集積回路装置
３０内にコントローラ３１と２つの回路３２，３３があ
り、それぞれ、別々の閾値で動作させる必要があるもの
とする。更に、半導体集積回路装置３０は、供給される
電源電圧の大きさによりコントローラ３１及び回路３
２，３３をＯＮ／ＯＦＦする減電圧検出回路３４と、テ
スト信号が入力されるテスト信号入力端子３５と、減電
圧検出回路３４からの信号Ｌ１，Ｌ２，Ｌ３と、コント
ローラ３１からのテスト信号Ｔ１，Ｔ２及び結果信号Ａ
とが入力される測定結果出力回路３６と、測定結果出力
回路３６から送出される測定結果信号を出力するモニタ
ー端子３７とを有する。又、それぞれのブロックを接続
する線は信号Ｌ１，Ｌ２，Ｌ３、テスト信号Ｔ１，Ｔ２
及び結果信号Ａが流れる信号線を表す。
３０内にコントローラ３１と２つの回路３２，３３があ
り、それぞれ、別々の閾値で動作させる必要があるもの
とする。更に、半導体集積回路装置３０は、供給される
電源電圧の大きさによりコントローラ３１及び回路３
２，３３をＯＮ／ＯＦＦする減電圧検出回路３４と、テ
スト信号が入力されるテスト信号入力端子３５と、減電
圧検出回路３４からの信号Ｌ１，Ｌ２，Ｌ３と、コント
ローラ３１からのテスト信号Ｔ１，Ｔ２及び結果信号Ａ
とが入力される測定結果出力回路３６と、測定結果出力
回路３６から送出される測定結果信号を出力するモニタ
ー端子３７とを有する。又、それぞれのブロックを接続
する線は信号Ｌ１，Ｌ２，Ｌ３、テスト信号Ｔ１，Ｔ２
及び結果信号Ａが流れる信号線を表す。
【００２４】尚、コントローラ３１は装置全体を制御す
るような制御回路であり、コントローラ３１、回路３
２，３３、減電圧検出回路３４、及び測定結果出力回路
３６はそれぞれ、第１の実施形態と同様に電源電圧が供
給される。又、本実施形態では、減電圧検出回路３４と
測定結果出力回路３６についてを主に言及するので、回
路３２，３３については、その動作が限定されるもので
なく任意の回路で良い。又、電源電圧を立ち上げる際、
コントローラ３１及び回路３２，３３を動作させるため
の閾値電圧は、それぞれ、ＶTH1+，ＶTH2+，ＶTH3+とな
り、電源電圧を下げる際、コントローラ３１及び回路３
２，３３を停止させるための閾値電圧は、それぞれ、Ｖ
TH1ー，ＶTH2ー，ＶTH3ーとなる。
るような制御回路であり、コントローラ３１、回路３
２，３３、減電圧検出回路３４、及び測定結果出力回路
３６はそれぞれ、第１の実施形態と同様に電源電圧が供
給される。又、本実施形態では、減電圧検出回路３４と
測定結果出力回路３６についてを主に言及するので、回
路３２，３３については、その動作が限定されるもので
なく任意の回路で良い。又、電源電圧を立ち上げる際、
コントローラ３１及び回路３２，３３を動作させるため
の閾値電圧は、それぞれ、ＶTH1+，ＶTH2+，ＶTH3+とな
り、電源電圧を下げる際、コントローラ３１及び回路３
２，３３を停止させるための閾値電圧は、それぞれ、Ｖ
TH1ー，ＶTH2ー，ＶTH3ーとなる。
【００２５】このような半導体集積回路装置３０の測定
結果出力回路３６について、図５を使用して説明する。
図５に示す測定結果出力回路３６は、減電圧検出回路３
４から送出される信号Ｌ２を反転するＮＯＴ回路４０
と、テスト信号Ｌ２をＮＯＴ回路４１で反転した信号と
減電圧検出回路３４から送出されるテスト信号Ｌ３が入
力されるＯＲ回路４１と、減電圧検出回路３４から送出
されるテスト信号Ｌ１とＯＲ回路４１から送出される信
号が入力されるＡＮＤ回路４２と、ＡＮＤ回路４２から
送出される信号とコントローラ３１から送出されるテス
ト信号Ｔ１が入力されるＡＮＤ回路４３と、コントロー
ラ３１から送出されるテスト信号Ｔ２及び結果信号Ａが
入力されるＡＮＤ回路４４と、ＡＮＤ回路４３，４４か
ら送出される信号が入力されるＮＯＲ回路４５と、ＮＯ
Ｒ回路４５から送出される信号を反転するＮＯＴ回路４
６とから構成される。
結果出力回路３６について、図５を使用して説明する。
図５に示す測定結果出力回路３６は、減電圧検出回路３
４から送出される信号Ｌ２を反転するＮＯＴ回路４０
と、テスト信号Ｌ２をＮＯＴ回路４１で反転した信号と
減電圧検出回路３４から送出されるテスト信号Ｌ３が入
力されるＯＲ回路４１と、減電圧検出回路３４から送出
されるテスト信号Ｌ１とＯＲ回路４１から送出される信
号が入力されるＡＮＤ回路４２と、ＡＮＤ回路４２から
送出される信号とコントローラ３１から送出されるテス
ト信号Ｔ１が入力されるＡＮＤ回路４３と、コントロー
ラ３１から送出されるテスト信号Ｔ２及び結果信号Ａが
入力されるＡＮＤ回路４４と、ＡＮＤ回路４３，４４か
ら送出される信号が入力されるＮＯＲ回路４５と、ＮＯ
Ｒ回路４５から送出される信号を反転するＮＯＴ回路４
６とから構成される。
【００２６】このような構成の測定結果出力回路３６
は、減電圧検出回路３４をテストするとき、Ｈｉのテス
ト信号Ｔ１が入力されるとともにＬｏｗのテスト信号Ｔ
２が入力されている。従って、信号Ｌ１，Ｌ２，Ｌ３が
全てＬｏｗのときはＬｏｗの信号が出力され、その後、
信号Ｌ１，Ｌ２，Ｌ３がＨｉ，Ｌｏｗ，Ｌｏｗとなると
Ｈｉの信号をモニター端子３７に送出し、次に、信号Ｌ
１，Ｌ２，Ｌ３がＨｉ，Ｈｉ，ＬｏｗとなるとＬｏｗの
信号をモニター端子３７に送出する。更に、信号Ｌ１，
Ｌ２，Ｌ３がどれもＨｉとなるとＨｉの信号をモニター
端子３７に送出する。又、減電圧検出回路３４以外の回
路のテストを行うときは、テスト信号Ｔ１をＬｏｗとす
るとともにテスト信号Ｔ２をＨｉにし、入力される結果
信号Ａをモニター端子３７に送出する。
は、減電圧検出回路３４をテストするとき、Ｈｉのテス
ト信号Ｔ１が入力されるとともにＬｏｗのテスト信号Ｔ
２が入力されている。従って、信号Ｌ１，Ｌ２，Ｌ３が
全てＬｏｗのときはＬｏｗの信号が出力され、その後、
信号Ｌ１，Ｌ２，Ｌ３がＨｉ，Ｌｏｗ，Ｌｏｗとなると
Ｈｉの信号をモニター端子３７に送出し、次に、信号Ｌ
１，Ｌ２，Ｌ３がＨｉ，Ｈｉ，ＬｏｗとなるとＬｏｗの
信号をモニター端子３７に送出する。更に、信号Ｌ１，
Ｌ２，Ｌ３がどれもＨｉとなるとＨｉの信号をモニター
端子３７に送出する。又、減電圧検出回路３４以外の回
路のテストを行うときは、テスト信号Ｔ１をＬｏｗとす
るとともにテスト信号Ｔ２をＨｉにし、入力される結果
信号Ａをモニター端子３７に送出する。
【００２７】このような構成の測定結果出力回路３６を
有する半導体集積回路装置３０において、減電圧検出回
路３４をテストしたときに、この減電圧検出回路３４が
正常に動作した場合の動作について、以下に説明する。
まず、テスト信号入力端子３５にテスト信号が入力さ
れ、コントローラ３１で減電圧検出回路３４のテストを
行うことを認識する。次に、測定結果出力回路３６にＨ
ｉのテスト信号Ｔ１とＬｏｗのテスト信号Ｔ２を送出す
るとともに、図６（ａ）のような電源電圧が半導体集積
回路装置３０に印加される。このように、測定結果出力
回路３６にＨｉのテスト信号Ｔ１とＬｏｗのテスト信号
Ｔ２が入力されるので、信号Ｌ１，Ｌ２，Ｌ３をＮＯＴ
回路４０、ＯＲ回路４１、ＡＮＤ回路４２で演算された
結果が測定結果出力回路３６より出力される。
有する半導体集積回路装置３０において、減電圧検出回
路３４をテストしたときに、この減電圧検出回路３４が
正常に動作した場合の動作について、以下に説明する。
まず、テスト信号入力端子３５にテスト信号が入力さ
れ、コントローラ３１で減電圧検出回路３４のテストを
行うことを認識する。次に、測定結果出力回路３６にＨ
ｉのテスト信号Ｔ１とＬｏｗのテスト信号Ｔ２を送出す
るとともに、図６（ａ）のような電源電圧が半導体集積
回路装置３０に印加される。このように、測定結果出力
回路３６にＨｉのテスト信号Ｔ１とＬｏｗのテスト信号
Ｔ２が入力されるので、信号Ｌ１，Ｌ２，Ｌ３をＮＯＴ
回路４０、ＯＲ回路４１、ＡＮＤ回路４２で演算された
結果が測定結果出力回路３６より出力される。
【００２８】半導体集積回路装置３０に図６（ａ）のよ
うな電源電圧が印加されると、その電源電圧がコントロ
ーラ３１を動作させる閾値電圧ＶTH1+になるまで、減電
圧検出回路３４から送出される信号Ｌ１，Ｌ２，Ｌ３が
どれもＬｏｗの信号となるため、モニター端子３７より
Ｌｏｗの信号が出力される。電源電圧が閾値電圧ＶTH1+
を越えると、電源電圧が回路３２を動作させる閾値電圧
ＶTH2+になるまで、減電圧検出回路３４から送出される
信号Ｌ１，Ｌ２，Ｌ３がそれぞれＨｉ，Ｌｏｗ，Ｌｏｗ
の信号となるので、モニター端子３７よりＨｉの信号が
出力される。更に、電源電圧が閾値電圧ＶTH2+を越える
と、電源電圧が回路３３を動作させる閾値電圧ＶTH3+に
なるまで、減電圧検出回路３４から送出される信号Ｌ
１，Ｌ２，Ｌ３がそれぞれＨｉ，Ｈｉ，Ｌｏｗの信号と
なるので、モニター端子３７よりＬｏｗの信号が出力さ
れる。
うな電源電圧が印加されると、その電源電圧がコントロ
ーラ３１を動作させる閾値電圧ＶTH1+になるまで、減電
圧検出回路３４から送出される信号Ｌ１，Ｌ２，Ｌ３が
どれもＬｏｗの信号となるため、モニター端子３７より
Ｌｏｗの信号が出力される。電源電圧が閾値電圧ＶTH1+
を越えると、電源電圧が回路３２を動作させる閾値電圧
ＶTH2+になるまで、減電圧検出回路３４から送出される
信号Ｌ１，Ｌ２，Ｌ３がそれぞれＨｉ，Ｌｏｗ，Ｌｏｗ
の信号となるので、モニター端子３７よりＨｉの信号が
出力される。更に、電源電圧が閾値電圧ＶTH2+を越える
と、電源電圧が回路３３を動作させる閾値電圧ＶTH3+に
なるまで、減電圧検出回路３４から送出される信号Ｌ
１，Ｌ２，Ｌ３がそれぞれＨｉ，Ｈｉ，Ｌｏｗの信号と
なるので、モニター端子３７よりＬｏｗの信号が出力さ
れる。
【００２９】次に、電源電圧が閾値電圧ＶTH3+を越える
と、電源電圧が回路３３を停止させる閾値電圧ＶTH3-ま
で下がるまで、減電圧検出回路３４から送出される信号
Ｌ１，Ｌ２，Ｌ３がどれもＨｉの信号となるため、モニ
ター端子３７よりＨｉの信号が出力される。電源電圧が
閾値電圧ＶTH3-まで下がると、その電圧が回路３２を停
止させる閾値電圧ＶTH2-まで下がるまで、減電圧検出回
路３４から送出される信号Ｌ１，Ｌ２，Ｌ３がそれぞれ
Ｈｉ，Ｈｉ，Ｌｏｗの信号となるので、モニター端子３
７よりＬｏｗの信号が出力される。更に、電源電圧が閾
値電圧ＶTH2-まで下がると、その電圧がコントローラ３
１を停止させる閾値電圧ＶTH1-まで下がるまで、減電圧
検出回路３４から送出される信号Ｌ１，Ｌ２，Ｌ３がそ
れぞれＨｉ，Ｌｏｗ，Ｌｏｗの信号となるので、モニタ
ー端子３７よりＨｉの信号が出力される。
と、電源電圧が回路３３を停止させる閾値電圧ＶTH3-ま
で下がるまで、減電圧検出回路３４から送出される信号
Ｌ１，Ｌ２，Ｌ３がどれもＨｉの信号となるため、モニ
ター端子３７よりＨｉの信号が出力される。電源電圧が
閾値電圧ＶTH3-まで下がると、その電圧が回路３２を停
止させる閾値電圧ＶTH2-まで下がるまで、減電圧検出回
路３４から送出される信号Ｌ１，Ｌ２，Ｌ３がそれぞれ
Ｈｉ，Ｈｉ，Ｌｏｗの信号となるので、モニター端子３
７よりＬｏｗの信号が出力される。更に、電源電圧が閾
値電圧ＶTH2-まで下がると、その電圧がコントローラ３
１を停止させる閾値電圧ＶTH1-まで下がるまで、減電圧
検出回路３４から送出される信号Ｌ１，Ｌ２，Ｌ３がそ
れぞれＨｉ，Ｌｏｗ，Ｌｏｗの信号となるので、モニタ
ー端子３７よりＨｉの信号が出力される。
【００３０】又、電源電圧が閾値電圧ＶTH1-まで下がる
と、減電圧検出回路３４から送出される信号Ｌ１，Ｌ
２，Ｌ３がどれもＬｏｗの信号となるため、モニター端
子９よりＬｏｗの信号が出力される。尚、このようなテ
ストを行っている間、回路３２，３３はＯＦＦの状態と
しても良い。又、前記閾値電圧ＶTH1+，ＶTH2+，
ＶTH3+，ＶTH1-，ＶTF2-，ＶTF3-の関係は下のようにな
る。 ＶTH1+＜ＶTH2+＜ＶTH3+ ＶTH1-＜ＶTH2-＜ＶTH3- ＶTH1+＞ＶTH1- ＶTH2+＞ＶTH2- ＶTH3+＞ＶTH3-
と、減電圧検出回路３４から送出される信号Ｌ１，Ｌ
２，Ｌ３がどれもＬｏｗの信号となるため、モニター端
子９よりＬｏｗの信号が出力される。尚、このようなテ
ストを行っている間、回路３２，３３はＯＦＦの状態と
しても良い。又、前記閾値電圧ＶTH1+，ＶTH2+，
ＶTH3+，ＶTH1-，ＶTF2-，ＶTF3-の関係は下のようにな
る。 ＶTH1+＜ＶTH2+＜ＶTH3+ ＶTH1-＜ＶTH2-＜ＶTH3- ＶTH1+＞ＶTH1- ＶTH2+＞ＶTH2- ＶTH3+＞ＶTH3-
【００３１】尚、第１及び第２の実施形態において、測
定結果出力回路をコントローラの外部に設けたが、この
コントローラ内部に測定結果出力回路を設けても良い。
又、従来と同様に、各ブロックへの電源端子を個別に設
けるようにしても構わない。又、モニター端子は１つに
限定されるものでなく、複数個の端子の出力により測定
するようにしても構わない。
定結果出力回路をコントローラの外部に設けたが、この
コントローラ内部に測定結果出力回路を設けても良い。
又、従来と同様に、各ブロックへの電源端子を個別に設
けるようにしても構わない。又、モニター端子は１つに
限定されるものでなく、複数個の端子の出力により測定
するようにしても構わない。
【００３２】
【発明の効果】本発明の半導体集積回路装置によると、
減電圧検出回路が送出する第１の信号及び第２の信号を
測定結果出力回路を介して、測定結果信号として端子よ
り出力することができるとともに、減電圧検出回路の動
作のテストを行ったときに、前記端子より時系列的に前
記第１及び第２の信号が送出されているか否かを確認す
ることができる。よって、減電圧検出回路が各回路ブロ
ックに信号を与えているか否かを別々にテストする必要
がなく、一度にテストすることができるので、測定効率
が向上し、生産性が向上する。又測定結果端子の数が少
なくてすむので、半導体集積回路装置の小型化も可能に
なる。
減電圧検出回路が送出する第１の信号及び第２の信号を
測定結果出力回路を介して、測定結果信号として端子よ
り出力することができるとともに、減電圧検出回路の動
作のテストを行ったときに、前記端子より時系列的に前
記第１及び第２の信号が送出されているか否かを確認す
ることができる。よって、減電圧検出回路が各回路ブロ
ックに信号を与えているか否かを別々にテストする必要
がなく、一度にテストすることができるので、測定効率
が向上し、生産性が向上する。又測定結果端子の数が少
なくてすむので、半導体集積回路装置の小型化も可能に
なる。
【００３３】又、減電圧検出回路から送出される第１及
び第２の信号を直接測定結果出力回路に入力して、前記
端子より測定結果信号を出力するので、減電圧検出回路
を動作させるための回路のみを動作させてテストするこ
とができる。よって、減電圧検出回路の動作を行うため
の回路以外のものは、停止させることができるので、他
の回路による影響を抑えることができるとともに、他の
回路の異常に影響されずに減電圧検出回路を直接テスト
することができる。
び第２の信号を直接測定結果出力回路に入力して、前記
端子より測定結果信号を出力するので、減電圧検出回路
を動作させるための回路のみを動作させてテストするこ
とができる。よって、減電圧検出回路の動作を行うため
の回路以外のものは、停止させることができるので、他
の回路による影響を抑えることができるとともに、他の
回路の異常に影響されずに減電圧検出回路を直接テスト
することができる。
【図１】第１の実施形態で使用する半導体集積回路装置
の内部構成を示すブロック図。
の内部構成を示すブロック図。
【図２】図１に示す半導体集積回路装置内の測定結果出
力回路の内部構成を示す回路図。
力回路の内部構成を示す回路図。
【図３】第１の実施形態における減電圧検出回路のテス
トを行う際のタイムチャート。
トを行う際のタイムチャート。
【図４】第２の実施形態で使用する半導体集積回路装置
の内部構成を示すブロック図。
の内部構成を示すブロック図。
【図５】図４に示す半導体集積回路装置内に設けられる
測定結果出力回路の内部構成を示す回路図。
測定結果出力回路の内部構成を示す回路図。
【図６】第２の実施形態における減電圧検出回路のテス
トを行う際のタイムチャート。
トを行う際のタイムチャート。
【図７】従来の半導体集積回路装置の内部構成を示すブ
ロック図。
ロック図。
【図８】従来の減電圧検出回路のテストを行う際のタイ
ムチャート。
ムチャート。
【図９】従来の減電圧検出回路のテストを行う際のタイ
ムチャート。
ムチャート。
１，３０ 半導体集積回路装置 ２ パワートランジスタ ３，３１ コントローラ ４ アナログ回路 ５ ライト・イレーズ回路 ６，３４ 減電圧検出回路 ７ ヘッド ８，３６ テスト信号入力端子 ９，３７ モニター端子 １０ 発振回路 １１，３５ 測定結果出力回路 ２１，２６，４０，４６ ＮＯＴ回路 ２２ ＮＡＮＤ回路 ２３，２４，４２，４３，４４ ＡＮＤ回路 ２５，４５ ＮＯＲ回路 ３２，３３ 回路 ４１ ＯＲ回路 ５０，５１，５２，５３，５４，５５ 端子
Claims (1)
- 【請求項１】 第１の電源電圧以上の電圧で動作する第
１の回路ブロックと、前記第１の電源電圧よりも高い第
２の電源電圧以上の電圧で動作する第２の回路ブロック
と、電源電圧の変動に応じて前記第１の電源電圧及び前
記第２の電源電圧を検出し電圧検出信号を出力する電圧
検出回路と、前記第１の回路ブロック及び前記第２の回
路ブロックを評価するためのテスト制御信号を出力する
前記第１の電源電圧よりも低い電圧で動作可能な制御回
路とを有する半導体集積回路装置であって、 前記第１の回路ブロックを評価した結果の出力と前記第
２の回路ブロックを評価した結果の出力を電源電圧の変
動に応じた前記電圧検出信号の変化及び前記テスト制御
信号に基づいて共通の端子から切り換え出力することを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136874A JP2000329823A (ja) | 1999-05-18 | 1999-05-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136874A JP2000329823A (ja) | 1999-05-18 | 1999-05-18 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000329823A true JP2000329823A (ja) | 2000-11-30 |
Family
ID=15185559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11136874A Pending JP2000329823A (ja) | 1999-05-18 | 1999-05-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000329823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009257897A (ja) * | 2008-04-16 | 2009-11-05 | Mitsumi Electric Co Ltd | タイマーを内蔵した半導体集積回路 |
-
1999
- 1999-05-18 JP JP11136874A patent/JP2000329823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009257897A (ja) * | 2008-04-16 | 2009-11-05 | Mitsumi Electric Co Ltd | タイマーを内蔵した半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
| US5731700A (en) | Quiescent power supply current test method and apparatus for integrated circuits | |
| US7474290B2 (en) | Semiconductor device and testing method thereof | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| US7443373B2 (en) | Semiconductor device and the method of testing the same | |
| JP2005031080A (ja) | 集積回路素子の並列試験装置及び方法 | |
| JP2000329823A (ja) | 半導体集積回路装置 | |
| US6774656B2 (en) | Self-test for leakage current of driver/receiver stages | |
| WO2020217925A1 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| US6313669B1 (en) | Buffer circuitry | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JP2001053232A (ja) | 半導体集積回路及びそのテスト方法 | |
| JP3481402B2 (ja) | 論理集積回路の試験装置 | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| JPH09304487A (ja) | 半導体記憶装置 | |
| JP2765508B2 (ja) | 半導体集積回路およびその試験方法 | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP2021141204A (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| JP2009053130A (ja) | 半導体装置 | |
| JP2006317398A (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
| JP3093685B2 (ja) | 集積回路およびその機能試験方法 | |
| JPH11133101A (ja) | 静止電源電流テスト回路 | |
| JP3062117B2 (ja) | 半導体装置 | |
| JP3156870B2 (ja) | 半導体集積回路装置及びその電気的特性試験方法 | |
| JPH1114707A (ja) | 半導体装置 |