JPH08223066A

JPH08223066A - Ｆｍ多重信号の受信回路

Info

Publication number: JPH08223066A
Application number: JP7028122A
Authority: JP
Inventors: Kazuhiro Kimura; 和広木村; Shigeaki Hayashibe; 茂明林部; Yutaka Hirakoso; 豊平社; Takahiko Masumoto; 隆彦増本; Shizuka Ishimura; 静石村; Toshiyuki Ozawa; 利行小沢
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-02-16
Filing date: 1995-02-16
Publication date: 1996-08-30
Anticipated expiration: 2016-10-29
Also published as: JP3223062B2

Abstract

(57)【要約】【目的】ＰＬＬ周波数シンセサイザ回路内部の発振
器に結合される振動子の固有周波数の選択幅を広げるこ
とのできるＦＭ多重信号の受信回路を提供することを目
的とする。【構成】第１のＰＬＬ周波数シンセサイザ回路３に使
用されるクロック信号ＣＬＫ１を基に、スイッチドキャ
パシタフィルタ２１及び遅延検波回路４２に使用される
クロック信号ＣＬＫ２を第２のＰＬＬ周波数シンセサイ
ザ回路４５で作成する様にした。更に、選局された放送
局の搬送波信号にデジタル信号が存在することを検出し
た制御回路５２の出力に基づき、スイッチドキャパシタ
フィルタ２１、遅延検波回路４２及び第２のＰＬＬ周波
数シンセサイザ回路４５を動作させる様にした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＭ多重信号の受信回
路に関する。

【０００２】

【従来の技術】ＦＭ放送は、現在ステレオ音声放送とし
て広く親しまれているが、最近ではステレオ信号の周波
数帯域より上の周波数帯域に各種情報を符号化したデジ
タル信号を多重した所謂ＦＭ多重放送が一部放送開始さ
れている。このＦＭ多重放送を受信することにより利用
者が受けられるサービスとしては、例えば、音声番組と
は独立した情報（ニュース、天気予報、株価情報等）、
音声番組の補完情報（音楽に合わせて歌詞を流すカラオ
ケ放送、タイトル名、アーティスト名等）の提供が実現
されている。更に今後のサービスとして、道路交通情報
を車内モニタに表示させるシステム等も検討されてい
る。

【０００３】ところで、ＦＭ多重放送を受信する受信機
には、少なくとも、選局された放送局から送出されて来
る搬送波信号の周波数に同調を取るＰＬＬ周波数シンセ
サイザ回路と、前記搬送波信号の周波数及び前記ＰＬＬ
周波数シンセサイザ回路の出力信号の周波数を基に得ら
れた中間周波数信号がＦＭ検波された後に、前記デジタ
ル信号の周波数帯域を抜き取るフィルタ回路と、前記フ
ィルタ回路から得られた周波数帯域から前記デジタル信
号を復元する検波回路と、が内蔵されている。ところ
が、前記ＰＬＬ周波数シンセサイザ回路、前記フィルタ
回路、及び前記検波回路は各々動作クロック入力を必要
とする構造であり、従来は、前記ＰＬＬ周波数シンセサ
イザ回路に使用されるクロック信号即ち前記ＰＬＬ周波
数シンセサイザ回路内部に設けた発振器から発生するク
ロック信号を、そのまま直接前記フィルタ回路及び前記
検波回路に印加し共通に使用していた。

【０００４】

【発明が解決しようとする課題】しかしながら、前記Ｐ
ＬＬ周波数シンセサイザ回路内部の発振器から出力され
るクロック信号を、前記フィルタ回路及び前記検波回路
に共通印加する様に構成している為、発振器の出力周波
数は、前記フィルタ回路及び前記検波回路を動作させる
こともでき、且つ、前記ＰＬＬ周波数シンセサイザ回路
内部でＦＭ多重信号を送出する際に使用する搬送波信号
のチャンネルスペース周波数も作成することのできる値
に選定しなければならない。従って、発振器と結合する
振動子（水晶、セラミック等）の固有振動数が限定され
てしまい、振動子に対する使用者の選択幅が狭まってし
まう問題があった。更に、前記フィルタ回路又は前記検
波回路に印加すべきクロック信号の周波数が、前記ＰＬ
Ｌ周波数シンセサイザ回路のみで本来必要とするクロッ
ク信号の周波数より高い場合、発振器の出力周波数を前
者のクロック信号の周波数に合わせて高く設定しなけれ
ば成らず、これより消費電流が多くなる問題も生じる。

【０００５】そこで、本発明は、ＰＬＬ周波数シンセサ
イザ回路内部の発振器に結合される振動子の固有周波数
の選択幅を広げることのできるＦＭ多重信号の受信回路
を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、ＦＭステレオ信号の周波数帯域より上の周波数ス
ペクトルの隙間に各種情報を符号化したデジタル信号が
多重されたＦＭ多重信号を受信し、該ＦＭ多重信号から
前記デジタル信号を抜き取り信号処理を行う回路であっ
て、少なくとも、選局された放送局から送出されて来る
搬送波信号の周波数に同調を取る第１のＰＬＬ周波数シ
ンセサイザ回路と、前記搬送波信号の周波数及び前記第
１のＰＬＬ周波数シンセサイザ回路の出力信号の周波数
を基に得られた中間周波数信号がＦＭ検波された後に、
前記デジタル信号の周波数帯域を抜き取るフィルタ回路
と、前記フィルタ回路から得られた周波数帯域から前記
デジタル信号を復元する検波回路と、を含むＦＭ多重信
号の受信回路において、前記第１のＰＬＬ周波数シンセ
サイザ回路で使用される第１のクロック信号を基に、前
記フィルタ回路及び前記検波回路に使用される第２のク
ロック信号を発生する第２のＰＬＬ周波数シンセサイザ
回路と、選局された放送局の搬送波信号に前記デジタル
信号が存在するか否かを検出し、前記デジタル信号の存
在を検出した出力に基づき、前記フィルタ回路、前記検
波回路及び前記第２のＰＬＬ周波数シンセサイザ回路を
動作させる制御回路と、を備えた点である。

【０００７】

【作用】本発明によれば、第１のＰＬＬ周波数シンセサ
イザ回路に使用される第１のクロック信号を基に、フィ
ルタ回路及び検波回路に使用される第２のクロック信号
を第２のＰＬＬ周波数シンセサイザ回路で作成する様に
した。更に、選局された放送局の搬送波信号にデジタル
信号が存在することを検出した制御回路の出力に基づ
き、フィルタ回路、検波回路及び第２のＰＬＬ周波数シ
ンセサイザ回路を動作させる様にした。これにより、第
１のＰＬＬ周波数シンセサイザ回路内部の発振器に結合
される振動子の固有周波数の選択幅が広がり、また、フ
ィルタ回路及び検波回路のクロック周波数より低い固有
周波数を有する振動子を発振器に結合することもでき、
消費電流を低減することもできる。

【０００８】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のＦＭ多重信号の受信回路を示すブロ
ック図である。図１において、（１）はＦＭ放送を受信
する為のアンテナである。該アンテナ（１）にて受信さ
れるＦＭ多重信号は、搬送波上に０〜１５ＫＨｚの周波
数帯域を有する音声信号（Ｌ＋Ｒ）、１９ＫＨｚのパイ
ロット信号、３８ＫＨｚを中心として２３ＫＨｚ〜５３
ＫＨｚの周波数帯域を有する音声信号（Ｌ−Ｒ）、及び
７６ＫＨｚを中心に６５ＫＨｚ〜８７ＫＨｚの周波数帯
域を有する各種情報を表すデジタル信号が重畳された状
態となっている。（２）は増幅器であり、アンテナ
（１）で受信された微弱なＦＭ多重信号を増幅するもの
である。

【０００９】（３）は（第１の）ＰＬＬ周波数シンセサ
イザ回路であり、ラジオの聴取者が選局したラジオ局か
ら送出される搬送波周波数に応じて動作するものであ
る。以下、該ＰＬＬ周波数シンセサイザ回路（３）の内
部構成について説明する。（４）は発振器であり、例え
ば水晶振動子（５）と接続されて発振動作を行うもので
あり、本実施例においては４．５ＭＨｚのクロック信号
ＣＬＫ１を発生するものである。（６）は基準周波数分
周器であり、クロック信号ＣＬＫ１を４５分周して１０
０ＫＨｚの基準周波数信号ｆｒ１を作成するものであ
る。尚、基準周波数信号ｆｒ１が１００ＫＨｚである理
由は、ＦＭラジオ局に与えられるチャンネルスペース即
ち搬送波周波数の最小間隔が１００ＫＨｚに設定されて
いることに起因する。（７）はプログラマブル分周器で
あり、選局されたラジオ局の搬送波周波数に応じて分周
数が可変されるものであり、基準周波数信号ｆｒ１（＝
１００ＫＨｚ）と等しい可変周波数信号ｆｐ１を出力す
るものである。（８）は位相比較器であり、基準周波数
信号ｆｒ１及び可変周波数信号ｆｐ１の相対的位相関係
を比較し、比較信号ＰＤ１を出力するものである。具体
的には、可変周波数信号ｆｐ１の位相が基準周波数信号
ｆｒ１の位相より遅れている場合、位相比較器（８）か
らは位相遅れ時間に対応した幅の負パルスが出力され、
また、可変周波数信号ｆｐ１の位相が基準周波数信号ｆ
ｒ１の位相より進んでいる場合、位相比較器（８）から
は位相進み時間に対応した幅の正パルスが出力される。
（９）はローパスフィルタであり、比較信号ＰＤ１を積
分してアナログ信号を発生するものである。（１０）は
電圧制御発振器ＶＣＯであり、前記アナログ信号の値に
応じた周波数信号ｆｖｃｏ１を発生するものである。こ
の周波数信号ｆｖｃｏ１は増幅器（１１）を介してプロ
グラマブル分周器（７）に帰還される。ここで、可変周
波数信号ｆｐ１は基準周波数信号ｆｒ１と位相がロック
した状態にあり、それ故に両信号ｆｐ１及びｆｒ１の周
波数は等しくなっている。即ち、周波数信号ｆｖｃｏ１
は、基準周波数信号ｆｒ１及びプログラマブル分周器
（７）の分周数の積と等しくなる。この分周数は選局さ
れたラジオ局の搬送波周波数に対応している為、周波数
信号ｆｖｃｏ１は各ＦＭラジオ局に１対１に対応した値
となる。以上がＰＬＬ周波数シンセサイザ回路（３）の
構成である。

【００１０】（１２）はミキサーであり、アンテナ
（１）に到来した複数のＦＭ信号ｆｒｆと周波数信号ｆ
ｖｃｏ１との差を出力するものである。（１３）はバン
ドパスフィルタであり、ミキサー（１２）から出力され
た周波数帯域から１０．７ＭＨｚの周波数のみを抜き取
るものである。即ち、１０．７ＭＨｚと周波数信号ｆｖ
ｃｏ１とを加算した周波数が聴取者にて選局されたＦＭ
ラジオ局の搬送波周波数であり、当該ＦＭラジオ局が選
局されたことが判別される。（１４）はＦＭ検波回路で
あり、１０．７ＭＨｚの搬送波に重畳したステレオ信号
（Ｌ−Ｒ）（Ｌ＋Ｒ）及びデジタル信号等の周波数を電
圧変換するものである。即ち、種々の音程を示す周波数
を有する前記ステレオ信号及びデジタル信号は、１０．
７ＭＨｚの搬送波周波数を中心に±７５ＫＨｚの範囲で
変化しており、この変化が音量を表す。この音量に対応
する周波数が電圧に変換される。

【００１１】（１５）はローパスフィルタであり、ＦＭ
検波回路（１４）から得られる周波数スペクトルから音
声信号（Ｌ−Ｒ）（Ｌ＋Ｒ）が存在する周波数帯域を抜
き取るものである。（１６）はマルチプレクサであり、
音声信号（Ｌ−Ｒ）（Ｌ＋Ｒ）を基に右側の音声信号Ｒ
及び左側の音声信号Ｌを作り出すものである。該マルチ
プレクサ（１６）から得られた音声信号Ｒ及びＬは各々
増幅器（１７）（１８）を介してスピーカ（１９）（２
０）から放音される。

【００１２】（２１）はスイッチドキャパシタフィルタ
ＳＣＦであり、ＦＭ検波されたＦＭ多重信号の周波数ス
ペクトルの中から各種情報を含むデジタル信号が多重さ
れている周波数帯域を抜き取る所謂バンドパスフィルタ
機能を有するものである。該スイッチドキャパシタフィ
ルタ（２１）の具体回路について図２を用いて説明す
る。尚、図２において、ＩＮはＦＭ検波回路（１４）の
出力であり、ＯＵＴは後述するスライス回路の入力とな
る。

【００１３】図２において、（２２）は演算増幅器であ
り、−（反転入力）端子はコンデンサ（２３）を介して
ＦＭ検波回路（１４）の出力と接続されると共にコンデ
ンサ（２４）を介してそれ自体の出力端子とも接続され
ている。且つ演算増幅器（２２）の＋（非反転入力）端
子は接地されている。また、（２５）〜（２９）はクロ
ック信号ＣＫ１で開閉されるスイッチ、（３０）〜（３
４）はクロック信号ＣＫ２で開閉されるスイッチであ
る。尚、クロック信号ＣＫ１及びＣＫ２は各々１．８Ｍ
Ｈｚで位相反転関係にあり、発振器（４）のクロック信
号ＣＬＫ１を基に後述する第２のＰＬＬ周波数シンセサ
イザ回路から発生するクロック信号ＣＬＫ２（７．２Ｍ
Ｈｚ）を使用して作成される。具体的には、２段のＴフ
リップフロップ（図示せず）を直列接続し、初段のＴフ
リップフロップにクロック信号ＣＬＫ２を印加すること
により次段のＴフリップフロップから互いに位相反転関
係にあるクロック信号ＣＫ１及びＣＫ２が得られる。こ
の関係を図３に示す。即ち、スイッチ（２５）〜（２
９）はクロック信号ＣＫ１のハイレベル期間に閉成し、
且つスイッチ（３０）〜（３４）はクロック信号ＣＫ２
のハイレベル期間に閉成し、よってスイッチ（２５）〜
（２９）及び（３０）〜（３４）は相補的に開閉するこ
とになる。スイッチ（２５）〜（２９）及び（３０）〜
（３４）は実際にはＭＯＳトランジスタで実現される。
（３５）は演算増幅器であり、−端子はコンデンサ（３
６）を介してそれ自体の出力端子と接続され、＋端子は
接地されている。また、演算増幅器（２２）の出力端子
はスイッチ（２７）、コンデンサ（３７）及びスイッチ
（３２）を介して演算増幅器（３５）の−端子と接続さ
れている。また、演算増幅器（３５）の出力端子はスイ
ッチ（３４）、コンデンサ（３８）及びスイッチ（３
２）を介してそれ自体の−端子と接続されている。ま
た、演算増幅器（２２）の−端子はスイッチ（２５）、
コンデンサ（３９）及びスイッチ（２６）を介して演算
増幅器（３５）の出力端子と接続されている。更に、コ
ンデンサ（３７）の両端と接地との間には各々スイッチ
（２８）（３３）が接続され、コンデンサ（３８）の一
端と接地との間にはスイッチ（２９）が接続され、コン
デンサ（３９）の両端と接地との間には各々スイッチ
（３０）（３１）が接続されている。以上の如く接続さ
れたスイッチドキャパシタフィルタ（２１）において、
端子ＩＮにＦＭ検波出力が印加され、スイッチ（２５）
〜（２９）及び（３０）〜（３４）がクロック信号ＣＫ
１及びＣＫ２に同期してスイッチングしてコンデンサ
（２３）（２４）（３６）〜（３９）が適宜充放電を行
うことにより端子ＯＵＴからは７６ＫＨｚ±１１ＫＨｚ
の周波数帯域のみが抜き取られることになる。

【００１４】再び図１に戻り、（４０）は前述したスラ
イス回路であり、ＦＭ多重周波数帯域に存在する各種情
報を所定レベルのデジタル値に波形整形するものであ
る。該スライス回路（４０）の具体回路について図４を
用いて説明する。スイッチドキャパシタフィルタ（２
１）にて抜き取られたＦＭ多重周波数帯域に存在する情
報は未だ微弱な為、これ等の情報を所定レベルのデジタ
ル値に変換する必要がある。そこで、図４において、
（４１）は比較器であり、＋端子は基準電源Ｖｒｅｆと
接続され、−端子にはスイッチドキャパシタフィルタ
（２１）の出力が印加される。尚、比較器（４１）の電
源入力は電源Ｖｄｄ（例えば５ボルト）及び接地と接続
されている。即ち、スイッチドキャパシタフィルタ（２
１）から出力される情報レベルが基準電圧Ｖｒｅｆより
小さい時、比較器（４１）からは０ボルト（論理
「０」）が出力され、一方、スイッチドキャパシタフィ
ルタ（２１）出力が基準電圧Ｖｒｅｆより大きい時、比
較器（４１）からは５ボルト（論理「１」）が出力さ
れ、結果として５ボルトの振幅を有するデジタル値が比
較器（４１）から出力される。

【００１５】再び図１に戻り、（４２）は遅延検波回路
であり、ＦＭ多重周波数帯域に存在するデジタル信号を
復元するものである。該デジタル信号の１データは規格
上１６ＫＨｚである。遅延検波は、１データ以前の位相
を基準として、現在の１データとの位相差を検出する
為、７．２ＭＨｚのクロック信号ＣＬＫ２で１データ分
遅延する為に、４５０段のシフトレジスタ（４３）及び
ＥＸＯＲゲート（４４）が必要となる。こうして復元さ
れた１６ＫＨｚのデジタル信号は、図示はしていないが
同期再生誤り訂正回路等に印加され、信号処理を施され
る。

【００１６】また、（４５）は前述した（第２の）ＰＬ
Ｌ周波数シンセサイザ回路である。該ＰＬＬ周波数シン
セサイザ回路（４５）内部において、（４６）は４５分
周器であり、ＰＬＬ周波数シンセサイザ回路（３）内部
の発振器（４）から発生するクロック信号ＣＬＫ１を４
５分周し、１００ＫＨｚの周波数信号ｆｒ２を発生する
ものである。（４７）は電圧制御発振器ＶＣＯであり、
スイッチドキャパシタフィルタ（２１）及び遅延検波回
路（４２）を動作させる為のクロック信号ＣＬＫ２
（７．２ＭＨｚ）を発生するものであり、電圧制御発振
器（４７）の出力は増幅器（４８）を介して７２分周器
（４９）に印加される。該７２分周器（４９）からは１
００ＫＨｚの周波数信号ｆｐ２が出力される。（５０）
は位相比較器であり、周波数信号ｆｒ２及びｆｐ２の位
相比較を行うものである。具体的には、周波数信号ｆｐ
２の位相が周波数信号ｆｒ２の位相より遅れている時、
遅れ時間に相当する幅の負パルスが位相比較器（５０）
から位相比較出力ＰＤ２として出力され、反対に、周波
数信号ｆｐ２の位相が周波数信号ｆｒ２の位相より進ん
でいる時、進み時間に相当する幅の正パルスが位相比較
器（５０）から位相比較出力ＰＤ２として出力される。
（５１）はローパスフィルタであり、位相比較器（５
０）の出力ＰＤ２を積分してアナログ信号を出力するも
のである。電圧制御発振器（４７）はローパスフィルタ
（５１）の出力に応じて常にクロック信号ＣＬＫ１に位
相がロックしたクロック信号ＣＬＫ２を発生する。

【００１７】また、（５２）は制御回路であり、使用者
により選局されたＦＭ放送局から送出されて来る信号が
ＦＭ多重信号である時のみ、スイッチドキャパシタフィ
ルタ（２１）、スライス回路（４０）及び遅延検波回路
（４２）から成るブロック（５３）とクロック発生器
（４５）とを動作させる様に働くものである。以上よ
り、スイッチドキャパシタフィルタ（２１）及び遅延検
波回路（４２）を動作させる為のクロック信号ＣＬＫ２
をクロック発生器（４５）で作成する様にした為、発振
器（４）に結合される振動子（５）の固有振動数を、ク
ロック信号ＣＬＫ２に関係なく、クロック信号ＣＬＫ１
の整数倍であれば如何なる値のものでも選択して使用す
ることができ、振動子（５）の選択幅が広がることにな
る。例えクロック信号ＣＬＫ２の周波数がクロック信号
ＣＬＫ１の周波数より高い場合でも、クロック信号ＣＬ
Ｋ２の周波数を考慮しなくて済む為、クロック信号ＣＬ
Ｋ１の周波数を低く設定でき、電流消費量を低減できる
ことになる。更に、制御回路（５２）を設けたことによ
り、クロック発生器（４５）及びブロック（５３）をＦ
Ｍ多重信号の受信時のみ動作させる様にした為、この点
においても電流消費量の低減が可能となる。

【００１８】

【発明の効果】本発明によれば、フィルタ回路及び検波
回路を動作させる為の第２のクロック信号を第２のＰＬ
Ｌ周波数シンセサイザ回路で作成する様にした為、発振
器に結合される振動子の固有振動数を、第２のクロック
信号に関係なく、第１のクロック信号の整数倍であれば
如何なる値のものでも選択して使用することができ、振
動子の選択幅が広がることになる。例え第２のクロック
信号の周波数が第１のクロック信号の周波数より高い場
合でも、第２のクロック信号の周波数を考慮しなくて済
む為、第１のクロック信号の周波数を低く設定でき、電
流消費量を低減できる利点が得られる。

【図面の簡単な説明】

【図１】本発明のＦＭ多重信号の受信回路を示すブロッ
ク図である。

【図２】図１の一部構成の具体回路例を示す図である。

【図３】図２に使用される波形を示すタイムチャートで
ある。

【図４】図１の他の一部構成の具体例を示す図である。

【図５】図１の他の一部構成の具体例を示す図である。

【符号の説明】

（３）第１のＰＬＬ周波数シンセサイザ回路（４）発振器（５）水晶振動子（２１）スイッチドキャパシタフィルタ（４２）遅延検波回路（４５）第２のＰＬＬ周波数シンセサイザ回路（５２）制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者増本隆彦大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者石村静大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者小沢利行大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内

Claims

【特許請求の範囲】

【請求項１】ＦＭステレオ信号の周波数帯域より上の
周波数スペクトルの隙間に各種情報を符号化したデジタ
ル信号が多重されたＦＭ多重信号を受信し、該ＦＭ多重
信号から前記デジタル信号を抜き取り信号処理を行う回
路であって、少なくとも、選局された放送局から送出さ
れて来る搬送波信号の周波数に同調を取る第１のＰＬＬ
周波数シンセサイザ回路と、前記搬送波信号の周波数及
び前記第１のＰＬＬ周波数シンセサイザ回路の出力信号
の周波数を基に得られた中間周波数信号がＦＭ検波され
た後に、前記デジタル信号の周波数帯域を抜き取るフィ
ルタ回路と、前記フィルタ回路から得られた周波数帯域
から前記デジタル信号を復元する検波回路と、を含むＦ
Ｍ多重信号の受信回路において、前記第１のＰＬＬ周波数シンセサイザ回路で使用される
第１のクロック信号を基に、前記フィルタ回路及び前記
検波回路に使用される第２のクロック信号を発生する第
２のＰＬＬ周波数シンセサイザ回路を設けたことを特徴
とするＦＭ多重信号の受信回路。
【請求項２】選局された放送局の搬送波信号に前記デ
ジタル信号が存在するか否かを検出し、前記デジタル信
号の存在を検出した出力に基づき、前記フィルタ回路、
前記検波回路及び前記第２のＰＬＬ周波数シンセサイザ
回路を動作させる制御回路を設けたことを特徴とする請
求項１記載のＦＭ多重信号の受信回路。
【請求項３】前記第１のＰＬＬ周波数シンセサイザ回
路は、前記第１のクロック信号を基に、ＦＭ多重信号を
送出する搬送波信号のチャンネルスペース周波数を発生
する基準周波数分周器を含み、前記第１のクロック信号
を発生する発振器に接続される振動子の周波数は、前記
チャンネルスペース周波数の整数倍の周波数に設定可能
であることを特徴とする請求項１記載のＦＭ多重信号の
受信回路。