JPH08223047A

JPH08223047A - データ変換方式及び復号方法

Info

Publication number: JPH08223047A
Application number: JP2395695A
Authority: JP
Inventors: Yoshiaki Moriyama; 義明守山
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1995-02-13
Filing date: 1995-02-13
Publication date: 1996-08-30
Anticipated expiration: 2017-01-07
Also published as: JP3243138B2

Abstract

(57)【要約】【目的】高密度記録に好適なＲＬＬ符号に対して良好
に直流成分の除去を行うデータ変換方式及びこれにより
変換されたＲＬＬ符号に対し誤り伝搬の少ない復号方法
を提供する。【構成】直流制御ブロックが挿入された入力データ系
列の先頭のブロックから順次符号語へのデータ変換を行
う際に、直流制御ブロックの直前の２つのブロックが２
ｎビットの符号語に変換された場合は当該直流制御ブロ
ックと次のブロックの２ブロックが専用の直流制御用変
換規則によって２ｎビットの符号語に変換され、それ以
外の場合は直流制御ブロックとその１つ前のブロックが
専用の直流制御用変換規則によって２ｎビットの符号語
に変換される。これら直流制御用変換規則に基づく変換
では、直流成分の制御をなすべく、変換すべき１つの２
ブロックデータに対して２つ以上の２ｎビットの符号語
を対応させてその１つが選択される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データを記録媒体へ
高密度記録したり帯域制限された伝送系にて伝送する際
に行われる、データ変換の方式及びその復号方法に関す
る。

【０００２】

【従来の技術】一般に、２進符号のデータ系列を高密度
に記録媒体に記録したり伝送系に伝送するために、デー
タ系列をｍビット毎のブロックに区切り、変換後におい
て隣接する「１」の間の「０」の個数が最小ｄ個、最大
ｋ個、となるように、１ブロックあたりｎビットとして
１あるいは複数ブロック毎に符号語に順次変換するデー
タ変換方式が用いられる。このようなデータ変換方式に
よって生成される符号語の集合はＲＬＬ（Run Length L
imited）符号と呼ばれ、これまでに多くのＲＬＬ符号が
発表されている。高密度記録に適したものとして、ｍ＝
２，ｎ＝３，ｄ＝１，ｋ＝７のＲＬＬ符号が、特開昭５
２−１２８０２４号公報及び関連論文“ANOPTIMAZATION
OF MODULATION CODES IN DIGITAL RECORDING" T.Horig
ichi他、IEEE, Transactions on Magnetics, Vol. MAG-
12, No.6,Nov.1976や、特開昭５６−１４９１５２号公
報に開示されている。

【０００３】ＲＬＬ符号に望まれる重要な性質の１つに
直流成分のないことが挙げられるが、上記のＲＬＬ符号
は直流成分を含んでおり、直流除去対策が必要となる。
直流除去対策としては、特開昭５８−７５３５３号公報
や特開平４−１１５７５１号公報に開示された方法があ
るが、前者はｋ＝７の条件を保ちつつ直流除去を行うこ
とが困難であると共に変換後のブロックのビット数が一
定にならないという問題があり、後者はそのまま適用し
ても特開昭５２−１２８０２４号公報及びその関連論文
のＲＬＬ符号では所望の効果が得られない。

【０００４】

【発明が解決しようとする課題】そこで、本発明は、特
開昭５２−１２８０２４号公報及びその関連論文のＲＬ
Ｌ符号や同様のＲＬＬ符号に対して良好に直流成分の除
去を可能にするデータ変換方式を提供することを目的と
している。また本発明の他の目的は、このデータ変換方
式で生成されたＲＬＬ符号に対して誤り伝搬の少ない復
号方法を得ることである。

【０００５】

【課題を解決するための手段】本発明によるデータ変換
方式は、ｍ，ｎ，ｄ，ｋをｍ＜ｎ、ｄ＜ｋの関係を有す
る自然数とし、２進符号によって表された入力データ系
列をｍビット毎のブロックに区切り、変換後において隣
接する「１」の間の「０」の個数が最小ｄ個、最大ｋ
個、となるように、前記ブロックの１個をｎビットある
いは前記ブロックの２個を２ｎビットの符号語に順次変
換するデータ変換方式であって、前記入力データ系列の
所定ブロック数毎にｍビットからなる直流制御ブロック
を挿入し、この挿入された入力データ系列の先頭のブロ
ックから順次符号語へのデータ変換を行う際に、直流制
御ブロックの直前の２つのブロックが２ｎビットの符号
語に変換された場合は当該直流制御ブロックと次のブロ
ックの２ブロックを他のブロックの変換規則とは異なる
直流制御用変換規則によって２ｎビットの符号語に変換
し、それ以外の場合は直流制御ブロックとその１つ前の
ブロックを他のブロックの変換規則とは異なる直流制御
用変換規則によって２ｎビットの符号語に変換し、前記
直流制御用変換規則に基づく直流制御ブロックを含む２
ブロックの符号語への変換では、変換すべき１つの２ブ
ロックデータに対して２つ以上の２ｎビットの符号語を
対応させてその１つを選択することにより直流成分の制
御を可能とすることを特徴としている。

【０００６】本発明による復号方法は、ｍ，ｎ，ｄ，ｋ
をｍ＜ｎ，ｄ＜ｋの関係を有する自然数とし、２進符号
によって表された入力データ系列をｍビット毎のブロッ
クに区切り、変換後において隣接する「１」の間の
「０」の個数が最小ｄ個、最大ｋ個、となるように、前
記ブロックの１個をｎビットあるいは前記ブロックの２
個を２ｎビットの符号語に順次変換するデータ変換方式
において、前記入力データ系列の所定ブロック数毎にｍ
ビットからなる直流制御ブロックを挿入し、この挿入さ
れた入力データ系列の先頭のブロックから順次符号語へ
のデータ変換を行う際に、直流制御ブロックの直前の２
つのブロックが２ｎビットの符号語に変換された場合は
当該直流制御ブロックと次のブロックの２ブロックを他
のブロックの変換規則とは異なる直流制御用変換規則に
よって２ｎビットの符号語に変換し、それ以外の場合は
直流制御ブロックとその１つ前のブロックを他のブロッ
クの変換規則とは異なる直流制御用変換規則によって２
ｎビットの符号語に変換し、前記直流制御用変換規則に
基づく直流制御ブロックを含む２ブロックの符号語への
変換では、変換すべき１つの２ブロックデータに対して
２つ以上の２ｎビットの符号語を対応させてその１つを
選択することにより直流成分の制御を可能とするデータ
変換方式によって変換されたデータの復号方法であっ
て、直流制御ブロックを含んで変換された２ｎビットの
符号語の復号に際し、前記直流制御ブロックの次の２つ
のブロックに対応した２ｎビット符号語がその２ブロッ
クのデータ変換規則のどの２ｎビット符号語にも一致し
ない場合で、かつ前記直流制御ブロックとその直前のブ
ロックの２つのブロックで２ｎビット符号語の復号を行
わない場合あるいは前記直流制御ブロックとその直前の
ブロックに対応した２ｎビット符号語が前記直流制御用
変換規則のどの２ｎビット符号語にも一致しない場合
で、かつ前記直流制御ブロックとその次のブロックに対
応した２ｎビット符号語が前記直流制御用変換規則のい
ずれかの２ｎビット符号語に一致する場合にのみ、前記
直流制御ブロックとその次のブロックに対応した２ｎビ
ット符号語の復号を行い、それ以外の場合は、前記直流
制御ブロックとその次のブロックに対応した２ｎビット
符号語の復号を行わずに前記直流制御ブロックの次のブ
ロックから復号を行うことを特徴としている。

【０００７】

【作用】本発明のデータ変換方式によれば、入力データ
系列の所定ブロック数毎にｍビットからなる直流制御ブ
ロックが挿入され、この挿入された入力データ系列の先
頭のブロックから順次符号語へのデータ変換を行う際
に、直流制御ブロックの直前の２つのブロックが２ｎビ
ットの符号語に変換された場合は当該直流制御ブロック
と次のブロックの２ブロックが他のブロックの変換規則
とは異なる直流制御用変換規則によって２ｎビットの符
号語に変換され、それ以外の場合は直流制御ブロックと
その１つ前のブロックが他のブロックの変換規則とは異
なる直流制御用変換規則によって２ｎビットの符号語に
変換される。これら直流制御用変換規則に基づく直流制
御ブロックを含む２ブロックの符号語への変換では、直
流成分の制御をなすべく、変換すべき１つの２ブロック
データに対して２つ以上の２ｎビットの符号語を対応さ
せてその１つが選択される。

【０００８】本発明の復号方法によれば、上記データ変
換方式によって変換されたデータの復号が行われる。直
流制御ブロックを含んで変換された２ｎビットの符号語
の復号に際し、直流制御ブロックの次の２つのブロック
に対応した２ｎビット符号語がその２ブロックのデータ
変換規則のどの２ｎビット符号語にも一致しない場合
で、かつ直流制御ブロックとその直前のブロックの２つ
のブロックで２ｎビット符号語の復号を行わない場合あ
るいは直流制御ブロックとその直前のブロックに対応し
た２ｎビット符号語が前記直流制御用変換規則のどの２
ｎビット符号語にも一致しない場合で、かつ直流制御ブ
ロックとその次のブロックに対応した２ｎビット符号語
が前記直流制御用変換規則のいずれかの２ｎビット符号
語に一致する場合にのみ、直流制御ブロックとその次の
ブロックに対応した２ｎビット符号語の復号が行われ
る。それ以外の場合は、直流制御ブロックとその次のブ
ロックに対応した２ｎビット符号語の復号を行わずに直
流制御ブロックの次のブロックから復号が行われる。

【０００９】

【実施例】以下、本発明の実施例として、本発明を前述
の論文に開示されたＲＬＬ符号に対して適用した場合に
ついて、表及び図に基づいて説明する。なお、特開昭５
２−１２８０２４号公報に開示されたＲＬＬ符号は、変
換表のデータと符号語の対応関係が異なるだけで本質的
に前述の関連論文で述べられているＲＬＬ符号と同じで
ある。

【００１０】図１は前述の関連論文のＲＬＬ符号のデー
タ変換規則を表す表を示しており、Ｘは変換後の直前の
ビットの補数を表す。換言すれば、Ｘは直前の符号語に
おける当該Ｘの隣接ビットの補数を表す。変換された符
号語は「１」を反転、「０」を非反転とした波形（ＮＲ
ＺＩ波形）で記録あるいは伝送される。データ系列を２
ビットのブロックに区切り、所定のブロック数毎に直流
制御ブロックを挿入する。直流制御ブロックは原データ
が担うべき情報を持たないのでダミーのデータ（例えば
００）とする。直流制御ブロックを挿入する間隔は、短
いほど直流除去効果が大きくなるが冗長度も大きくなる
ので、必要十分な間隔とすればよい。直流制御ブロック
を挿入したデータ系列を先頭から図１の変換表に従って
変換して行くが、図３のように直流制御ブロックの直前
の２ブロックが６ビットの符号語に変換された場合に
は、直流制御ブロックとその次のブロックを図２の変換
表に従って変換する。

【００１１】図２の変換規則では、各データに対して
「１」の個数の偶奇の異なる２つの符号語がそれぞれ割
り当てられており変換後の波形においてより直流分が減
少する方の符号語を選択する。「１」は反転に対応する
ので、その個数の偶奇が２つの符号語で異なるというこ
とは、符号語の後の信号の極性が互いに逆になることを
意味し、符号語の選択を適切に行うことにより直流分の
減少が可能であることを保証する。また、１つのデータ
に対応する２つの符号語を構成するビット列の右端ビッ
トと左端ビットをそれぞれ共通の値としているので、符
号語の連結の際に「Ｘ」の値がどのようになっても偶奇
が逆になるという関係は保たれる。直流分の評価基準と
しては、例えば、符号語系列によって決まる波形の
「Ｈ」（高レベル）、「Ｌ」（低レベル）の１ビットを
それぞれ＋１，−１として累積加算した値を示すＤＳＶ
（Digital Sum Value)がある。これによれば、１つの直
流制御ブロックの内容を決めるのに、次の直流制御ブロ
ックの手前の位置すなわちＤＳＶ評価点までのＤＳＶの
絶対値を用いて直流成分の制御が可能となる。なお、図
２に示される全ての符号語は変換後の符号語の系列にお
いて、ｄ＝１，ｋ＝７のＲＬＬ符号の条件を満たす。

【００１２】一方、図４のように直流制御ブロックの直
前の２ブロックが６ビットの符号語に変換されない場合
にも、同様に、直流制御ブロックとその直前のブロック
を図２に従って変換する。直流制御ブロックの直前のブ
ロックを通常の変換としないのは、図１に示すように、
この直前のブロックのデータが「００」の場合に、次の
ブロックとの組合わせで反転の偶奇の関係が常に逆にな
るような符号語の対が存在しないからである。

【００１３】以上のように、直流制御ブロックの変換で
は常に２ブロック単位の専用の変換規則を用いることに
より、自由度を大きくし、ｄ，ｋの条件を満たしつつ符
号語の選択を可能にして、直流分の除去を可能にしてい
る。図５は本発明によるデータ変換方式を実現する変換
器のブロック図である。図５において、タイミング信号
発生回路１１より各ブロックに供給される各種のクロッ
ク信号は省略されている。所定ブロック数毎に直流制御
ブロックとしてダミーデータ「００」が挿入されたデー
タ系列は変換回路１によって図１及び図２の変換規則に
よって順次変換される。

【００１４】変換回路１の詳細を図６に示す。図６にお
いて、データ・クロックＤＣＫ，信号ｂ１，信号ｂ２，
ロード信号、シリアル・クロックＳＣＫの各信号はタイ
ミング信号発生回路１１より供給され、入力されたデー
タはデータ・クロックＤＣＫによって４ビット・シフト
・レジスタ１２に順次格納される。ＲＯＭ１３には４ビ
ット・シフト・レジスタ１２の出力データと、同出力デ
ータ中に直流制御ブロックが含まれていることを示す信
号ｂ１と、左右レジスタのどの２ビットに含まれている
かを示す信号ｂ２とが入力され、図１及び図２の変換規
則に従って符号語を出力する。

【００１５】図６において、データは時間と共に左から
右に移動するので、図１及び図２とはデータ及び符号語
のビットの左右の並び順が逆になる。信号ｂ１に基づき
直流制御ブロックが４ビット・シフト・レジスタ１２の
左右２ビットのいずれにも存在しないことを検知してい
る場合、ＲＯＭ１３は、４ビット・シフト・レジスタ１
２の右２ビット出力が「０１」、「１０」、「１１」の
いずれかのときは図１の（Ａ）の変換規則に従って対応
する符号語を右３ビットに出力し、同レジスタの右２ビ
ット出力が「００」のときは左の２ビットの値に応じた
６ビット符号語を、図１の（Ｂ）の変換規則に従って左
右３ビットに出力する。ＮＯＲゲート１４は４ビット・
シフト・レジスタ１２の右２ビット出力の「００」を検
出し、６ビット符号語への変換が行われることを信号ａ
を発生してタイミング信号発生回路１１に知らせる。信
号ｂ１に基づき直流制御ブロックが４ビット・シフト・
レジスタ１２の左右２ビットのいずれかに存在すること
を検知している場合、ＲＯＭ１３は直流制御ブロック以
外の２ビットの値に応じて対応する符号語の一方を出力
する。例えば、直流制御ブロック以外の２ビットが「０
１」あれば、符号語「Ｘ００１００」及び「Ｘ００００
０」のうちの一方が出力される。この一方の符号語に対
して他方の符号語は後ろから３ビット目（最下位ビット
から数えて３ビット目）が反転しているだけなので、直
流制御ブロックを含む２ブロックの変換を行うときのみ
ＥＸＯＲゲート１５によってその後ろから３ビット目を
反転して他方の符号語も同時に生成する。

【００１６】６ビット・シフト・レジスタ１６，１７は
ロード信号と符号語のシリアル・クロックＳＣＫによっ
てこれらの符号語がそれぞれロードされる。直流制御ブ
ロックを含む２ブロックの変換を行わないときはＥＸＯ
Ｒゲート１５はスルーになるので、６ビット・シフト・
レジスタ１６，１７には同じ符号語がロードされる。６
ビット・シフト・レジスタ１６，１７は、ロード信号が
非ロードを示すときはＳＣＫによって符号語をシフトし
てシリアル出力する。タイミング信号発生回路１１は、
信号ａ，ｂ１及びｂ２によって何ビットの符号語がレジ
スタ１６，１７にロードされたかを知り、１つの符号語
の出力を完了したとき次の変換のためのロード信号を発
生する。なお、符号語の先頭ビットの「Ｘ」は、ＲＯＭ
１３からは「１」として出力され、ＡＮＤゲート１８と
インバータ１９によって直前の符号語の最終ビットが
「０」のときは「１」、「１」のときは「０」となるよ
うにして、６ビット・シフト・レジスタ１６及び１７に
ロードされる。

【００１７】以上のようにして、変換回路１は、図１の
変換を行うと共に、直流制御ブロックを含む２ブロック
の変換において、直流制御ブロックの直前の２つのブロ
ックが６ビット符号語に変換されたときは直流制御ブロ
ックとその次のブロックの２ブロックとからなる２ブロ
ックを６ビット符号語に変換し、それ以外では直流制御
ブロックとその１つ前のブロックとからなる２ブロック
を６ビット符号語に変換し、直流制御ブロックを含む２
ブロックの変換に対応する符号語のみが互いに異なる２
つの符号語系列を出力する。

【００１８】図５において、変換回路１から出力された
２つの符号語系列は、同期信号挿入回路２及び３におい
て、タイミング信号発生回路１１からの挿入指定信号
で、復調におけるタイミングの基準信号としての同期信
号が同一位置に同一パターンで挿入される。ＤＳＶ計算
回路７，８は、ＤＳＶの評価点（ＤＳＶの評価をするデ
ータ位置）が到来する度にタイミング信号発生回路１１
によってリセットされ、同期信号挿入回路２及び３から
出力されたそれぞれの符号語系列について、ある評価点
から次の評価点までの１区間のＤＳＶの値をその区間の
先頭の波形のレベルを「Ｌ」（低レベル）として求め
る。遅延回路４及び５は、同期信号挿入回路２及び３か
らのそれぞれの符号語系列をＤＳＶ評価点により画定さ
れる１区間に相当するビット数だけ遅延させる。ＤＳＶ
計算回路１０は、タイミング信号発生回路１１によって
初期リセットされた後、選択回路６から出力されるＲＬ
Ｌ符号出力のＮＲＺＩ波形について初期状態からのＤＳ
Ｖの積算値を求め、その時点の積算値と信号レベルを選
択制御回路９に出力する。

【００１９】ＤＳＶ評価点において、タイミング信号発
生回路１１からの選択制御パルスによって、選択制御回
路９は、ＤＳＶ計算回路１０からのＤＳＶ積算値にＤＳ
Ｖ計算回路７，８からの１区間のＤＳＶの値をそれぞれ
加算し、それぞれの符号語系列の評価点におけるＤＳＶ
積算値を求め、その積算値の絶対値が小さくなる方の符
号語系列を選択するように選択回路６に選択信号を出力
する。なお選択制御回路９によるＤＳＶの加算は、１区
間のＤＳＶ値がその区間の先頭の波形のレベルを「Ｌ」
（低レベル）として求められたものなので、ＤＳＶ計算
回路７，８からの１区間の各ＤＳＶを、ＤＳＶ計算回路
１０からの信号レベルが「Ｌ」のときはそのままとし
「Ｈ」（高レベル）のときは正負の符号を反転した後、
これを行う。このとき、選択回路６には、遅延回路４，
５から、それぞれの符号語系列のＤＳＶの加算を行い終
った１区間の先頭のビットが入力されており、選択信号
によって指定された方の符号語系列の１区間が当該先頭
ビットより出力開始される。以後同様にして、１区間毎
にその次の区間の直前でのＤＳＶの絶対値がより小さく
なる方の符号語系列が選択され、直流成分が除去された
ＲＬＬ符号として出力される。

【００２０】図７は上記ＲＬＬ符号の復号回路であり、
シリアル・クロックＳＣＫ、データ・クロックＤＣＫは
図６と同じ周波数のタイミング信号である。図７におい
て、クロックＳＣＫ，信号ｅ１，信号ｅ２，ロード信号
及びクロックＤＣＫは、ＲＬＬ符号に含まれる同期信号
に同期して動作するタイミング信号発生回路（図示せ
ず）から供給され、信号ｃ及びｄはそのタイミング信号
発生回路に供給される。入力されたＲＬＬ符号はシリア
ル・クロックＳＣＫによって６ビット・シフト・レジス
タ２０に順次格納される。ＲＯＭ２１には６ビット・シ
フト・レジスタ２０の出力データ（符号語）と、同出力
データ中に直流制御ブロックの位置に対応した３ビット
が含まれていることを示す信号ｅ１と、左右レジスタの
どの３ビットに含まれているかを示す信号ｅ２とが入力
され、図１及び図２の符号変換の逆変換を行ってデータ
を出力する。

【００２１】信号ｅ１に基づき直流制御ブロックの位置
に対応した３ビットが６ビット・シフト・レジスタ２０
の左右３ビットのいずれにも存在しないことを検知して
いる場合、ＲＯＭ２１は、６ビット・シフト・レジスタ
２０の右から３，４，５ビット目の出力データが「００
０」以外のときは図１の（Ａ）に従って入力の右３ビッ
トの符号語に対応するデータを右２ビットに出力し、同
レジスタの各ビットの出力データが「０００」のときは
６ビット符号語に対応する４ビット・データを、図１の
（Ｂ）に従って左右２ビットに出力する。このとき、図
１から分かるように符号語の先頭ビットを見なくとも符
号語に対応するデータを知ることができるので、６ビッ
ト・シフト・レジスタ２０の右端のビットは復号に関与
していない。３入力ＮＯＲゲート２２は上記「０００」
を検出し、６ビット符号語からデータの逆変換が行われ
ることを信号ｃとしてタイミング信号発生回路に知らせ
る。信号ｅ１が、直流制御ブロックの位置に対応した３
ビットが６ビット・シフト・レジスタ２０の左右３ビッ
トのいずれかに存在することを示している場合は、図２
に従って、ＲＯＭ２１は、直流制御ブロック以外のブロ
ックの２ビット・データを信号ｅ２の値に応じたビット
位置に出力し、ダミーの２ビット・データを他のビット
位置に出力する。

【００２２】４ビット・シフト・レジスタ２３にはロー
ド信号とデータ・クロックＤＣＫによってこれらのデー
タがロードされる。４ビット・シフト・レジスタ２３
は、ロード信号が非ロードを示すときはデータ・クロッ
クＤＣＫによってデータをシフトして、直流制御ブロッ
クのダミー・データを含むデータ系列を出力端子にシリ
アル出力する。図示せぬタイミング信号発生回路は、最
初の符号語の先頭ビットが６ビット・シフト・レジスタ
２０の右端に来たときにロード信号を発生し、以後はロ
ード信号を発生したときの信号ｃとｅ１によって何ビッ
トのデータがレジスタ２３にロードされたかを知り、ロ
ードされたデータの出力を完了したとき次の変換のため
のロード信号を発生する。

【００２３】信号ｄは、直流制御ブロックの位置に対応
した３ビットが６ビット・シフト・レジスタ２０の出力
に含まれているときにレジスタ２０から入力された符号
語が図２の符号語と一致しないことを示す信号である。
タイミング信号発生回路は、直流制御ブロックを含む２
ブロックのデータをレジスタ２３にロードするときに、
この信号ｄを参照して、図２の逆変換が正しく行われた
か否かを知り、逆変換が正しく行われなかったときは、
４ビット・シフト・レジスタ２３から２ビットのデータ
を出力した後再びロード信号を発生する。これは、逆変
換が正しく行われないときに、符号語及びデータを１ブ
ロック相当分シフトした後逆変換をやり直してその結果
を４ビット・シフト・レジスタ２３にロードするためで
ある。なお、直流制御ブロックとその直前のブロックに
対応した６ビットの逆変換が正しく行われず、ロード及
び１ブロック・シフト後のやり直しの逆変換、すなわち
直流制御ブロックとその次のブロックに対応した６ビッ
トの逆変換も正しく行われない場合は、さらにもう一度
ブロック・シフト後のやり直しの逆変換を行って４ビッ
ト・シフト・レジスタ２３にロードする。このようにや
り直しの逆変換とロードを行うことにより、逆変換にお
けるブロック境界判別の誤りの伝搬、ひいてはデータ誤
りの伝搬を防止することができる。

【００２４】また、直流制御ブロックとその次のブロッ
クに対応した６ビット符号語を４ビット・データへ逆変
換したのに引き続き、４ビット・シフト・レジスタ２３
が２ビットのデータを出力したときに、６ビット・シフ
ト・レジスタ２０の出力が図１の６ビット符号語に一致
していることを信号ｃが示す場合も、ロード信号を発生
する。この場合にロード信号を発生するのは、直流制御
ブロックと次のブロックに対応した６ビットの逆変換が
正しく行われていないと判断し、前述の説明と同様に、
やり直しの逆変換とロードを行ってデータ誤りの伝搬を
防止するためである。すなわち、図１と図２から分かる
ように、符号語の境界をはさんで、ある符号語の最後の
ビットから次の符号語の先頭２ビットに亘る３ビット
（すなわちＮＯＲゲート２２の入力３ビット）が同時に
「０」となることはないので、この３ビットが同時に
「０」であればその３ビットあるいはそれ以前に誤りが
発生していることになる。そこで信号ｃによりこれを検
出し、やり直しの逆変換とロードを行うのである。

【００２５】図７の復号回路は、以上のように復号動作
を行うことにより、直流制御ブロックの次の２つのブロ
ックに対応した６ビットがその２ブロックのデータの変
換規則のどの６ビット符号語にも一致せず、かつ直流制
御ブロックとその直前のブロックの２ブロックの復号を
行わないか若しくは正しく行えない場合で、かつ直流制
御ブロックとその次のブロックに対応した６ビットが対
応するデータ変換規則のいずれかの符号語に一致すると
きにのみ、直流制御ブロックとその次のブロックに対応
した６ビットの復号を行うようにし、誤り伝搬を少なく
している。さらに図２におけるデータ及び符号語も誤り
伝搬が少なくなるように定められている。これらについ
て図８，図９を用いて次に説明する。なお、上述した復
号回路の動作は図１０のフローチャートによっても示さ
れ得る。

【００２６】図８において、縦の点線は符号語境界を示
しており、直流制御ブロックの１つ前のブロックに対応
した３ビットの先頭ビットが誤ったため誤った符号語境
界で復号され、直流制御ブロックとその１つ前のブロッ
クに対応した６ビットを１つの符号語とすべきところを
直流制御ブロックとその次のブロックに対応した６ビッ
トを１つの符号語として復号している。そのため、この
ままの復号結果を出力してしまうと（ｄ）のように誤り
伝搬が直流制御ブロックの２つ前のブロックから直流制
御ブロックの２つ後のブロックに亘って生じてしまう。

【００２７】しかしながら、図７で説明したように、直
流制御ブロックの次の２つのブロックに対応した６ビッ
トが図１の６ビット符号語に一致している場合は、
（ｅ）のように、その６ビットを復号したデータがレジ
スタ２３に再ロードされるので、誤りは直流制御ブロッ
クの後には伝搬しない。また、直流制御ブロックに対応
した３ビット符号語が「００１」または「１０１」の場
合あるいは直流制御ブロックの次のブロックに対応した
３ビットが「０１０」の場合は、直流制御ブロックとそ
の次のブロックに対応した６ビットが図２のどの符号語
にも一致しないので、この場合も直流制御ブロックの次
の２つのブロックに対応した６ビットを復号したデータ
がレジスタ２３に再ロードされ、誤り伝搬が抑えられ
る。

【００２８】図９は、直流制御ブロックの２つ前のブロ
ックに対応した３ビットの先頭ビットが誤ったために直
流制御ブロックとその次のブロックに対応した６ビット
を１つの符号語とすべきところを直流制御ブロックとそ
の１つ前のブロックに対応した６ビットを１つの符号語
として復号した場合の例であり、符号語境界を誤ってい
るにもかかわらず、直流制御ブロックの次のブロックが
正しく復号されている。これは、図２において、データ
と符号語の後半３ビットとの対応関係を図１のデータと
符号語との対応関係と同じくなるように定めたためであ
る。また、直流制御ブロックの１つ前のブロックに対応
した３ビットが「００１」の場合あるいは直流制御ブロ
ックに対応した３ビットが「０１０」の場合は、直流制
御ブロックとその１つ前のブロックに対応した６ビット
が図２のどの符号語にも一致しないので、直流制御ブロ
ックとその次のブロックに対応した６ビットを復号した
データがレジスタ２３に再ロードされ、誤り伝搬が抑え
られる。図８と同様に、このように符号語の復号誤りを
検出してデータの再ロードが行えるように、図２の符号
語は、前半３ビットには「００１」と「１０１」を使用
せず、後半３ビットには「０１０」を使用しないよう、
定めてある。

【００２９】以上のように、図２の変換規則は、復号に
おける誤り伝搬が少なくなるように符号語及び符号語と
データの対応関係を定めたものである。なお、図１，図
２は本発明の一実施例に採用された変換規則を示したも
のであり、上述の如き趣旨に則って同様に定めた他の変
換表を採用しても良い。また上記実施例では、直流制御
ブロックとその１つ前のブロックの２ブロックを６ビッ
トの符号語に変換する直流制御用変換規則と、直流制御
ブロックと次のブロックの２ブロックを６ビットの符号
語に変換する直流制御用変換規則とで、同一の変換規則
としたが、互いに異なる変換規則としても良い。また上
記実施例の図２では、１つのデータに対し、両端のビッ
トをそれぞれ共通の値を持ち得る２つの符号語に対応さ
せているが、両端のビットがそれぞれ共通の値を持つも
のであれば２つ以上の符号語を対応させても良い。さら
に、上記実施例ではｍ，ｎ，ｄ，ｋをそれぞれ２，３，
１，７としたが、これらが他の値であっても本発明は適
用可能である。

【００３０】

【発明の効果】以上のように、本発明によれば、入力デ
ータ系列をｍビット毎のブロックに区切り、ブロックの
１個をｎビットあるいは２個を２ｎビットの符号語に順
次変換してＲＬＬ符号を生成するデータ変換方式におい
て、所定ブロック数毎にｍビットからなる直流制御ブロ
ックを挿入し、直流制御ブロックの直前の２つのブロッ
クが２ｎビットの符号語に変換されたときは直流制御ブ
ロックとその次のブロックの２ブロックを、それ以外で
は直流制御ブロックとその１つ前のブロックの２ブロッ
クを、他のブロックの変換規則とは異なる直流制御用変
換規則によって２ｎビットの符号語に変換するととも
に、これらの変換において１つの２ブロックデータに対
して２つ以上の２ｎビットの符号語を対応させてその１
つを選択可能とすることにより、従来では十分な直流除
去が行えなかったＲＬＬ符号に対しても効果的な直流成
分の除去を可能とする。また、１ブロックのビット数は
変換前ｍビット、変換後ｎビットで一定であるため変換
器及び復号器の構成が容易である。さらに、本発明の実
施例の変換規則はＲＬＬ符号のビット誤りに対して復号
時の誤り伝搬が少なくなるように定められている。

【００３１】また、本発明による復号方法は、直流制御
ブロックの次の２つのブロックに対応した２ｎビット符
号語がこれに対応するデータ変換規則のどの２ｎビット
符号語にも一致せず、かつ直流制御ブロックとその直前
のブロックとで２ｎビット符号語からの復号を行わない
あるいは正しく行えない場合で、かつ直流制御ブロック
とその次のブロックに対応した２ｎビット符号語が直流
制御用変換規則のいずれかの符号語に一致するときにの
み、直流制御ブロックとその次のブロックとで２ｎビッ
ト符号語からの復号を行うようにすることにより、誤り
伝搬を少なくしている。

【図面の簡単な説明】

【図１】本発明による一実施例に適用された、直流制御
ブロック以外のブロックの変換規則を表す表を示す図。

【図２】本発明による一実施例に適用された、直流制御
ブロックを含むブロックの変換規則を表す表を示す図。

【図３】本発明による一実施例におけるデータ変換の形
態の一例を示す図。

【図４】本発明による一実施例におけるデータ変換の形
態の他の例を示す図。

【図５】本発明による一実施例のデータ変換器の構成を
示すブロック図。

【図６】図５のデータ変換器における変換回路の具体的
構成を示すブロック図。

【図７】本発明による一実施例の復号回路を示すブロッ
ク図。

【図８】図７の復号回路の動作の一例を説明するための
図。

【図９】図７の復号回路の動作の他の例を説明するため
の図。

【図１０】図７の復号回路の動作を示すフローチャー
ト。

【主要部分の符号の説明】

１変換回路２，３同期信号挿入回路４，５遅延回路６選択回路７，８，１０ＤＳＶ計算回路９選択制御回路１１タイミング信号発生回路１２４ビット・シフト・レジスタ１３ＲＯＭ１４ＮＯＲゲート１５ＥＸＯＲゲート１６，１７６ビット・シフト・レジスタ１８ＡＮＤゲート１９反転ゲート２０６ビット・シフト・レジスタ２１ＲＯＭ２２ＮＯＲゲート２３４ビット・シフト・レジスタ

Claims

【特許請求の範囲】

【請求項１】ｍ，ｎ，ｄ，ｋをｍ＜ｎ、ｄ＜ｋの関係
を有する自然数とし、２進符号によって表された入力デ
ータ系列をｍビット毎のブロックに区切り、変換後にお
いて隣接する「１」の間の「０」の個数が最小ｄ個、最
大ｋ個、となるように、前記ブロックの１個をｎビット
あるいは前記ブロックの２個を２ｎビットの符号語に順
次変換するデータ変換方式であって、前記入力データ系列の所定ブロック数毎にｍビットから
なる直流制御ブロックを挿入し、この挿入された入力デ
ータ系列の先頭のブロックから順次符号語へのデータ変
換を行う際に、直流制御ブロックの直前の２つのブロッ
クが２ｎビットの符号語に変換された場合は当該直流制
御ブロックと次のブロックの２ブロックを他のブロック
の変換規則とは異なる直流制御用変換規則によって２ｎ
ビットの符号語に変換し、それ以外の場合は直流制御ブ
ロックとその１つ前のブロックを他のブロックの変換規
則とは異なる直流制御用変換規則によって２ｎビットの
符号語に変換し、前記直流制御用変換規則に基づく直流
制御ブロックを含む２ブロックの符号語への変換では、
変換すべき１つの２ブロックデータに対して２つ以上の
２ｎビットの符号語を対応させてその１つを選択するこ
とにより直流成分の制御を可能とすることを特徴とする
データ変換方式。
【請求項２】前記ｍ，ｎ，ｄ，ｋをそれぞれ２，３，
１，７とし、前記入力データ系列における各ブロックの
２ビットで表される４種類の情報を第１ないし第４情報
とし、直流制御ブロックを含まないブロックのデータ変
換規則を以下の表１とし、左端のビットと右端のビット
がそれぞれ共通の値を持つ複数の６ビットの符号語から
なり符号語に含まれる「１」の数の偶奇が互いに異なる
２つの符号語を少なくとも含む符号語の集合を符号語グ
ループとし、この符号語グループの４つを共通の符号語
を含まずに構成して直流制御ブロックを含む２ブロック
で表される４種類の情報の各々を４つの符号語グループ
の各々に１対１に対応させ、各情報の変換後の符号語を
対応する符号語グループの中から選択することを前記直
流制御用変換規則とすることを特徴とする請求項１記載
のデータ変換方式。【表１】但し、Ｘは変換後の符号語における直前のビットの補数
を表し、ａ，ｂ，ｃ，ｄはそれぞれ異なる１から４の整
数のいずれかが割り当てられる。
【請求項３】前記表１における第１ないし第４情報の
データと第ａ情報ないし第ｄ情報のデータと、前記直流
制御用変換規則とをそれぞれ表２，表３のように定める
ことを特徴とする請求項２記載のデータ変換方式。【表２】【表３】
【請求項４】ｍ，ｎ，ｄ，ｋをｍ＜ｎ，ｄ＜ｋの関係
を有する自然数とし、２進符号によって表された入力デ
ータ系列をｍビット毎のブロックに区切り、変換後にお
いて隣接する「１」の間の「０」の個数が最小ｄ個、最
大ｋ個、となるように、前記ブロックの１個をｎビット
あるいは前記ブロックの２個を２ｎビットの符号語に順
次変換するデータ変換方式において、前記入力データ系
列の所定ブロック数毎にｍビットからなる直流制御ブロ
ックを挿入し、この挿入された入力データ系列の先頭の
ブロックから順次符号語へのデータ変換を行う際に、直
流制御ブロックの直前の２つのブロックが２ｎビットの
符号語に変換された場合は当該直流制御ブロックと次の
ブロックの２ブロックを他のブロックの変換規則とは異
なる直流制御用変換規則によって２ｎビットの符号語に
変換し、それ以外の場合は直流制御ブロックとその１つ
前のブロックを他のブロックの変換規則とは異なる直流
制御用変換規則によって２ｎビットの符号語に変換し、
前記直流制御用変換規則に基づく直流制御ブロックを含
む２ブロックの符号語への変換では、変換すべき１つの
２ブロックデータに対して２つ以上の２ｎビットの符号
語を対応させてその１つを選択することにより直流成分
の制御を可能とするデータ変換方式によって変換された
データの復号方法であって、直流制御ブロックを含んで変換された２ｎビットの符号
語の復号に際し、前記直流制御ブロックの次の２つのブ
ロックに対応した２ｎビット符号語がその２ブロックの
データ変換規則のどの２ｎビット符号語にも一致しない
場合で、かつ前記直流制御ブロックとその直前のブロッ
クの２つのブロックで２ｎビット符号語の復号を行わな
い場合あるいは前記直流制御ブロックとその直前のブロ
ックに対応した２ｎビット符号語が前記直流制御用変換
規則のどの２ｎビット符号語にも一致しない場合で、か
つ前記直流制御ブロックとその次のブロックに対応した
２ｎビット符号語が前記直流制御用変換規則のいずれか
の２ｎビット符号語に一致する場合にのみ、前記直流制
御ブロックとその次のブロックに対応した２ｎビット符
号語の復号を行い、それ以外の場合は、前記直流制御ブ
ロックとその次のブロックに対応した２ｎビット符号語
の復号を行わずに前記直流制御ブロックの次のブロック
から復号を行うことを特徴とする復号方法。