JPH08222933A - アレーアンテナ用受信信号処理装置 - Google Patents
アレーアンテナ用受信信号処理装置Info
- Publication number
- JPH08222933A JPH08222933A JP7026681A JP2668195A JPH08222933A JP H08222933 A JPH08222933 A JP H08222933A JP 7026681 A JP7026681 A JP 7026681A JP 2668195 A JP2668195 A JP 2668195A JP H08222933 A JPH08222933 A JP H08222933A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- circuit
- multiplexer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 従来例に比較して高速でマルチビーム形成及
びＣＭＡ処理のための演算処理を実行することができ、
しかも回路構成が簡単なアレーアンテナ用信号処理装置
を提供する。 【構成】 １次元又は２次元の所定の配置形状で近接し
て並置された所定の複数個のアンテナ素子からなるアレ
ーアンテナで受信された複数の受信信号に対して準直交
検波処理、低周波ろ波処理、フーリエ変換によるマルチ
ビーム合成処理を含む第１の受信信号処理と、ビーム選
択処理、移相処理及びＣＭアルゴリズムに基づいたＣＭ
Ａ処理を含む第２の受信信号処理とを実行する。ここ
で、第１の受信信号処理と、ビーム選択処理及び移相処
理と、ＣＭＡ処理とを、順次所定の時間間隔でパイプラ
イン処理する。
びＣＭＡ処理のための演算処理を実行することができ、
しかも回路構成が簡単なアレーアンテナ用信号処理装置
を提供する。 【構成】 １次元又は２次元の所定の配置形状で近接し
て並置された所定の複数個のアンテナ素子からなるアレ
ーアンテナで受信された複数の受信信号に対して準直交
検波処理、低周波ろ波処理、フーリエ変換によるマルチ
ビーム合成処理を含む第１の受信信号処理と、ビーム選
択処理、移相処理及びＣＭアルゴリズムに基づいたＣＭ
Ａ処理を含む第２の受信信号処理とを実行する。ここ
で、第１の受信信号処理と、ビーム選択処理及び移相処
理と、ＣＭＡ処理とを、順次所定の時間間隔でパイプラ
イン処理する。
Description
【０００１】
【産業上の利用分野】本発明は、アレーアンテナ用受信
信号処理装置に関する。
信号処理装置に関する。
【０００２】
【従来の技術】種々の通信方式、特に移動通信方式のた
めに、移動体の受信無線局に主ビーム方向を容易に制御
することができるアクティブフェーズドアレーアンテナ
が研究開発されているが、さらに、デジタル信号処理技
術の進歩とともに、種々の機能を有するアレーアンテナ
の１つとして、ビームフォーミングアンテナが研究開発
されている（例えば、伊藤礼ほか，“ＤＢＦアンテナの
試作”，電子情報通信学会技術研究報告，ＳＡＮＥ８８
−５４，１９８９年１月２７日（以下、文献１とい
う。）参照。）。当該ビームフォーミングアンテナとし
て、信号処理をアナログで実行するか、デジタルで実行
するかによって２つの種類のアンテナに分類できる。
めに、移動体の受信無線局に主ビーム方向を容易に制御
することができるアクティブフェーズドアレーアンテナ
が研究開発されているが、さらに、デジタル信号処理技
術の進歩とともに、種々の機能を有するアレーアンテナ
の１つとして、ビームフォーミングアンテナが研究開発
されている（例えば、伊藤礼ほか，“ＤＢＦアンテナの
試作”，電子情報通信学会技術研究報告，ＳＡＮＥ８８
−５４，１９８９年１月２７日（以下、文献１とい
う。）参照。）。当該ビームフォーミングアンテナとし
て、信号処理をアナログで実行するか、デジタルで実行
するかによって２つの種類のアンテナに分類できる。
【０００３】アナログ信号処理を用いるビームフォーミ
ングアンテナにおいては、並置された複数個のアンテナ
素子にてなるアレーアンテナに接続される複数個の移相
器を変化させて、各アンテナ素子のアナログ信号出力を
高周波回路段階又は中間周波段階で合成することにより
当該アレーアンテナの主ビーム方向を所定の方向θｋに
向けることができる。例えば、互いに等間隔ｄで直線状
に並置された複数Ｎ個のアンテナ素子を備えたアレーア
ンテナの場合においては、各移相器の位相設定値φｎ
（ｎ＝１，２，…，Ｎ）は次の数１で表される。
ングアンテナにおいては、並置された複数個のアンテナ
素子にてなるアレーアンテナに接続される複数個の移相
器を変化させて、各アンテナ素子のアナログ信号出力を
高周波回路段階又は中間周波段階で合成することにより
当該アレーアンテナの主ビーム方向を所定の方向θｋに
向けることができる。例えば、互いに等間隔ｄで直線状
に並置された複数Ｎ個のアンテナ素子を備えたアレーア
ンテナの場合においては、各移相器の位相設定値φｎ
（ｎ＝１，２，…，Ｎ）は次の数１で表される。
【０００４】
【数１】φｎ＝ｎ・Δφｋ
【数２】Δφｋ＝（２πｄｓｉｎθｋ）／λ ここで、λは受信信号の波長である。
【０００５】ここで、各アンテナ素子の信号出力をＳｎ
としたとき、合成出力信号ＳＣは、次の数３で表され
る。
としたとき、合成出力信号ＳＣは、次の数３で表され
る。
【数３】
【０００６】一方、デジタル信号処理を用いるビームフ
ォーミングアンテナ（以下、ＤＢＦアンテナという。）
においては、各アンテナ素子にそれぞれ、Ａ／Ｄ変換器
を含む受信機が接続され、各Ａ／Ｄ変換器からの出力信
号Ｓｎ（ｎ＝０，１，２，…，Ｎ−１）に基づいて上記
数３を用いて、１つのデジタルシグナルプロセッサ（以
下、ＤＳＰという。）により受信信号に対して複素数の
乗算及び加算を実行することによってビーム形成を実行
する。
ォーミングアンテナ（以下、ＤＢＦアンテナという。）
においては、各アンテナ素子にそれぞれ、Ａ／Ｄ変換器
を含む受信機が接続され、各Ａ／Ｄ変換器からの出力信
号Ｓｎ（ｎ＝０，１，２，…，Ｎ−１）に基づいて上記
数３を用いて、１つのデジタルシグナルプロセッサ（以
下、ＤＳＰという。）により受信信号に対して複素数の
乗算及び加算を実行することによってビーム形成を実行
する。
【０００７】さらに、上記ＤＢＦアンテナにおけるビー
ム合成方法が上記文献１において開示されており、ビー
ム合成方法として離散フーリエ変換を用いる方法と、高
速フーリエ変換を用いる方法とが開示されている。
ム合成方法が上記文献１において開示されており、ビー
ム合成方法として離散フーリエ変換を用いる方法と、高
速フーリエ変換を用いる方法とが開示されている。
【０００８】前者の方法によるビーム合成方法について
以下に説明する。複数Ｎ個のアンテナ素子が直線状にｘ
1，ｘ2，…，ｘNの各位置に並置されており、アレイア
ンテナから見て角度θから放射された電波を第ｉ番目の
アンテナ素子で受信したときの複素受信信号をＳ（θ，
ｉ）とすると、ＤＢＦアンテナにおけるビーム形成方法
は空間軸上で標本化された受信信号に基づいて、所定の
角度θｋ方法からの成分を抽出することを考える。アン
テナビームを受信電力の空間分布を示すものと定義し、
その最大値の方向を主ビーム方向と呼ぶ事にすれば、す
なわち、主ビーム方向をθｋとする、アンテナビームＢ
ｋ（θ）は、Ｓ＊（θｋ，ｉ）（ｉ＝０，１，２，…，
Ｎ−１）をリファレンス関数とする整合フィルタ信号出
力Ｂｋ（θ）として次の数４で定義することができる。
ここで、＊は複素共役を表わす。
以下に説明する。複数Ｎ個のアンテナ素子が直線状にｘ
1，ｘ2，…，ｘNの各位置に並置されており、アレイア
ンテナから見て角度θから放射された電波を第ｉ番目の
アンテナ素子で受信したときの複素受信信号をＳ（θ，
ｉ）とすると、ＤＢＦアンテナにおけるビーム形成方法
は空間軸上で標本化された受信信号に基づいて、所定の
角度θｋ方法からの成分を抽出することを考える。アン
テナビームを受信電力の空間分布を示すものと定義し、
その最大値の方向を主ビーム方向と呼ぶ事にすれば、す
なわち、主ビーム方向をθｋとする、アンテナビームＢ
ｋ（θ）は、Ｓ＊（θｋ，ｉ）（ｉ＝０，１，２，…，
Ｎ−１）をリファレンス関数とする整合フィルタ信号出
力Ｂｋ（θ）として次の数４で定義することができる。
ここで、＊は複素共役を表わす。
【０００９】
【数４】
【００１０】このとき、アンテナビームＢｋ（θ）の信
号対雑音電力比（ＳＮＲ）は最大となる。ここで、到来
する電波の振幅をＡ0とし、位相をφ0とし、各アンテナ
素子振幅パターンをＡｉ（θ，ｉ）とし、その位相パタ
ーンをφｉ（θ，ｉ）とし、各受信機の利得をＡ
2（ｉ）とすると、受信機の信号出力Ｓ（θ，ｉ）は次
の数５で表される。
号対雑音電力比（ＳＮＲ）は最大となる。ここで、到来
する電波の振幅をＡ0とし、位相をφ0とし、各アンテナ
素子振幅パターンをＡｉ（θ，ｉ）とし、その位相パタ
ーンをφｉ（θ，ｉ）とし、各受信機の利得をＡ
2（ｉ）とすると、受信機の信号出力Ｓ（θ，ｉ）は次
の数５で表される。
【００１１】
【数５】Ｓ(θ，ｉ)＝Ａ0Ａ1(θ，ｉ)Ａ2(ｉ)ｅｘｐ[ｊ
{φ0＋φ1(θ，ｉ)＋φ2（ｉ）＋（２πｘiｓｉｎθ）
／λ｝］
{φ0＋φ1(θ，ｉ)＋φ2（ｉ）＋（２πｘiｓｉｎθ）
／λ｝］
【００１２】従って、アンテナビームＢｋ（θ）は、次
の数６で表される。
の数６で表される。
【数６】
【００１３】上記数６から明らかなように、θｋ方向の
素子毎の電界ベクトルが同相になるので、アンテナビー
ムＢｋ（θ）はθｋ方向の出力ＳＮＲを最大にすること
ができる。そのサイドローブ特性は各アンテナ素子の利
得Ａ1（θ，ｉ）及び各受信機の利得Ａ2（ｉ）（ｉ＝
０，１，２，…，Ｎ−１）に依存し、必ずしも所望の特
性が得られるわけではない。従って、サイドローブの抑
圧のために、各受信機の信号出力にそれぞれ重み係数Ｗ
（ｉ）（ｉ＝０，１，２，…，Ｎ−１）を乗算すること
によって重み付けを行う。重み係数Ｗ（ｉ）は一般に、
例えばハミング関数（Hammming function）、ハミング
・テイラー関数（Hammming Taylor function）、ドルフ
・チェビシェフ関数（Dolph Chebyshev）などのウィン
ドウ関数Ｗ（ｉ）とアンテナ素子及び受信機の利得補正
項からなり、次の数７で表される。
素子毎の電界ベクトルが同相になるので、アンテナビー
ムＢｋ（θ）はθｋ方向の出力ＳＮＲを最大にすること
ができる。そのサイドローブ特性は各アンテナ素子の利
得Ａ1（θ，ｉ）及び各受信機の利得Ａ2（ｉ）（ｉ＝
０，１，２，…，Ｎ−１）に依存し、必ずしも所望の特
性が得られるわけではない。従って、サイドローブの抑
圧のために、各受信機の信号出力にそれぞれ重み係数Ｗ
（ｉ）（ｉ＝０，１，２，…，Ｎ−１）を乗算すること
によって重み付けを行う。重み係数Ｗ（ｉ）は一般に、
例えばハミング関数（Hammming function）、ハミング
・テイラー関数（Hammming Taylor function）、ドルフ
・チェビシェフ関数（Dolph Chebyshev）などのウィン
ドウ関数Ｗ（ｉ）とアンテナ素子及び受信機の利得補正
項からなり、次の数７で表される。
【００１４】
【数７】Ｗ(ｉ)＝ｗ(ｉ)／[√{Ｅθ[│Ｓ(θ，ｉ)
│2]}]・│Ｓ(θｋ，ｉ)│]
│2]}]・│Ｓ(θｋ，ｉ)│]
【００１５】ここで、Ｅθ［ ］はθに関する平均値を
表わす。このときのアンテナパターンＢｋ（θ）は、次
の数８で表される。
表わす。このときのアンテナパターンＢｋ（θ）は、次
の数８で表される。
【００１６】
【数８】
【００１７】さらに、上記数８から次の数９を得ること
ができる。
ができる。
【００１８】
【数９】
【００１９】上記数９から明らかなように、一般に、任
意の角度θｋを主ビーム方向とするアンテナビームを形
成するためには、ビーム１本当たりのアンテナ素子数Ｎ
に一致する数の複素積和演算が必要であり、Ｎ本のマル
チビームを形成するためには、Ｎ2回の複素積和演算が
必要となる。
意の角度θｋを主ビーム方向とするアンテナビームを形
成するためには、ビーム１本当たりのアンテナ素子数Ｎ
に一致する数の複素積和演算が必要であり、Ｎ本のマル
チビームを形成するためには、Ｎ2回の複素積和演算が
必要となる。
【００２０】次いで、より演算処理が簡単な後者の高速
フーリエ変換の方法の場合について以下に説明する。こ
こで、アレーアンテナの複数Ｎ個のアンテナ素子が等間
隔ｄで直線状に並置されおり、各アンテナ素子の位相パ
ターンφｉ（θ，ｉ）（ｉ＝０，１，２，３，…，Ｎ−
１）がアレーアンテナの主ビーム方向の角度θに独立で
あると仮定し、すなわち、各アンテナ素子の位相パター
ンφｉ（ｉ）＝φｉ（θ，ｉ）であると仮定する。この
とき、ビーム形成に先立って、次の数１０を用いて利得
の補正を行うものとすると、アンテナビームＢｋ（θ）
は、各受信機の信号出力を合成する事により、次の数１
１で表される。
フーリエ変換の方法の場合について以下に説明する。こ
こで、アレーアンテナの複数Ｎ個のアンテナ素子が等間
隔ｄで直線状に並置されおり、各アンテナ素子の位相パ
ターンφｉ（θ，ｉ）（ｉ＝０，１，２，３，…，Ｎ−
１）がアレーアンテナの主ビーム方向の角度θに独立で
あると仮定し、すなわち、各アンテナ素子の位相パター
ンφｉ（ｉ）＝φｉ（θ，ｉ）であると仮定する。この
とき、ビーム形成に先立って、次の数１０を用いて利得
の補正を行うものとすると、アンテナビームＢｋ（θ）
は、各受信機の信号出力を合成する事により、次の数１
１で表される。
【００２１】
【数１０】Ｓｆ(θ,ｉ)＝Ｓ（θ，ｉ）・ｗ（ｉ）／
［√｛Ｅθ[Ａ1 2(θ,ｉ)]}］・ｅｘｐ［−ｊ｛φ0＋φ1
（ｉ）＋φ2（ｉ）｝］
［√｛Ｅθ[Ａ1 2(θ,ｉ)]}］・ｅｘｐ［−ｊ｛φ0＋φ1
（ｉ）＋φ2（ｉ）｝］
【数１１】
【００２２】ここで、マルチビームの本数をアンテナ素
子の数に一致させると、各アンテナ素子の主ビーム方向
θｋを次の数１２で置く。
子の数に一致させると、各アンテナ素子の主ビーム方向
θｋを次の数１２で置く。
【００２３】
【数１２】θｋ＝ｓｉｎ-1（λｋ／Ｎｄ）， ｋ＝−Ｎ／２，−Ｎ／２＋１，…，０，…，Ｎ／２−１
【００２４】このとき、アンテナビームＢｋ（θ）は、
アンテナ素子の位置に一致させる事により、次の数１３
で表される。
アンテナ素子の位置に一致させる事により、次の数１３
で表される。
【００２５】
【数１３】 ｋ＝−Ｎ／２，…，０，…，Ｎ／２−１
【００２６】上記数１３から明らかなように、アンテナ
ビームＢｋ（θ）は、補正後の受信機の信号出力Ｓｆ
（θ，ｉ）の離散フーリエ変換であり、高速フーリエ変
換（以下、ＦＦＴという。）アルゴリズムが利用可能で
ある。すなわち、Ｎ本のマルチビーム形成に必要な複素
積和演算回数はＮ2回ではなく、Ｎｌｏｇ2Ｎまで減少さ
せることができる。上記Ｎ本のマルチビーム形成の後
に、例えば、これらの中で最大値の信号を選択して、そ
れを受信信号とすることができる。上記ビーム合成を行
うＤＢＦアンテナのための受信信号処理装置として、上
記文献１においては、ミニコンピュータを用いた一例に
ついて開示しているが、ミニコンピュータなど１つの演
算制御装置を用いてＦＦＴ演算を含む演算処理を実行し
たとき、上記後者のＦＦＴ演算を用いるビーム合成方法
を用いたとしても多数回の演算処理が必要であり、信号
処理が比較的遅いという問題点があった。さらに、アン
テナ素子の数が増大したとき、信号処理がきわめて遅く
なる。
ビームＢｋ（θ）は、補正後の受信機の信号出力Ｓｆ
（θ，ｉ）の離散フーリエ変換であり、高速フーリエ変
換（以下、ＦＦＴという。）アルゴリズムが利用可能で
ある。すなわち、Ｎ本のマルチビーム形成に必要な複素
積和演算回数はＮ2回ではなく、Ｎｌｏｇ2Ｎまで減少さ
せることができる。上記Ｎ本のマルチビーム形成の後
に、例えば、これらの中で最大値の信号を選択して、そ
れを受信信号とすることができる。上記ビーム合成を行
うＤＢＦアンテナのための受信信号処理装置として、上
記文献１においては、ミニコンピュータを用いた一例に
ついて開示しているが、ミニコンピュータなど１つの演
算制御装置を用いてＦＦＴ演算を含む演算処理を実行し
たとき、上記後者のＦＦＴ演算を用いるビーム合成方法
を用いたとしても多数回の演算処理が必要であり、信号
処理が比較的遅いという問題点があった。さらに、アン
テナ素子の数が増大したとき、信号処理がきわめて遅く
なる。
【００２７】これを解決するために、本発明者は、特願
平６−２５５４２号の特許出願において、「１次元又は
２次元の所定の配置形状で近接して並置された所定の複
数個のアンテナ素子からなるアレーアンテナで受信され
た複数の受信信号に対して準直交検波処理、低周波ろ波
処理、及びフーリエ変換によるマルチビーム合成処理を
含む受信信号処理を実行するアレーアンテナ用受信信号
処理装置であって、上記受信信号処理を実行する上記ア
ンテナ素子の数に一致した複数個の演算回路を備え、上
記複数個の演算回路を、上記複数個のアンテナ素子の配
置形状に応じて１次元の１本のデータバス又は２次元の
格子形状の複数本のデータバスを介して接続し、上記複
数個の演算回路はそれぞれ、上記受信信号処理を実行す
るように分割された複数個の処理を同時に、上記データ
バスを介して上記信号処理に必要なデータを送受信する
ことによって実行することを特徴とするアレーアンテナ
用受信信号処理装置」（以下、提案した信号処理装置と
いう。）を提案した。
平６−２５５４２号の特許出願において、「１次元又は
２次元の所定の配置形状で近接して並置された所定の複
数個のアンテナ素子からなるアレーアンテナで受信され
た複数の受信信号に対して準直交検波処理、低周波ろ波
処理、及びフーリエ変換によるマルチビーム合成処理を
含む受信信号処理を実行するアレーアンテナ用受信信号
処理装置であって、上記受信信号処理を実行する上記ア
ンテナ素子の数に一致した複数個の演算回路を備え、上
記複数個の演算回路を、上記複数個のアンテナ素子の配
置形状に応じて１次元の１本のデータバス又は２次元の
格子形状の複数本のデータバスを介して接続し、上記複
数個の演算回路はそれぞれ、上記受信信号処理を実行す
るように分割された複数個の処理を同時に、上記データ
バスを介して上記信号処理に必要なデータを送受信する
ことによって実行することを特徴とするアレーアンテナ
用受信信号処理装置」（以下、提案した信号処理装置と
いう。）を提案した。
【００２８】一方、移動体通信において良好な通信品質
を確保するためには、常に所望波を捕捉する機能ととも
に、多重波伝搬路で発生する周波数選択性フェージング
を除去する機能を備える必要がある。後者のために、例
えば、コンスタント・モジュラス・アルゴリズム（Cons
tant Modulus Algorithm：以下、ＣＭアルゴリズムとい
う。また、ＣＭアルゴリズムを用いた信号処理をＣＭＡ
処理という。）は、所望波と相関のある遅延波である不
要波を除去するために有効であることが知られている
（例えば、大鐘武雄ほか「陸上移動通信におけるＣＭＡ
アダプティブアレーの選択性フェージング補償特性」電
子情報通信学会論文誌，Ｖｏｌ．Ｊ７３−Ｂ−II，Ｎ
ｏ．１０，ｐｐ４８９−４９７，１９９０年１０月参
照。）。
を確保するためには、常に所望波を捕捉する機能ととも
に、多重波伝搬路で発生する周波数選択性フェージング
を除去する機能を備える必要がある。後者のために、例
えば、コンスタント・モジュラス・アルゴリズム（Cons
tant Modulus Algorithm：以下、ＣＭアルゴリズムとい
う。また、ＣＭアルゴリズムを用いた信号処理をＣＭＡ
処理という。）は、所望波と相関のある遅延波である不
要波を除去するために有効であることが知られている
（例えば、大鐘武雄ほか「陸上移動通信におけるＣＭＡ
アダプティブアレーの選択性フェージング補償特性」電
子情報通信学会論文誌，Ｖｏｌ．Ｊ７３−Ｂ−II，Ｎ
ｏ．１０，ｐｐ４８９−４９７，１９９０年１０月参
照。）。
【００２９】上記ＣＭＡ処理に先立って、以下に示す公
知のビーム形成処理と公知のビーム選択処理が実行され
る。 （ａ）ビーム形成処理：アレーアンテナの各アンテナ素
子でそれぞれ受信された複数Ｍ個の受信信号と、希望波
を所定の放射角度の範囲で受信できるように予め決めら
れた形成すべき所定の複数Ｎ個のビームの各主ビームの
方向と、受信信号の受信周波数とに基づいて、複数Ｎ個
のビーム電界値Ｅnを演算する。 （ｂ）ビーム選択処理：上記ビーム形成処理において演
算された上記複数Ｎ個のビーム電界値を所定のしきい値
と比較することによって、当該しきい値以上のビーム電
界値のみを選択して出力する。
知のビーム形成処理と公知のビーム選択処理が実行され
る。 （ａ）ビーム形成処理：アレーアンテナの各アンテナ素
子でそれぞれ受信された複数Ｍ個の受信信号と、希望波
を所定の放射角度の範囲で受信できるように予め決めら
れた形成すべき所定の複数Ｎ個のビームの各主ビームの
方向と、受信信号の受信周波数とに基づいて、複数Ｎ個
のビーム電界値Ｅnを演算する。 （ｂ）ビーム選択処理：上記ビーム形成処理において演
算された上記複数Ｎ個のビーム電界値を所定のしきい値
と比較することによって、当該しきい値以上のビーム電
界値のみを選択して出力する。
【００３０】当該ＣＭＡ処理においては、上記ビーム選
択処理によって選択された複数Ｎ個以下のビーム電界値
に基づいて、アレーアンテナの主ビームを希望波の所望
の方向に向けかつ干渉波などの不要波の到来方向の受信
レベルを零にするような各ビームに対応する受信信号に
対する複数Ｎ個の重み係数ｗn（ｎ＝１，２，…，Ｎ）
を演算する。すなわち、このＣＭＡ処理は、包絡線が既
知である希望波の信号波を用いた通信方式において、干
渉波などの不要波の影響によって変化した包絡線の波形
を所望の形に変換することによって不要波の到来方向の
当該アレーアンテナの放射パターンにおける受信レベル
を零にするものである。
択処理によって選択された複数Ｎ個以下のビーム電界値
に基づいて、アレーアンテナの主ビームを希望波の所望
の方向に向けかつ干渉波などの不要波の到来方向の受信
レベルを零にするような各ビームに対応する受信信号に
対する複数Ｎ個の重み係数ｗn（ｎ＝１，２，…，Ｎ）
を演算する。すなわち、このＣＭＡ処理は、包絡線が既
知である希望波の信号波を用いた通信方式において、干
渉波などの不要波の影響によって変化した包絡線の波形
を所望の形に変換することによって不要波の到来方向の
当該アレーアンテナの放射パターンにおける受信レベル
を零にするものである。
【００３１】
【発明が解決しようとする課題】ＣＭＡ処理を実行する
従来の信号処理装置では、汎用のデジタルシグナルプロ
セッサを搭載したボードを複数枚使用して、外部制御装
置の制御により複数のデジタル信号をオフライン処理を
することによってＣＭＡ処理を実行していた。この従来
例では、汎用のデジタルシグナルプロセッサによる処理
であるために、各プロセッサを制御する外部制御装置が
必要であって、処理時間が比較的長くかかり、また、当
該信号処理装置を大幅に小型化することはできなかっ
た。さらに、上記提案した信号処理装置では、ＣＭＡ処
理を実行することができなかった。
従来の信号処理装置では、汎用のデジタルシグナルプロ
セッサを搭載したボードを複数枚使用して、外部制御装
置の制御により複数のデジタル信号をオフライン処理を
することによってＣＭＡ処理を実行していた。この従来
例では、汎用のデジタルシグナルプロセッサによる処理
であるために、各プロセッサを制御する外部制御装置が
必要であって、処理時間が比較的長くかかり、また、当
該信号処理装置を大幅に小型化することはできなかっ
た。さらに、上記提案した信号処理装置では、ＣＭＡ処
理を実行することができなかった。
【００３２】本発明の目的は以上の問題点を解決し、従
来例に比較して高速でマルチビーム形成処理及びＣＭＡ
処理のための演算処理を実行することができ、しかも回
路構成が簡単なアレーアンテナ用信号処理装置を提供す
ることにある。
来例に比較して高速でマルチビーム形成処理及びＣＭＡ
処理のための演算処理を実行することができ、しかも回
路構成が簡単なアレーアンテナ用信号処理装置を提供す
ることにある。
【００３３】
【課題を解決するための手段】本発明に係る請求項１記
載のアレーアンテナ用受信信号処理装置は、１次元又は
２次元の所定の配置形状で近接して並置された所定の複
数個のアンテナ素子（１）からなるアレーアンテナで受
信された複数の受信信号に対して準直交検波処理、低周
波ろ波処理、及びフーリエ変換によるマルチビーム合成
処理を含む第１の受信信号処理と、ビーム選択処理、移
相処理及びコンスタント・モジュラス・アルゴリズムに
基づいたＣＭＡ処理を含む第２の受信信号処理とを実行
するアレーアンテナ用受信信号処理装置であって、上記
第１の受信信号処理を実行する上記アンテナ素子（１）
の数に一致した複数個の演算回路を備え、上記複数個の
演算回路（５）を、上記複数個のアンテナ素子（１）の
配置形状に応じて１次元の１本のデータバス又は２次元
の格子形状の複数本のデータバス（１０１−１１６）を
介して接続し、上記複数個の演算回路（５）はそれぞ
れ、上記受信信号処理を実行するように分割された複数
個の処理を同時に、上記データバス（１０１−１１６）
を介して上記信号処理に必要なデータを送受信すること
によって実行し、上記複数個の演算回路（５）から出力
される第１の受信信号処理後の受信信号データのうち、
より大きなレベルを有する複数個の受信信号データを選
択して出力するためのビーム選択処理を実行するビーム
選択回路（２０１）と、上記ビーム選択回路（２０１）
から出力される複数個の受信信号データに基づいて、当
該受信信号データの位相をそれぞれ、上記アレーアンテ
ナの中心に移相させるための移相処理を実行する移相回
路（２０２）と、上記移相回路（２０２）から出力され
る複数個の受信信号データに基づいて、上記アレーアン
テナの主ビームを希望波の所望の方向に向けかつ不要波
の到来方向に受信レベルを零にするような各ビームに対
応する受信信号データに対する複数個の重み係数を演算
し、演算した複数個の重み係数を用いて、上記複数個の
受信信号データを上記複数個の重み係数を考慮した加算
を行って１個の最適な受信信号データを出力するＣＭＡ
処理回路（２０３）とを備え、上記第１の受信信号処理
と、上記ビーム選択処理及び上記移相処理と、上記ＣＭ
Ａ処理とを、順次所定の時間間隔でパイプライン処理す
ることを特徴とする。
載のアレーアンテナ用受信信号処理装置は、１次元又は
２次元の所定の配置形状で近接して並置された所定の複
数個のアンテナ素子（１）からなるアレーアンテナで受
信された複数の受信信号に対して準直交検波処理、低周
波ろ波処理、及びフーリエ変換によるマルチビーム合成
処理を含む第１の受信信号処理と、ビーム選択処理、移
相処理及びコンスタント・モジュラス・アルゴリズムに
基づいたＣＭＡ処理を含む第２の受信信号処理とを実行
するアレーアンテナ用受信信号処理装置であって、上記
第１の受信信号処理を実行する上記アンテナ素子（１）
の数に一致した複数個の演算回路を備え、上記複数個の
演算回路（５）を、上記複数個のアンテナ素子（１）の
配置形状に応じて１次元の１本のデータバス又は２次元
の格子形状の複数本のデータバス（１０１−１１６）を
介して接続し、上記複数個の演算回路（５）はそれぞ
れ、上記受信信号処理を実行するように分割された複数
個の処理を同時に、上記データバス（１０１−１１６）
を介して上記信号処理に必要なデータを送受信すること
によって実行し、上記複数個の演算回路（５）から出力
される第１の受信信号処理後の受信信号データのうち、
より大きなレベルを有する複数個の受信信号データを選
択して出力するためのビーム選択処理を実行するビーム
選択回路（２０１）と、上記ビーム選択回路（２０１）
から出力される複数個の受信信号データに基づいて、当
該受信信号データの位相をそれぞれ、上記アレーアンテ
ナの中心に移相させるための移相処理を実行する移相回
路（２０２）と、上記移相回路（２０２）から出力され
る複数個の受信信号データに基づいて、上記アレーアン
テナの主ビームを希望波の所望の方向に向けかつ不要波
の到来方向に受信レベルを零にするような各ビームに対
応する受信信号データに対する複数個の重み係数を演算
し、演算した複数個の重み係数を用いて、上記複数個の
受信信号データを上記複数個の重み係数を考慮した加算
を行って１個の最適な受信信号データを出力するＣＭＡ
処理回路（２０３）とを備え、上記第１の受信信号処理
と、上記ビーム選択処理及び上記移相処理と、上記ＣＭ
Ａ処理とを、順次所定の時間間隔でパイプライン処理す
ることを特徴とする。
【００３４】また、請求項２記載のアレーアンテナ用受
信信号処理装置は、請求項１記載のアレーアンテナ用受
信信号処理装置において、上記移相回路（２０２）は、
上記移相処理を実行するために必要なデータを選択的に
切り換えて出力する２個のマルチプレクサ（２２６，２
３７）と、上記２個のマルチプレクサ（２２６，２３
７）から出力される２個のデータに対して積和演算を実
行する積和演算器（２２７）とを備えて構成されたこと
を特徴とする。
信信号処理装置は、請求項１記載のアレーアンテナ用受
信信号処理装置において、上記移相回路（２０２）は、
上記移相処理を実行するために必要なデータを選択的に
切り換えて出力する２個のマルチプレクサ（２２６，２
３７）と、上記２個のマルチプレクサ（２２６，２３
７）から出力される２個のデータに対して積和演算を実
行する積和演算器（２２７）とを備えて構成されたこと
を特徴とする。
【００３５】さらに、請求項３記載のアレーアンテナ用
受信信号処理装置は、請求項１又は２記載のアレーアン
テナ用受信信号処理装置において、上記ＣＭＡ処理回路
（２０３）は、上記ＣＭＡ処理を実行するために必要な
データを選択的に切り換えて出力する２個のマルチプレ
クサ（２４６，２４８）と、上記２個のマルチプレクサ
（２４６，２４８）から出力される２個のデータに対し
て積和演算を実行する積和演算器（２６０）と、上記積
和演算器（２６０）から出力されるデータを累積加算す
る累積加算器（２６１）とを備えて構成されたことを特
徴とする。
受信信号処理装置は、請求項１又は２記載のアレーアン
テナ用受信信号処理装置において、上記ＣＭＡ処理回路
（２０３）は、上記ＣＭＡ処理を実行するために必要な
データを選択的に切り換えて出力する２個のマルチプレ
クサ（２４６，２４８）と、上記２個のマルチプレクサ
（２４６，２４８）から出力される２個のデータに対し
て積和演算を実行する積和演算器（２６０）と、上記積
和演算器（２６０）から出力されるデータを累積加算す
る累積加算器（２６１）とを備えて構成されたことを特
徴とする。
【００３６】また、請求項４記載のアレーアンテナ用受
信信号処理装置は、請求項１乃至３のうちの１つに記載
のアレーアンテナ用受信信号処理装置において、上記移
相回路（２０２）から出力される複数個の受信信号デー
タに対応するアンテナ素子（１）のチャンネル番号が変
化したことを検出する検出回路（３０１，３０２，３０
３）と、上記検出回路（３０１，３０２，３０３）によ
って変化したことを検出されたときに、上記ＣＭＡ処理
回路（２０３）における複数個の重み係数を零にリセッ
トする第１のリセット回路（２８１−２８８，２９１−
２９８）とをさらに備えたことを特徴とする。
信信号処理装置は、請求項１乃至３のうちの１つに記載
のアレーアンテナ用受信信号処理装置において、上記移
相回路（２０２）から出力される複数個の受信信号デー
タに対応するアンテナ素子（１）のチャンネル番号が変
化したことを検出する検出回路（３０１，３０２，３０
３）と、上記検出回路（３０１，３０２，３０３）によ
って変化したことを検出されたときに、上記ＣＭＡ処理
回路（２０３）における複数個の重み係数を零にリセッ
トする第１のリセット回路（２８１−２８８，２９１−
２９８）とをさらに備えたことを特徴とする。
【００３７】さらに、請求項５記載のアレーアンテナ用
受信信号処理装置は、請求項１乃至４のうちの１つに記
載のアレーアンテナ用受信信号処理装置において、上記
移相回路（２０２）から出力される複数個の受信信号デ
ータが所定のしきい値未満であるか否かを判断する比較
回路（３１１）と、上記比較回路（３１１）によってし
きい値未満であることを判断したときに、上記判断され
た受信信号データを零にリセットする第２のリセット回
路（３１２）とをさらに備えたことを特徴とする。
受信信号処理装置は、請求項１乃至４のうちの１つに記
載のアレーアンテナ用受信信号処理装置において、上記
移相回路（２０２）から出力される複数個の受信信号デ
ータが所定のしきい値未満であるか否かを判断する比較
回路（３１１）と、上記比較回路（３１１）によってし
きい値未満であることを判断したときに、上記判断され
た受信信号データを零にリセットする第２のリセット回
路（３１２）とをさらに備えたことを特徴とする。
【００３８】
【作用】以上のように構成された請求項１記載のアレー
アンテナ用受信信号処理装置においては、上記複数個の
演算回路（５）はそれぞれ、上記受信信号処理を実行す
るように分割された複数個の処理を同時に、上記データ
バス（１０１−１１６）を介して上記信号処理に必要な
データを送受信することによって実行する。上記ビーム
選択回路（２０１）は、上記複数個の演算回路（５）か
ら出力される第１の受信信号処理後の受信信号データの
うち、より大きなレベルを有する複数個の受信信号デー
タを選択して出力するためのビーム選択処理を実行す
る。また、上記移相回路（２０２）は、上記ビーム選択
回路（２０１）から出力される複数個の受信信号データ
に基づいて、当該受信信号データの位相をそれぞれ、上
記アレーアンテナの中心に移相させるための移相処理を
実行する。さらに、上記ＣＭＡ処理回路は、上記移相回
路（２０２）から出力される複数個の受信信号データに
基づいて、上記アレーアンテナの主ビームを希望波の所
望の方向に向けかつ不要波の到来方向に受信レベルを零
にするような各ビームに対応する受信信号データに対す
る複数個の重み係数を演算し、演算した複数個の重み係
数を用いて、上記複数個の受信信号データを上記複数個
の重み係数を考慮した加算を行って１個の最適な受信信
号データを出力する。ここで、上記第１の受信信号処理
と、上記ビーム選択処理及び上記移相処理と、上記ＣＭ
Ａ処理とを、順次所定の時間間隔でパイプライン処理す
る。これによって、希望波に対して最大の信号対雑音電
力比を有する受信信号の電力データを得ることができ
る。
アンテナ用受信信号処理装置においては、上記複数個の
演算回路（５）はそれぞれ、上記受信信号処理を実行す
るように分割された複数個の処理を同時に、上記データ
バス（１０１−１１６）を介して上記信号処理に必要な
データを送受信することによって実行する。上記ビーム
選択回路（２０１）は、上記複数個の演算回路（５）か
ら出力される第１の受信信号処理後の受信信号データの
うち、より大きなレベルを有する複数個の受信信号デー
タを選択して出力するためのビーム選択処理を実行す
る。また、上記移相回路（２０２）は、上記ビーム選択
回路（２０１）から出力される複数個の受信信号データ
に基づいて、当該受信信号データの位相をそれぞれ、上
記アレーアンテナの中心に移相させるための移相処理を
実行する。さらに、上記ＣＭＡ処理回路は、上記移相回
路（２０２）から出力される複数個の受信信号データに
基づいて、上記アレーアンテナの主ビームを希望波の所
望の方向に向けかつ不要波の到来方向に受信レベルを零
にするような各ビームに対応する受信信号データに対す
る複数個の重み係数を演算し、演算した複数個の重み係
数を用いて、上記複数個の受信信号データを上記複数個
の重み係数を考慮した加算を行って１個の最適な受信信
号データを出力する。ここで、上記第１の受信信号処理
と、上記ビーム選択処理及び上記移相処理と、上記ＣＭ
Ａ処理とを、順次所定の時間間隔でパイプライン処理す
る。これによって、希望波に対して最大の信号対雑音電
力比を有する受信信号の電力データを得ることができ
る。
【００３９】また、請求項２記載のアレーアンテナ用受
信信号処理装置においては、上記移相回路（２０２）
は、好ましくは、上記移相処理を実行するために必要な
データを選択的に切り換えて出力する２個のマルチプレ
クサ（２２６，２３７）と、上記２個のマルチプレクサ
（２２６，２３７）から出力される２個のデータに対し
て積和演算を実行する積和演算器（２２７）とを備えて
構成される。従って、従来例に比較して回路構成が簡単
となり、しかも高速で移相処理を実行することができ
る。
信信号処理装置においては、上記移相回路（２０２）
は、好ましくは、上記移相処理を実行するために必要な
データを選択的に切り換えて出力する２個のマルチプレ
クサ（２２６，２３７）と、上記２個のマルチプレクサ
（２２６，２３７）から出力される２個のデータに対し
て積和演算を実行する積和演算器（２２７）とを備えて
構成される。従って、従来例に比較して回路構成が簡単
となり、しかも高速で移相処理を実行することができ
る。
【００４０】さらに、請求項３記載のアレーアンテナ用
受信信号処理装置においては、上記ＣＭＡ処理回路（２
０３）は、好ましくは、上記ＣＭＡ処理を実行するため
に必要なデータを選択的に切り換えて出力する２個のマ
ルチプレクサ（２４６，２４８）と、上記２個のマルチ
プレクサ（２４６，２４８）から出力される２個のデー
タに対して積和演算を実行する積和演算器（２６０）
と、上記積和演算器（２６０）から出力されるデータを
累積加算する累積加算器（２６１）とを備えて構成され
る。従って、従来例に比較して回路構成が簡単となり、
しかも高速でＣＭＡ処理を実行することができる。
受信信号処理装置においては、上記ＣＭＡ処理回路（２
０３）は、好ましくは、上記ＣＭＡ処理を実行するため
に必要なデータを選択的に切り換えて出力する２個のマ
ルチプレクサ（２４６，２４８）と、上記２個のマルチ
プレクサ（２４６，２４８）から出力される２個のデー
タに対して積和演算を実行する積和演算器（２６０）
と、上記積和演算器（２６０）から出力されるデータを
累積加算する累積加算器（２６１）とを備えて構成され
る。従って、従来例に比較して回路構成が簡単となり、
しかも高速でＣＭＡ処理を実行することができる。
【００４１】また、請求項４記載のアレーアンテナ用受
信信号処理装置においては、上記検出回路（３０１，３
０２，３０３）は、上記移相回路（２０２）から出力さ
れる複数個の受信信号データに対応するアンテナ素子
（１）のチャンネル番号が変化したことを検出する。そ
して、上記第１のリセット回路（２８１−２８８，２９
１−２９８）は、上記検出回路（３０１，３０２，３０
３）によって変化したことを検出されたときに、上記Ｃ
ＭＡ処理回路（２０３）における複数個の重み係数を零
にリセットする。従って、ビーム選択された複数個の受
信信号データに対応するアンテナ素子（１）のチャンネ
ル番号が変化したときに、上記ＣＭＡ処理における収束
時間が長くなることを防止することができる。
信信号処理装置においては、上記検出回路（３０１，３
０２，３０３）は、上記移相回路（２０２）から出力さ
れる複数個の受信信号データに対応するアンテナ素子
（１）のチャンネル番号が変化したことを検出する。そ
して、上記第１のリセット回路（２８１−２８８，２９
１−２９８）は、上記検出回路（３０１，３０２，３０
３）によって変化したことを検出されたときに、上記Ｃ
ＭＡ処理回路（２０３）における複数個の重み係数を零
にリセットする。従って、ビーム選択された複数個の受
信信号データに対応するアンテナ素子（１）のチャンネ
ル番号が変化したときに、上記ＣＭＡ処理における収束
時間が長くなることを防止することができる。
【００４２】さらに、請求項５記載のアレーアンテナ用
受信信号処理装置においては、上記比較回路（３１１）
は、上記移相回路（２０２）から出力される複数個の受
信信号データが所定のしきい値未満であるか否かを判断
する。そして、上記第２のリセット回路（３１２）は、
上記比較回路（３１１）によってしきい値未満であるこ
とを判断したときに、上記判断された受信信号データを
零にリセットする。上記受信信号データが零に近い雑音
レベル又はそれに相当するレベルである場合に、不要な
受信信号データを除去して正確に後段のＣＭＡ処理を実
行することができる。また、上記受信信号データの少し
の変化で上記選択されたチャンネル番号が変化した場
合、上記第１のリセット回路の動作が生じることを防止
することができる。
受信信号処理装置においては、上記比較回路（３１１）
は、上記移相回路（２０２）から出力される複数個の受
信信号データが所定のしきい値未満であるか否かを判断
する。そして、上記第２のリセット回路（３１２）は、
上記比較回路（３１１）によってしきい値未満であるこ
とを判断したときに、上記判断された受信信号データを
零にリセットする。上記受信信号データが零に近い雑音
レベル又はそれに相当するレベルである場合に、不要な
受信信号データを除去して正確に後段のＣＭＡ処理を実
行することができる。また、上記受信信号データの少し
の変化で上記選択されたチャンネル番号が変化した場
合、上記第１のリセット回路の動作が生じることを防止
することができる。
【００４３】
【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。 ＜第１の実施例＞図１は、本発明に係る第１の実施例で
あるアレーアンテナ用受信信号処理装置のブロック図で
ある。この第１の実施例のアレーアンテナ用受信信号処
理装置は、互いに等間隔で互いに直交する２つの軸を有
する２次元のマトリックス形状で並置されたアレーアン
テナの１６個のアンテナ素子１−１乃至１−１６（総称
して、符号１を付す。）に対応して、準直交検波回路と
トランスバーサル型ＦＩＲ（有限インパルス応答）低周
波通過フィルタといわゆる空間領域への２次元ＦＦＴ演
算を用いたマルチビーム合成回路とを含む回路演算を実
行するＤＳＰ５−１乃至５−１６を設け、当該１６個の
ＤＳＰ５−１乃至５−１６を図３に示すように、格子形
状にデータバス１０１乃至１０８を介して接続し、さら
に、各ＤＳＰ５−１乃至５−１６を図４の回路を有する
アレーアンテナのデジタル受信信号処理専用のＡＳＩＣ
（Application Specific Integrated Circuit）演算器
を用いて構成したことを特徴とする。
ついて説明する。 ＜第１の実施例＞図１は、本発明に係る第１の実施例で
あるアレーアンテナ用受信信号処理装置のブロック図で
ある。この第１の実施例のアレーアンテナ用受信信号処
理装置は、互いに等間隔で互いに直交する２つの軸を有
する２次元のマトリックス形状で並置されたアレーアン
テナの１６個のアンテナ素子１−１乃至１−１６（総称
して、符号１を付す。）に対応して、準直交検波回路と
トランスバーサル型ＦＩＲ（有限インパルス応答）低周
波通過フィルタといわゆる空間領域への２次元ＦＦＴ演
算を用いたマルチビーム合成回路とを含む回路演算を実
行するＤＳＰ５−１乃至５−１６を設け、当該１６個の
ＤＳＰ５−１乃至５−１６を図３に示すように、格子形
状にデータバス１０１乃至１０８を介して接続し、さら
に、各ＤＳＰ５−１乃至５−１６を図４の回路を有する
アレーアンテナのデジタル受信信号処理専用のＡＳＩＣ
（Application Specific Integrated Circuit）演算器
を用いて構成したことを特徴とする。
【００４４】図１に示すように、アンテナ素子１−１に
は、互いに縦続に接続されたダウンコンバータ２−１と
帯域通過フィルタ３−１とＡ／Ｄ変換器４−１とＤＳＰ
５−１とが接続され、アンテナ素子１−２には、互いに
縦続に接続されたダウンコンバータ２−２と帯域通過フ
ィルタ３−２とＡ／Ｄ変換器４−２とＤＳＰ５−２とが
接続され、同様にして、アンテナ素子１−３乃至１−１
５に同様のものが接続され、さらに、アンテナ素子１−
１６には、互いに縦続に接続されたダウンコンバータ２
−１６と帯域通過フィルタ３−１６とＡ／Ｄ変換器４−
６１とＤＳＰ５−１６とが接続される。ここで、ダウン
コンバータ２−１乃至２−１６（総称して、符号２を付
す。）は互いに同様の回路で構成され、帯域通過フィル
タ３−１乃至３−１６（総称して、符号３を付す。）は
互いに同様の回路で構成され、Ａ／Ｄ変換器４−１乃至
４−１６（総称して、符号４を付す。）は互いに同様の
回路で構成され、ＤＳＰ５−１乃至５−１６（総称し
て、符号５を付す。）は詳細後述するように演算データ
及び演算方法が異なることを除いて互いに同様の回路で
構成される。従って、各回路の動作について、それぞれ
代表して１個のみについて説明する。
は、互いに縦続に接続されたダウンコンバータ２−１と
帯域通過フィルタ３−１とＡ／Ｄ変換器４−１とＤＳＰ
５−１とが接続され、アンテナ素子１−２には、互いに
縦続に接続されたダウンコンバータ２−２と帯域通過フ
ィルタ３−２とＡ／Ｄ変換器４−２とＤＳＰ５−２とが
接続され、同様にして、アンテナ素子１−３乃至１−１
５に同様のものが接続され、さらに、アンテナ素子１−
１６には、互いに縦続に接続されたダウンコンバータ２
−１６と帯域通過フィルタ３−１６とＡ／Ｄ変換器４−
６１とＤＳＰ５−１６とが接続される。ここで、ダウン
コンバータ２−１乃至２−１６（総称して、符号２を付
す。）は互いに同様の回路で構成され、帯域通過フィル
タ３−１乃至３−１６（総称して、符号３を付す。）は
互いに同様の回路で構成され、Ａ／Ｄ変換器４−１乃至
４−１６（総称して、符号４を付す。）は互いに同様の
回路で構成され、ＤＳＰ５−１乃至５−１６（総称し
て、符号５を付す。）は詳細後述するように演算データ
及び演算方法が異なることを除いて互いに同様の回路で
構成される。従って、各回路の動作について、それぞれ
代表して１個のみについて説明する。
【００４５】アンテナ素子１によって受信された電波
の、例えばマイクロ波信号などの高周波信号は、ダウン
コンバータ２に入力され、ダウンコンバータ２は入力さ
れた高周波信号を、所定の中間周波数を有する中間周波
信号（以下、ＩＦ信号という。）に変換して、不要高調
波成分の除去を実行する帯域通過フィルタ３を介してＡ
／Ｄ変換器４に出力する。Ａ／Ｄ変換器４は、例えばサ
ンプリング周波数１２８ｋＨｚで、入力されたＩＦアナ
ログ信号をＩＦデジタル信号にＡ／Ｄ変換してＤＳＰ５
に出力する。
の、例えばマイクロ波信号などの高周波信号は、ダウン
コンバータ２に入力され、ダウンコンバータ２は入力さ
れた高周波信号を、所定の中間周波数を有する中間周波
信号（以下、ＩＦ信号という。）に変換して、不要高調
波成分の除去を実行する帯域通過フィルタ３を介してＡ
／Ｄ変換器４に出力する。Ａ／Ｄ変換器４は、例えばサ
ンプリング周波数１２８ｋＨｚで、入力されたＩＦアナ
ログ信号をＩＦデジタル信号にＡ／Ｄ変換してＤＳＰ５
に出力する。
【００４６】次いで、ＤＳＰ５は、詳細後述するように
構成され、入力されたＩＦデジタル信号に対して、準直
交検波と、トランスバーサル型ＦＩＲ低周波通過ろ波
と、２次元ＦＦＴ演算を用いたマルチビーム合成と、二
乗和演算とを含む演算を実行して、演算結果のデジタル
信号を比較器回路６に出力する。ここで、１６個のＤＳ
Ｐ５−１乃至５−１６は、図３に示すように、Ｘ軸方向
で配線されるデータバス１０１乃至１０４と、Ｙ軸方向
と直交するＹ軸方向で配線されるデータバス１０５乃至
１０８を介して格子形状で接続される。データバス１０
１はＤＳＰ５−１乃至５−４に接続され、データバス１
０２はＤＳＰ５−５乃至５−８に接続され、データバス
１０３はＤＳＰ５−９乃至５−１２に接続され、データ
バス１０４はＤＳＰ５−１３乃至５−１６に接続され
る。一方、データバス１０５はＤＳＰ５−１，５−５，
５−９，５−１３に接続され、データバス１０６はＤＳ
Ｐ５−２，５−６，５−１０，５−１４に接続され、デ
ータバス１０７はＤＳＰ５−３，５−７，５−１１，５
−１５に接続され、データバス１０８はＤＳＰ５−４，
５−８，５−１２，５−１６に接続される。
構成され、入力されたＩＦデジタル信号に対して、準直
交検波と、トランスバーサル型ＦＩＲ低周波通過ろ波
と、２次元ＦＦＴ演算を用いたマルチビーム合成と、二
乗和演算とを含む演算を実行して、演算結果のデジタル
信号を比較器回路６に出力する。ここで、１６個のＤＳ
Ｐ５−１乃至５−１６は、図３に示すように、Ｘ軸方向
で配線されるデータバス１０１乃至１０４と、Ｙ軸方向
と直交するＹ軸方向で配線されるデータバス１０５乃至
１０８を介して格子形状で接続される。データバス１０
１はＤＳＰ５−１乃至５−４に接続され、データバス１
０２はＤＳＰ５−５乃至５−８に接続され、データバス
１０３はＤＳＰ５−９乃至５−１２に接続され、データ
バス１０４はＤＳＰ５−１３乃至５−１６に接続され
る。一方、データバス１０５はＤＳＰ５−１，５−５，
５−９，５−１３に接続され、データバス１０６はＤＳ
Ｐ５−２，５−６，５−１０，５−１４に接続され、デ
ータバス１０７はＤＳＰ５−３，５−７，５−１１，５
−１５に接続され、データバス１０８はＤＳＰ５−４，
５−８，５−１２，５−１６に接続される。
【００４７】さらに、比較器回路６は複数の比較器から
構成され、１６個のＤＳＰ５−１乃至５−１６から入力
されたマルチビーム形成後の複数個のデジタル信号のう
ち最大の信号電力を有するデジタル信号を選択した後、
復調器７に出力する。復調器７は入力されたデジタル信
号に対して例えばＰＳＫ復調の処理を実行した後、受信
データ信号として出力する。
構成され、１６個のＤＳＰ５−１乃至５−１６から入力
されたマルチビーム形成後の複数個のデジタル信号のう
ち最大の信号電力を有するデジタル信号を選択した後、
復調器７に出力する。復調器７は入力されたデジタル信
号に対して例えばＰＳＫ復調の処理を実行した後、受信
データ信号として出力する。
【００４８】図２は図１の各ＤＳＰ５−１乃至５−１６
の機能を示すブロック図である。図２に示すように、Ａ
／Ｄ変換器４から入力されたＩＦデジタル信号は、同期
分配器１１によって、互いに直交するＩチャンネル（Ｉ
ｃｈ）とＱチャンネル（Ｑｃｈ）の処理のために、互い
に同期した２つのＩＦデジタル信号に分配される。一
方、局部発振器２０は、例えば３２ｋＨｚの所定の局部
発振周波数を有する局部発振デジタル信号を発生して、
第１の局部発振デジタル信号として乗算器１２に出力す
るとともに、入力デジタル信号をπ／２だけ移相させる
π／２移相器２１を介して乗算器２２に出力する。従っ
て、乗算器２２には、上記局部発振デジタル信号からπ
／２だけ移相された局部発振デジタル信号が第２の局部
発振デジタル信号として入力される。ここで、局部発振
器２０とπ／２移相器２１は各ＤＳＰ５−１乃至５−１
６毎に設けず、当該装置において１個ずつのみ設ける。
の機能を示すブロック図である。図２に示すように、Ａ
／Ｄ変換器４から入力されたＩＦデジタル信号は、同期
分配器１１によって、互いに直交するＩチャンネル（Ｉ
ｃｈ）とＱチャンネル（Ｑｃｈ）の処理のために、互い
に同期した２つのＩＦデジタル信号に分配される。一
方、局部発振器２０は、例えば３２ｋＨｚの所定の局部
発振周波数を有する局部発振デジタル信号を発生して、
第１の局部発振デジタル信号として乗算器１２に出力す
るとともに、入力デジタル信号をπ／２だけ移相させる
π／２移相器２１を介して乗算器２２に出力する。従っ
て、乗算器２２には、上記局部発振デジタル信号からπ
／２だけ移相された局部発振デジタル信号が第２の局部
発振デジタル信号として入力される。ここで、局部発振
器２０とπ／２移相器２１は各ＤＳＰ５−１乃至５−１
６毎に設けず、当該装置において１個ずつのみ設ける。
【００４９】同期分配器１１から出力されたＩチャンネ
ル用のＩＦデジタル信号は、乗算器１２によって上記第
１の局部発振デジタル信号と乗算され、乗算結果のデジ
タル信号は、例えば１６ｋＨｚであるナイキスト周波数
以上の不要波を除去するためにトランスバーサル型ＦＩ
Ｒ方式の低域通過ろ波処理を実行するＦＩＲ低域通過フ
ィルタ１３と、上記マルチビーム合成のためのＦＦＴ演
算を実行する高速フーリエ変換器１４とを介して二乗和
回路１５に入力される。一方、同期分配器１１から出力
されたＱチャンネル用のＩＦデジタル信号は、乗算器２
２によって、上記第２の局発振デジタル信号と乗算さ
れ、乗算結果のデジタル信号は、ナイキスト周波数以上
の不要波を除去するためにトランスバーサル型ＦＩＲ方
式の低域通過ろ波処理を実行するＦＩＲ低域通過フィル
タ２３と、上記マルチビーム合成のためのＦＦＴ演算を
実行する高速フーリエ変換器２４とを介して二乗和回路
１５に入力される。なお、上記トランスバーサル型ＦＩ
Ｒ低域通過フィルタ１３，２３は例えば５０％ロールオ
フフィルタによって構成される。二乗和回路１５は高速
フーリエ変換器１４と２４から入力される各デジタル信
号を２乗した後、それらの和を演算し、すなわち二乗和
の演算を実行して信号電力レベルを表わす電力データデ
ジタル信号に変換して比較器回路６に出力する。
ル用のＩＦデジタル信号は、乗算器１２によって上記第
１の局部発振デジタル信号と乗算され、乗算結果のデジ
タル信号は、例えば１６ｋＨｚであるナイキスト周波数
以上の不要波を除去するためにトランスバーサル型ＦＩ
Ｒ方式の低域通過ろ波処理を実行するＦＩＲ低域通過フ
ィルタ１３と、上記マルチビーム合成のためのＦＦＴ演
算を実行する高速フーリエ変換器１４とを介して二乗和
回路１５に入力される。一方、同期分配器１１から出力
されたＱチャンネル用のＩＦデジタル信号は、乗算器２
２によって、上記第２の局発振デジタル信号と乗算さ
れ、乗算結果のデジタル信号は、ナイキスト周波数以上
の不要波を除去するためにトランスバーサル型ＦＩＲ方
式の低域通過ろ波処理を実行するＦＩＲ低域通過フィル
タ２３と、上記マルチビーム合成のためのＦＦＴ演算を
実行する高速フーリエ変換器２４とを介して二乗和回路
１５に入力される。なお、上記トランスバーサル型ＦＩ
Ｒ低域通過フィルタ１３，２３は例えば５０％ロールオ
フフィルタによって構成される。二乗和回路１５は高速
フーリエ変換器１４と２４から入力される各デジタル信
号を２乗した後、それらの和を演算し、すなわち二乗和
の演算を実行して信号電力レベルを表わす電力データデ
ジタル信号に変換して比較器回路６に出力する。
【００５０】なお、図２において図示していないが、高
速フーリエ変換器１４から出力されるＩチャンネルの空
間データデジタル信号と、高速フーリエ変換器２４から
出力されるＱチャンネルの空間データデジタル信号と
が、ＰＳＫ復調のために、復調器７に出力される。
速フーリエ変換器１４から出力されるＩチャンネルの空
間データデジタル信号と、高速フーリエ変換器２４から
出力されるＱチャンネルの空間データデジタル信号と
が、ＰＳＫ復調のために、復調器７に出力される。
【００５１】図４は図１の各ＤＳＰ５−１乃至５−１６
の回路を示すブロック図である。図４に示すように、Ａ
／Ｄ変換器４から出力されるＩＦデジタル信号は、入力
レジスタ３１に一時的に記憶された後、入力マルチプレ
クサ３４のＡ入力端子に入力される。それぞれ詳細後述
するＩチャンネルのＦＩＦＯ（First-In First-Out）メ
モリ６１ａ又はＱチャンネルのＦＩＦＯ（First-In Fir
st-Out）メモリ６１ｂから読み出される準直交検波後の
デジタル信号はＦＩＲ出力レジスタ６２を介して入力マ
ルチプレクサ３４のＢ入力端子に入力される。
の回路を示すブロック図である。図４に示すように、Ａ
／Ｄ変換器４から出力されるＩＦデジタル信号は、入力
レジスタ３１に一時的に記憶された後、入力マルチプレ
クサ３４のＡ入力端子に入力される。それぞれ詳細後述
するＩチャンネルのＦＩＦＯ（First-In First-Out）メ
モリ６１ａ又はＱチャンネルのＦＩＦＯ（First-In Fir
st-Out）メモリ６１ｂから読み出される準直交検波後の
デジタル信号はＦＩＲ出力レジスタ６２を介して入力マ
ルチプレクサ３４のＢ入力端子に入力される。
【００５２】データ線Ｂ１，Ｂ２は、各ＤＳＰに応じて
図３に示すように、Ｘ軸方向のデータバス１０１乃至１
０４のいずれか１つのデータバスに接続される一方、デ
ータ線Ｂ３，Ｂ４は、各ＤＳＰに応じて図３に示すよう
に、Ｙ軸方向のデータバス１０５乃至１０８のいずれか
１つのデータバスに接続される。４本のデータ線Ｂ１乃
至Ｂ４はそれぞれＦＦＴマルチプレクサ６４のＡ入力端
子、Ｂ入力端子、Ｃ入力端子及びＤ入力端子に接続され
る。ＦＦＴマルチプレクサ６４によって選択されたデジ
タル信号はＦＦＴ出力レジスタ６５を介して入力マルチ
プレクサ３４のＣ入力端子に入力される。詳細後述する
２分配器５６ａ又は５６ｂから出力される空間データデ
ジタル信号は、空間データ出力レジスタ６３を介して入
力マルチプレクサ３４のＤ入力端子及びデータマルチプ
レクサ３５のＣ入力端子に入力される。
図３に示すように、Ｘ軸方向のデータバス１０１乃至１
０４のいずれか１つのデータバスに接続される一方、デ
ータ線Ｂ３，Ｂ４は、各ＤＳＰに応じて図３に示すよう
に、Ｙ軸方向のデータバス１０５乃至１０８のいずれか
１つのデータバスに接続される。４本のデータ線Ｂ１乃
至Ｂ４はそれぞれＦＦＴマルチプレクサ６４のＡ入力端
子、Ｂ入力端子、Ｃ入力端子及びＤ入力端子に接続され
る。ＦＦＴマルチプレクサ６４によって選択されたデジ
タル信号はＦＦＴ出力レジスタ６５を介して入力マルチ
プレクサ３４のＣ入力端子に入力される。詳細後述する
２分配器５６ａ又は５６ｂから出力される空間データデ
ジタル信号は、空間データ出力レジスタ６３を介して入
力マルチプレクサ３４のＤ入力端子及びデータマルチプ
レクサ３５のＣ入力端子に入力される。
【００５３】さらに、ＭＰＵによって構成されかつ当該
受信信号処理装置全体の制御を実行するコントローラ
（図示せず。）内に設けられ、ＦＩＲ低域通過ろ波のた
めのＦＩＲデータを記憶するＲＯＭ（図示せず、以下、
ＦＩＲＲＯＭという。）から出力されるＦＩＲデータデ
ジタル信号は、データマルチプレクサ３５のＡ入力端子
に入力される。また、ＦＦＴ用の重み付け係数のデータ
を記憶するＦＦＴ用ウエイトＲＯＭ３３から出力される
ＦＦＴ用ウエイトデータデジタル信号はデータマルチプ
レクサ３５のＢ入力端子に入力される。さらに、２次元
のマルチビーム形成用の重み付け係数を記憶するビーム
形成用ウエイトＲＯＭ３２から出力されるウエイトデー
タデジタル信号は、データマルチプレクサ３５のＤ入力
端子に入力される。
受信信号処理装置全体の制御を実行するコントローラ
（図示せず。）内に設けられ、ＦＩＲ低域通過ろ波のた
めのＦＩＲデータを記憶するＲＯＭ（図示せず、以下、
ＦＩＲＲＯＭという。）から出力されるＦＩＲデータデ
ジタル信号は、データマルチプレクサ３５のＡ入力端子
に入力される。また、ＦＦＴ用の重み付け係数のデータ
を記憶するＦＦＴ用ウエイトＲＯＭ３３から出力される
ＦＦＴ用ウエイトデータデジタル信号はデータマルチプ
レクサ３５のＢ入力端子に入力される。さらに、２次元
のマルチビーム形成用の重み付け係数を記憶するビーム
形成用ウエイトＲＯＭ３２から出力されるウエイトデー
タデジタル信号は、データマルチプレクサ３５のＤ入力
端子に入力される。
【００５４】入力マルチプレクサ３４によって選択され
たデジタル信号はマルチプレクサ及びアキュムレータ３
６のＡ入力端子に入力され、データマルチプレクサ３５
によって選択されたデジタル信号は、マルチプレクサ及
びアキュムレータ３６のＢ入力端子に入力される。マル
チプレクサ及びアキュムレータ３６は、マルチプレクサ
とアキュムレータとによって構成され、そのＡ入力端子
に入力されるデジタル信号と、そのＢ入力端子に入力さ
れるデジタル信号とを乗算した後、レジスタ３７を介し
て、マルチプレクサ及びアキュムレータ３６のアキュム
レータ・イン端子に出力するとともに、次の各レジスタ
５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３ｂ，５
４ａ，５４ｂ，５５の入力端子に出力する。ここで、マ
ルチプレクサ及びアキュムレータ３６のアキュムレータ
・イン端子に入力されたデジタル信号は、マルチプレク
サ及びアキュムレータ３６内のアキュムレータで累積加
算され、当該アキュムレータは、１回のＦＩＲ低域通過
ろ波処理毎、１回のＦＦＴ演算毎及び１回の二乗和回路
１５の演算処理毎に、その演算終了時のデータ読み出し
後にリセットされる。マルチプレクサ及びアキュムレー
タ３６は、マルチプレクサとアキュムレータとが一体化
された回路を用いてもよいし、マルチプレクサとアキュ
ムレータとが別々の回路で構成されたものを用いてもよ
い。
たデジタル信号はマルチプレクサ及びアキュムレータ３
６のＡ入力端子に入力され、データマルチプレクサ３５
によって選択されたデジタル信号は、マルチプレクサ及
びアキュムレータ３６のＢ入力端子に入力される。マル
チプレクサ及びアキュムレータ３６は、マルチプレクサ
とアキュムレータとによって構成され、そのＡ入力端子
に入力されるデジタル信号と、そのＢ入力端子に入力さ
れるデジタル信号とを乗算した後、レジスタ３７を介し
て、マルチプレクサ及びアキュムレータ３６のアキュム
レータ・イン端子に出力するとともに、次の各レジスタ
５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３ｂ，５
４ａ，５４ｂ，５５の入力端子に出力する。ここで、マ
ルチプレクサ及びアキュムレータ３６のアキュムレータ
・イン端子に入力されたデジタル信号は、マルチプレク
サ及びアキュムレータ３６内のアキュムレータで累積加
算され、当該アキュムレータは、１回のＦＩＲ低域通過
ろ波処理毎、１回のＦＦＴ演算毎及び１回の二乗和回路
１５の演算処理毎に、その演算終了時のデータ読み出し
後にリセットされる。マルチプレクサ及びアキュムレー
タ３６は、マルチプレクサとアキュムレータとが一体化
された回路を用いてもよいし、マルチプレクサとアキュ
ムレータとが別々の回路で構成されたものを用いてもよ
い。
【００５５】（ａ）検波後レジスタ５１ａ：Ｉチャンネ
ルの準直交検波後のデジタル信号を一時的に記憶した
後、ＦＩＦＯメモリ６１ａに記憶される。 （ｂ）検波後レジスタ５１ｂ：Ｑチャンネルの準直交検
波後のデジタル信号を一時的に記憶した後、ＦＩＦＯメ
モリ６１ｂに記憶される。 （ｃ）ＦＩＲレジスタ５２ａ：ＩチャンネルのＦＩＲ低
域通過ろ波後のデジタル信号を一時的に記憶した後、デ
ータ線Ｂ１に出力する。 （ｄ）ＦＩＲレジスタ５２ｂ：ＱチャンネルのＦＩＲ低
域通過ろ波後のデジタル信号を一時的に記憶した後、デ
ータ線Ｂ２に出力する。 （ｅ）ＦＦＴ１次レジスタ５３ａ：詳細後述する実数部
の第１のＦＦＴ演算の演算結果のデジタル信号を一時的
に記憶した後、データ線Ｂ３に出力する。 （ｆ）ＦＦＴ１次レジスタ５３ｂ：詳細後述する虚数部
の第１のＦＦＴ演算の演算結果のデジタル信号を一時的
に記憶した後、データ線Ｂ４に出力する。 （ｇ）空間データレジスタ５４ａ：詳細後述する実数部
の第２のＦＦＴ演算の演算結果である空間データデジタ
ル信号を一時的に記憶した後、分配器５６ａを介して空
間データ出力レジスタ６３及び復調器７に出力する。 （ｈ）空間データレジスタ５４ｂ：詳細後述する虚数部
の第２のＦＦＴ演算の演算結果である空間データデジタ
ル信号を一時的に記憶した後、分配器５６ｂを介して空
間データ出力レジスタ６３及び復調器７に出力する。 （ｉ）電力データレジスタ５５：二乗和回路１５から出
力される電力データデジタル信号を一時的に記憶した
後、比較器回路６に出力する。
ルの準直交検波後のデジタル信号を一時的に記憶した
後、ＦＩＦＯメモリ６１ａに記憶される。 （ｂ）検波後レジスタ５１ｂ：Ｑチャンネルの準直交検
波後のデジタル信号を一時的に記憶した後、ＦＩＦＯメ
モリ６１ｂに記憶される。 （ｃ）ＦＩＲレジスタ５２ａ：ＩチャンネルのＦＩＲ低
域通過ろ波後のデジタル信号を一時的に記憶した後、デ
ータ線Ｂ１に出力する。 （ｄ）ＦＩＲレジスタ５２ｂ：ＱチャンネルのＦＩＲ低
域通過ろ波後のデジタル信号を一時的に記憶した後、デ
ータ線Ｂ２に出力する。 （ｅ）ＦＦＴ１次レジスタ５３ａ：詳細後述する実数部
の第１のＦＦＴ演算の演算結果のデジタル信号を一時的
に記憶した後、データ線Ｂ３に出力する。 （ｆ）ＦＦＴ１次レジスタ５３ｂ：詳細後述する虚数部
の第１のＦＦＴ演算の演算結果のデジタル信号を一時的
に記憶した後、データ線Ｂ４に出力する。 （ｇ）空間データレジスタ５４ａ：詳細後述する実数部
の第２のＦＦＴ演算の演算結果である空間データデジタ
ル信号を一時的に記憶した後、分配器５６ａを介して空
間データ出力レジスタ６３及び復調器７に出力する。 （ｈ）空間データレジスタ５４ｂ：詳細後述する虚数部
の第２のＦＦＴ演算の演算結果である空間データデジタ
ル信号を一時的に記憶した後、分配器５６ｂを介して空
間データ出力レジスタ６３及び復調器７に出力する。 （ｉ）電力データレジスタ５５：二乗和回路１５から出
力される電力データデジタル信号を一時的に記憶した
後、比較器回路６に出力する。
【００５６】なお、上記レジスタ５１ａ，５１ｂ，５２
ａ，５２ｂ，５３ａ，５３ｂの終段には３ステートバッ
ファアンプが設けられる。これは、レジスタ５１ａ，５
１ｂについては、ＦＩＦＯメモリ６１ａ，６１ｂからの
データの読み出し時に終段の３ステートバッファアンプ
をオープン状態にし、また、他のＤＳＰからデータ線Ｂ
１乃至Ｂ４へのデータの出力時に終段の３ステートバッ
ファアンプをオープン状態にするためである。
ａ，５２ｂ，５３ａ，５３ｂの終段には３ステートバッ
ファアンプが設けられる。これは、レジスタ５１ａ，５
１ｂについては、ＦＩＦＯメモリ６１ａ，６１ｂからの
データの読み出し時に終段の３ステートバッファアンプ
をオープン状態にし、また、他のＤＳＰからデータ線Ｂ
１乃至Ｂ４へのデータの出力時に終段の３ステートバッ
ファアンプをオープン状態にするためである。
【００５７】次いで、本実施例において用いる２次元の
高速フーリエ変換の方法について以下に説明する。これ
は、従来技術の項で説明した１次元の高速フーリエ変換
の方法を拡張したものである。ここで、上述のように、
アレーアンテナの複数Ｎ個（本実施例ではＮ＝１６）の
アンテナ素子１が互いに等間隔ｄで２次元のマトリック
ス形状で並置されており、各アンテナ素子の入力信号を
Ｓｋｍ（θ）（ｋ＝０，１，…，Ｎ−１；ｍ＝０，１，
…，Ｎ−１）とすると、１次元目のフーリエ変換の結果
は数１４のように表される。ここでｋは１次元目のフー
リエ変換における座標であり、ｍは２次元目のフーリエ
変換の座標である。合成ビーム出力Ｂｋｍ（ｋ＝０，
１，…，Ｎ−１；ｍ＝０，１，…，Ｎ−１）は２次元目
のフーリエ変換の結果であり、１次元目のフーリエ変換
の結果を使用して数１５のように表される。
高速フーリエ変換の方法について以下に説明する。これ
は、従来技術の項で説明した１次元の高速フーリエ変換
の方法を拡張したものである。ここで、上述のように、
アレーアンテナの複数Ｎ個（本実施例ではＮ＝１６）の
アンテナ素子１が互いに等間隔ｄで２次元のマトリック
ス形状で並置されており、各アンテナ素子の入力信号を
Ｓｋｍ（θ）（ｋ＝０，１，…，Ｎ−１；ｍ＝０，１，
…，Ｎ−１）とすると、１次元目のフーリエ変換の結果
は数１４のように表される。ここでｋは１次元目のフー
リエ変換における座標であり、ｍは２次元目のフーリエ
変換の座標である。合成ビーム出力Ｂｋｍ（ｋ＝０，
１，…，Ｎ−１；ｍ＝０，１，…，Ｎ−１）は２次元目
のフーリエ変換の結果であり、１次元目のフーリエ変換
の結果を使用して数１５のように表される。
【００５８】
【数１４】 ｋ＝０，１，２，３，…，Ｎ−１；ｍ＝０，１，２，
３，…，Ｎ−１
３，…，Ｎ−１
【００５９】
【数１５】 ｋ＝０，１，２，３，…，Ｎ−１；ｍ＝０，１，２，
３，…，Ｎ−１
３，…，Ｎ−１
【００６０】ここで、マルチビームの方向θｋｍとフー
リエ変換によって得られたビームの関係を示せば、次の
数１６で表される。数１６において、マルチビームの方
向θｋｍは、（ｘ，ｙ）の形式で表され、ここで、ｘは
ＸＺ平面でＺ軸を基準とした角度であり、ｙはＹＺ平面
でＺ軸を基準とした角度である。
リエ変換によって得られたビームの関係を示せば、次の
数１６で表される。数１６において、マルチビームの方
向θｋｍは、（ｘ，ｙ）の形式で表され、ここで、ｘは
ＸＺ平面でＺ軸を基準とした角度であり、ｙはＹＺ平面
でＺ軸を基準とした角度である。
【００６１】
【数１６】θｋｍ＝［ｓｉｎ-1｛ｓｉｎ（−２π・ｋ／
Ｎ）｝，ｓｉｎ-1｛ｓｉｎ（−２π・ｍ／Ｎ）｝］ ｋ＝０，１，２，３，…，Ｎ−１；ｍ＝０，１，２，
３，…，Ｎ−１
Ｎ）｝，ｓｉｎ-1｛ｓｉｎ（−２π・ｍ／Ｎ）｝］ ｋ＝０，１，２，３，…，Ｎ−１；ｍ＝０，１，２，
３，…，Ｎ−１
【００６２】上記数１４及び数１５から明らかなよう
に、アンテナビームＢｋｍは、受信機の信号出力Ｓｋｍ
の離散フーリエ変換であるので、ＦＦＴアルゴリズムが
利用可能である。すなわち、Ｎ本のマルチビーム形成に
必要な複素演算はＮ2回ではなく、Ｎｌｏｇ2Ｎ回まで減
少させることができる。上記Ｎ本のマルチビーム形成の
後に、例えば、これらの中で最大値の信号を選択して、
それを受信信号とすることができる。なお、数１５のア
ンテナビームＢｋｍは、本実施例の図４の空間データレ
ジスタ５４ａ、５４ｂの信号に対応する。
に、アンテナビームＢｋｍは、受信機の信号出力Ｓｋｍ
の離散フーリエ変換であるので、ＦＦＴアルゴリズムが
利用可能である。すなわち、Ｎ本のマルチビーム形成に
必要な複素演算はＮ2回ではなく、Ｎｌｏｇ2Ｎ回まで減
少させることができる。上記Ｎ本のマルチビーム形成の
後に、例えば、これらの中で最大値の信号を選択して、
それを受信信号とすることができる。なお、数１５のア
ンテナビームＢｋｍは、本実施例の図４の空間データレ
ジスタ５４ａ、５４ｂの信号に対応する。
【００６３】図５乃至図９は図１の各ＤＳＰ５−１乃至
５−１６の動作を示す第１のタイミングチャートであ
り、まず、ＤＳＰ５−１の動作について当該タイミング
チャートを参照して説明する。タイミングチャートにお
いて、「ステート」はクロックに応じて説明のために便
宜上付けたシリアル番号であり、「機能」はＤＳＰによ
って実行される処理機能であり、「入力ＭＵＸ」は入力
マルチプレクサ３４が選択する入力端子を示し、「デー
タＭＵＸ」はデータマルチプレクサ３５が選択する入力
端子を示し、「ＦＦＴＭＵＸ」はＦＦＴマルチプレクサ
６４が選択する入力端子を示す。ここで、「Ｘ」は不定
を表わす。さらに、「出力イネーブル」は出力がイネー
ブルされるレジスタを示し、「入力ラッチトリガ」は入
力ラッチされるレジスタを示す。なお、入力マルチプレ
クサ３４とデータマルチプレクサ３５とＦＦＴマルチプ
レクサ６４の入力端子の切り換え信号と、図５乃至図９
に図示された各レジスタへの出力イネーブル信号と入力
ラッチトリガ信号とは、上記図示しないコントローラ又
は当該コントローラによって制御されるタイミング信号
発生回路（図示せず。）によって発生される。
５−１６の動作を示す第１のタイミングチャートであ
り、まず、ＤＳＰ５−１の動作について当該タイミング
チャートを参照して説明する。タイミングチャートにお
いて、「ステート」はクロックに応じて説明のために便
宜上付けたシリアル番号であり、「機能」はＤＳＰによ
って実行される処理機能であり、「入力ＭＵＸ」は入力
マルチプレクサ３４が選択する入力端子を示し、「デー
タＭＵＸ」はデータマルチプレクサ３５が選択する入力
端子を示し、「ＦＦＴＭＵＸ」はＦＦＴマルチプレクサ
６４が選択する入力端子を示す。ここで、「Ｘ」は不定
を表わす。さらに、「出力イネーブル」は出力がイネー
ブルされるレジスタを示し、「入力ラッチトリガ」は入
力ラッチされるレジスタを示す。なお、入力マルチプレ
クサ３４とデータマルチプレクサ３５とＦＦＴマルチプ
レクサ６４の入力端子の切り換え信号と、図５乃至図９
に図示された各レジスタへの出力イネーブル信号と入力
ラッチトリガ信号とは、上記図示しないコントローラ又
は当該コントローラによって制御されるタイミング信号
発生回路（図示せず。）によって発生される。
【００６４】図５に示すように、ステート１において、
入力マルチプレクサ３４がＡ入力端子に切り換えられる
とともに、データマルチプレクサ３５がＤ入力端子に切
り換えられる。このとき、Ａ／Ｄ変換器４−１から出力
された受信データ信号が、入力レジスタ３１及び入力マ
ルチプレクサ３４のＡ入力端子を介してマルチプレクサ
及びアキュムレータ３６のＡ入力端子に入力される一
方、ビーム形成用ウエイトＲＯＭ３２から読み出された
データデジタル信号がデータマルチプレクサ３５のＤ入
力端子を介してマルチプレクサ及びアキュムレータ３６
のＢ入力端子に入力される。そして、マルチプレクサ及
びアキュムレータ３６は入力された２つのデジタル信号
を乗算して、すべてのＩＦデジタル信号を同相にして、
すなわち、サンプリングする毎にすべてのＩＦデジタル
信号の位相φｉｊが０°，９０°，１８０°，２７０°
の順で回転して、準直交検波後のＩＦデジタル信号を発
生するための処理を実行する。そして、ステート１の終
了時に検波後レジスタ５１ａへの入力ラッチトリガ信号
が立ち上がり、乗算結果のデータデジタル信号は、レジ
スタ３７を介して検波後レジスタ５１ａに記憶された
後、ＦＩＦＯメモリ６１ａに記憶される。なお、当該Ｆ
ＩＦＯメモリ６１ａには、次の処理であるトランスバー
サル型ＦＩＲ低域通過ろ波処理のために、現在より９ク
ロック前までの９つの準直交検波後のＩチャンネルのデ
ータデジタル信号が記憶されている。
入力マルチプレクサ３４がＡ入力端子に切り換えられる
とともに、データマルチプレクサ３５がＤ入力端子に切
り換えられる。このとき、Ａ／Ｄ変換器４−１から出力
された受信データ信号が、入力レジスタ３１及び入力マ
ルチプレクサ３４のＡ入力端子を介してマルチプレクサ
及びアキュムレータ３６のＡ入力端子に入力される一
方、ビーム形成用ウエイトＲＯＭ３２から読み出された
データデジタル信号がデータマルチプレクサ３５のＤ入
力端子を介してマルチプレクサ及びアキュムレータ３６
のＢ入力端子に入力される。そして、マルチプレクサ及
びアキュムレータ３６は入力された２つのデジタル信号
を乗算して、すべてのＩＦデジタル信号を同相にして、
すなわち、サンプリングする毎にすべてのＩＦデジタル
信号の位相φｉｊが０°，９０°，１８０°，２７０°
の順で回転して、準直交検波後のＩＦデジタル信号を発
生するための処理を実行する。そして、ステート１の終
了時に検波後レジスタ５１ａへの入力ラッチトリガ信号
が立ち上がり、乗算結果のデータデジタル信号は、レジ
スタ３７を介して検波後レジスタ５１ａに記憶された
後、ＦＩＦＯメモリ６１ａに記憶される。なお、当該Ｆ
ＩＦＯメモリ６１ａには、次の処理であるトランスバー
サル型ＦＩＲ低域通過ろ波処理のために、現在より９ク
ロック前までの９つの準直交検波後のＩチャンネルのデ
ータデジタル信号が記憶されている。
【００６５】次いで、ステート２乃至１０においては、
トランスバーサル型ＦＩＲ低域通過ろ波の処理が実行さ
れる。まず、ステート２において、入力マルチプレクサ
３４がＢ入力端子に切り換えられるとともに、データマ
ルチプレクサ３５がＡ入力端子に切り換えられる。この
とき、ＦＩＦＯメモリ６１ａから読み出された現在より
９クロック前の準直交検波後のＩチャンネルのデータデ
ジタル信号は、ＦＩＲ出力レジスタ６２及び入力マルチ
プレクサ３４のＢ入力端子を介してマルチプレクサ及び
アキュムレータ３６のＡ入力端子に入力される。一方、
ＦＩＲＲＯＭから読み出されたＦＩＲデータデジタル信
号がデータマルチプレクサ３５のＡ入力端子を介してマ
ルチプレクサ及びアキュムレータ３６のＢ入力端子に入
力される。そして、マルチプレクサ及びアキュムレータ
３６は入力された２つのデジタル信号を乗算して、レジ
スタ３７を介して、マルチプレクサ及びアキュムレータ
３６のアキュムレータ・イン端子に出力する。これによ
って、当該乗算結果のデータデジタル信号は、マルチプ
レクサ及びアキュムレータ３６内のアキュムレータに入
力され、この直前では当該アキュムレータはリセットさ
れているので、０に上記乗算結果のデータデジタル信号
とを加算して当該アキュムレータ内に記憶する。
トランスバーサル型ＦＩＲ低域通過ろ波の処理が実行さ
れる。まず、ステート２において、入力マルチプレクサ
３４がＢ入力端子に切り換えられるとともに、データマ
ルチプレクサ３５がＡ入力端子に切り換えられる。この
とき、ＦＩＦＯメモリ６１ａから読み出された現在より
９クロック前の準直交検波後のＩチャンネルのデータデ
ジタル信号は、ＦＩＲ出力レジスタ６２及び入力マルチ
プレクサ３４のＢ入力端子を介してマルチプレクサ及び
アキュムレータ３６のＡ入力端子に入力される。一方、
ＦＩＲＲＯＭから読み出されたＦＩＲデータデジタル信
号がデータマルチプレクサ３５のＡ入力端子を介してマ
ルチプレクサ及びアキュムレータ３６のＢ入力端子に入
力される。そして、マルチプレクサ及びアキュムレータ
３６は入力された２つのデジタル信号を乗算して、レジ
スタ３７を介して、マルチプレクサ及びアキュムレータ
３６のアキュムレータ・イン端子に出力する。これによ
って、当該乗算結果のデータデジタル信号は、マルチプ
レクサ及びアキュムレータ３６内のアキュムレータに入
力され、この直前では当該アキュムレータはリセットさ
れているので、０に上記乗算結果のデータデジタル信号
とを加算して当該アキュムレータ内に記憶する。
【００６６】次いで、ステート３においては、ステート
２と同様に、入力マルチプレクサ３４がＢ入力端子に切
り換えられるとともに、データマルチプレクサ３５がＡ
入力端子に切り換えられる。このとき、ＦＩＦＯメモリ
６１ａから読み出された現在より８クロック前の準直交
検波後のＩチャンネルのデータデジタル信号は、ＦＩＲ
出力レジスタ６２及び入力マルチプレクサ３４のＢ入力
端子を介してマルチプレクサ及びアキュムレータ３６の
Ａ入力端子に入力される。一方、ＦＩＲＲＯＭから読み
出されたＦＩＲデータデジタル信号がデータマルチプレ
クサ３５のＡ入力端子を介してマルチプレクサ及びアキ
ュムレータ３６のＢ入力端子に入力される。そして、マ
ルチプレクサ及びアキュムレータ３６は入力された２つ
のデジタル信号を乗算して、レジスタ３７を介して、マ
ルチプレクサ及びアキュムレータ３６のアキュムレータ
・イン端子に出力する。これによって、当該乗算結果の
データデジタル信号は、マルチプレクサ及びアキュムレ
ータ３６内のアキュムレータに入力され、このとき、入
力された乗算結果のデータデジタル信号は、ステート２
で乗算された乗算結果のデータデジタル信号に加算され
て、当該アキュムレータ内に記憶される。
２と同様に、入力マルチプレクサ３４がＢ入力端子に切
り換えられるとともに、データマルチプレクサ３５がＡ
入力端子に切り換えられる。このとき、ＦＩＦＯメモリ
６１ａから読み出された現在より８クロック前の準直交
検波後のＩチャンネルのデータデジタル信号は、ＦＩＲ
出力レジスタ６２及び入力マルチプレクサ３４のＢ入力
端子を介してマルチプレクサ及びアキュムレータ３６の
Ａ入力端子に入力される。一方、ＦＩＲＲＯＭから読み
出されたＦＩＲデータデジタル信号がデータマルチプレ
クサ３５のＡ入力端子を介してマルチプレクサ及びアキ
ュムレータ３６のＢ入力端子に入力される。そして、マ
ルチプレクサ及びアキュムレータ３６は入力された２つ
のデジタル信号を乗算して、レジスタ３７を介して、マ
ルチプレクサ及びアキュムレータ３６のアキュムレータ
・イン端子に出力する。これによって、当該乗算結果の
データデジタル信号は、マルチプレクサ及びアキュムレ
ータ３６内のアキュムレータに入力され、このとき、入
力された乗算結果のデータデジタル信号は、ステート２
で乗算された乗算結果のデータデジタル信号に加算され
て、当該アキュムレータ内に記憶される。
【００６７】以下同様にして、ステート４乃至１０でＦ
ＩＲ低域通過ろ波のための処理が実行され、図５に示す
ように、ステート９の中間のタイミングでレジスタ５１
ａへの出力イネーブル信号が立ち上がるので、このタイ
ミングでステート９でレジスタ５１ａに記憶された準直
交検波後のＩチャンネルのデータデジタル信号はＦＩＦ
Ｏメモリ６１ａに書き込まれる。さらに、図５に示すよ
うに、ステート１０の終了のタイミングで、当該ＦＩＲ
低域通過ろ波処理の最終の積和演算の結果であるＦＩＲ
低域通過ろ波後のＩチャンネルのデータデジタル信号
は、マルチプレクサ及びアキュムレータ３６からレジス
タ３７を介してＦＩＲレジスタ５２ａに入力されて一時
的に記憶される。
ＩＲ低域通過ろ波のための処理が実行され、図５に示す
ように、ステート９の中間のタイミングでレジスタ５１
ａへの出力イネーブル信号が立ち上がるので、このタイ
ミングでステート９でレジスタ５１ａに記憶された準直
交検波後のＩチャンネルのデータデジタル信号はＦＩＦ
Ｏメモリ６１ａに書き込まれる。さらに、図５に示すよ
うに、ステート１０の終了のタイミングで、当該ＦＩＲ
低域通過ろ波処理の最終の積和演算の結果であるＦＩＲ
低域通過ろ波後のＩチャンネルのデータデジタル信号
は、マルチプレクサ及びアキュムレータ３６からレジス
タ３７を介してＦＩＲレジスタ５２ａに入力されて一時
的に記憶される。
【００６８】さらに、ステート１１乃至２０において、
上記ステート１乃至１０と同様に、ＱチャンネルのＩＦ
デジタル受信信号に対して、準直交検波及びＦＩＲ低域
通過ろ波の処理が実行される。そして、図６に示すよう
に、ステート１９の中間のタイミングでレジスタ５１ｂ
への出力イネーブル信号が立ち上がるので、このタイミ
ングでステート１９でレジスタ５１ｂに記憶された準直
交検波後のＱチャンネルのデータデジタル信号はＦＩＦ
Ｏメモリ６１ｂに書き込まれる。さらに、図６に示すよ
うに、ステート２０の中間のタイミングで、レジスタ５
２ａ，５２ｂへの出力イネーブル信号が立ち上がるの
で、レジスタ５２ａ，５２ｂにそれぞれ記憶されたＦＩ
Ｒ低域通過ろ波後のＩチャンネル及びＱチャンネルのデ
ータデジタル信号はそれぞれデータ線Ｂ１，Ｂ２を介し
てＦＦＴマルチプレクサ６４のＡ入力端子及びＢ入力端
子に入力される。ここで、ステート２０の中間のタイミ
ングからステート２１の中間のタイミングまで、図７に
示すように、ＦＦＴマルチプレクサ６４はＡ入力端子を
選択するので、データ線Ｂ１に出力されたＦＩＲ低域通
過ろ波後のＩチャンネルのデータデジタル信号は、ＦＦ
Ｔマルチプレクサ６４及びＦＦＴ出力レジスタ６５を介
して入力マルチプレクサ３４のＣ入力端子に入力され
る。
上記ステート１乃至１０と同様に、ＱチャンネルのＩＦ
デジタル受信信号に対して、準直交検波及びＦＩＲ低域
通過ろ波の処理が実行される。そして、図６に示すよう
に、ステート１９の中間のタイミングでレジスタ５１ｂ
への出力イネーブル信号が立ち上がるので、このタイミ
ングでステート１９でレジスタ５１ｂに記憶された準直
交検波後のＱチャンネルのデータデジタル信号はＦＩＦ
Ｏメモリ６１ｂに書き込まれる。さらに、図６に示すよ
うに、ステート２０の中間のタイミングで、レジスタ５
２ａ，５２ｂへの出力イネーブル信号が立ち上がるの
で、レジスタ５２ａ，５２ｂにそれぞれ記憶されたＦＩ
Ｒ低域通過ろ波後のＩチャンネル及びＱチャンネルのデ
ータデジタル信号はそれぞれデータ線Ｂ１，Ｂ２を介し
てＦＦＴマルチプレクサ６４のＡ入力端子及びＢ入力端
子に入力される。ここで、ステート２０の中間のタイミ
ングからステート２１の中間のタイミングまで、図７に
示すように、ＦＦＴマルチプレクサ６４はＡ入力端子を
選択するので、データ線Ｂ１に出力されたＦＩＲ低域通
過ろ波後のＩチャンネルのデータデジタル信号は、ＦＦ
Ｔマルチプレクサ６４及びＦＦＴ出力レジスタ６５を介
して入力マルチプレクサ３４のＣ入力端子に入力され
る。
【００６９】次いで、ステート２１から２４まで４回の
積和演算を含む第１のＦＦＴ演算が実行され、ステート
２５から２８まで４回の積和演算を含む第２のＦＦＴ演
算が実行される。この第１及び第２のＦＦＴ演算の方法
を、以下の表１乃至表４に示す。
積和演算を含む第１のＦＦＴ演算が実行され、ステート
２５から２８まで４回の積和演算を含む第２のＦＦＴ演
算が実行される。この第１及び第２のＦＦＴ演算の方法
を、以下の表１乃至表４に示す。
【００７０】
【表１】
【００７１】
【表２】
【００７２】
【表３】
【００７３】
【表４】
【００７４】表１において、「元データＤＲ」は、右の
欄の演算ＤＳＰ内のＦＩＲレジスタ５２ａ又は５２ｂに
記憶されているＦＩＲ低域通過ろ波後のデータデジタル
信号であり、すなわち、例えば、ＤＳＰ５−１のＦＩＲ
レジスタ５２ａにはＩチャンネルの元データＩ（０）が
記憶されるとともに、ＤＳＰ５−１のＦＩＲレジスタ５
２ｂにはＱチャンネルの元データＱ（０）が記憶され、
ＤＳＰ５−２のＦＩＲレジスタ５２ａにはＩチャンネル
の元データＩ（１）が記憶されるとともに、ＤＳＰ５−
２のＦＩＲレジスタ５２ｂにはＱチャンネルの元データ
Ｑ（１）が記憶され、以下、ＤＳＰ５−３乃至５−１６
に対して同様である。「データＸ」は、第１のＦＦＴ演
算のためのデータであって、上記元データＤＲである。
当該データＸは、同一のＤＳＰのレジスタ５２ａ又は５
２ｂからデータ線Ｂ１又はＢ２を介してＦＦＴマルチプ
レクサ６４のＡ入力端子又はＢ入力端子に入力される
か、もしくは、他のＤＳＰからデータバス１０１乃至１
０８のいずれか１つのデータ線Ｂ１又はＢ２を介してＦ
ＦＴマルチプレクサ６４のＡ入力端子又はＢ入力端子に
入力された後、ＦＦＴ出力レジスタ６５を介して入力マ
ルチプレクサ３４のＣ入力端子に入力されるデータであ
る。「乗算係数Ｗｘ」は第１のＦＦＴ演算のための乗算
係数であって、ＦＦＴ用ウエイトＲＯＭ３３から読み出
された後、データマルチプレクサ３５のＢ入力端子に入
力されるデータである。「結果データＤ１」は、データ
Ｘと乗算係数Ｗｘとの積演算を４回繰り返して、それら
の和をとった、いわゆる積和演算の結果のデータ、すな
わち第１のＦＦＴ演算の結果データである。例えば、表
１の最上の４段の計算例（以下、最初の計算例とい
う。）では、Ｉ（０）×１と、Ｉ（１）×１と、Ｉ
（２）×１と、Ｉ（３）×１との４回の積が実行され、
それらの４つの積の和がＩ’（０）となり、上記データ
Ｄ１はＦＦＴ１次レジスタ５３ａ又は５３ｂに記憶さ
れ、次に説明する第２のＦＦＴ演算のために用いられ
る。第１のＦＦＴ演算は以下同様に、表１乃至表４に示
すように実行される。
欄の演算ＤＳＰ内のＦＩＲレジスタ５２ａ又は５２ｂに
記憶されているＦＩＲ低域通過ろ波後のデータデジタル
信号であり、すなわち、例えば、ＤＳＰ５−１のＦＩＲ
レジスタ５２ａにはＩチャンネルの元データＩ（０）が
記憶されるとともに、ＤＳＰ５−１のＦＩＲレジスタ５
２ｂにはＱチャンネルの元データＱ（０）が記憶され、
ＤＳＰ５−２のＦＩＲレジスタ５２ａにはＩチャンネル
の元データＩ（１）が記憶されるとともに、ＤＳＰ５−
２のＦＩＲレジスタ５２ｂにはＱチャンネルの元データ
Ｑ（１）が記憶され、以下、ＤＳＰ５−３乃至５−１６
に対して同様である。「データＸ」は、第１のＦＦＴ演
算のためのデータであって、上記元データＤＲである。
当該データＸは、同一のＤＳＰのレジスタ５２ａ又は５
２ｂからデータ線Ｂ１又はＢ２を介してＦＦＴマルチプ
レクサ６４のＡ入力端子又はＢ入力端子に入力される
か、もしくは、他のＤＳＰからデータバス１０１乃至１
０８のいずれか１つのデータ線Ｂ１又はＢ２を介してＦ
ＦＴマルチプレクサ６４のＡ入力端子又はＢ入力端子に
入力された後、ＦＦＴ出力レジスタ６５を介して入力マ
ルチプレクサ３４のＣ入力端子に入力されるデータであ
る。「乗算係数Ｗｘ」は第１のＦＦＴ演算のための乗算
係数であって、ＦＦＴ用ウエイトＲＯＭ３３から読み出
された後、データマルチプレクサ３５のＢ入力端子に入
力されるデータである。「結果データＤ１」は、データ
Ｘと乗算係数Ｗｘとの積演算を４回繰り返して、それら
の和をとった、いわゆる積和演算の結果のデータ、すな
わち第１のＦＦＴ演算の結果データである。例えば、表
１の最上の４段の計算例（以下、最初の計算例とい
う。）では、Ｉ（０）×１と、Ｉ（１）×１と、Ｉ
（２）×１と、Ｉ（３）×１との４回の積が実行され、
それらの４つの積の和がＩ’（０）となり、上記データ
Ｄ１はＦＦＴ１次レジスタ５３ａ又は５３ｂに記憶さ
れ、次に説明する第２のＦＦＴ演算のために用いられ
る。第１のＦＦＴ演算は以下同様に、表１乃至表４に示
すように実行される。
【００７５】「データＹ」は、第２のＦＦＴ演算のため
のデータであって、各ＤＳＰのレジスタ５３ａ又は５３
ｂに記憶されており、必要に応じて、データ線Ｂ３又は
Ｂ４を介して同一のＤＳＰのＦＦＴマルチプレクサ６４
のＣ入力端子又はＤ入力端子に入力され、もしくは、デ
ータ線Ｂ３又はＢ４を介して他のＤＳＰのＦＦＴマルチ
プレクサ６４のＣ入力端子又はＤ入力端子に入力され、
その後、ＦＦＴ出力レジスタ６５を介して入力マルチプ
レクサ３４のＣ入力端子に入力される。「乗算係数Ｗ
ｙ」は第２のＦＦＴ演算のための乗算係数であって、Ｆ
ＦＴ用ウエイトＲＯＭ３３から読み出された後、データ
マルチプレクサ３５のＢ入力端子に入力されるデータで
ある。「結果データＤ２」は、データＹと乗算係数Ｗｙ
との積演算を４回繰り返して、それらの和をとった、い
わゆる積和演算の結果のデータ、すなわち第２のＦＦＴ
演算の結果データである。例えば、表１の最上の４段に
示す最初の計算例では、Ｉ’（０）×１と、Ｉ’（１）
×１と、Ｉ’（２）×１と、Ｉ’（３）×１との４回の
積が実行され、それらの４つの積の和がＩ''（０）とな
る。第２のＦＦＴ演算は以下同様に実行される。当該結
果データＤ２は空間データレジスタ５４ａ又は５４ｂに
記憶された後、次の二乗和回路１５の機能に対応する処
理において用いられる。
のデータであって、各ＤＳＰのレジスタ５３ａ又は５３
ｂに記憶されており、必要に応じて、データ線Ｂ３又は
Ｂ４を介して同一のＤＳＰのＦＦＴマルチプレクサ６４
のＣ入力端子又はＤ入力端子に入力され、もしくは、デ
ータ線Ｂ３又はＢ４を介して他のＤＳＰのＦＦＴマルチ
プレクサ６４のＣ入力端子又はＤ入力端子に入力され、
その後、ＦＦＴ出力レジスタ６５を介して入力マルチプ
レクサ３４のＣ入力端子に入力される。「乗算係数Ｗ
ｙ」は第２のＦＦＴ演算のための乗算係数であって、Ｆ
ＦＴ用ウエイトＲＯＭ３３から読み出された後、データ
マルチプレクサ３５のＢ入力端子に入力されるデータで
ある。「結果データＤ２」は、データＹと乗算係数Ｗｙ
との積演算を４回繰り返して、それらの和をとった、い
わゆる積和演算の結果のデータ、すなわち第２のＦＦＴ
演算の結果データである。例えば、表１の最上の４段に
示す最初の計算例では、Ｉ’（０）×１と、Ｉ’（１）
×１と、Ｉ’（２）×１と、Ｉ’（３）×１との４回の
積が実行され、それらの４つの積の和がＩ''（０）とな
る。第２のＦＦＴ演算は以下同様に実行される。当該結
果データＤ２は空間データレジスタ５４ａ又は５４ｂに
記憶された後、次の二乗和回路１５の機能に対応する処
理において用いられる。
【００７６】上記第１のＦＦＴ演算は図３における左右
方向（Ｘ軸方向）に対するＦＦＴ演算であって、上記第
２のＦＦＴ演算は図３における上下方向（Ｙ軸方向）に
対するＦＦＴ演算である。なお、表１乃至４に示したＦ
ＦＴ演算は、上記数１４及び数１５に対応して次の数１
７及び数１８で表される。
方向（Ｘ軸方向）に対するＦＦＴ演算であって、上記第
２のＦＦＴ演算は図３における上下方向（Ｙ軸方向）に
対するＦＦＴ演算である。なお、表１乃至４に示したＦ
ＦＴ演算は、上記数１４及び数１５に対応して次の数１
７及び数１８で表される。
【００７７】
【数１７】 ｋ＝０，１，２，３
【数１８】 ｍ＝０，１，２，３
【００７８】ここで、Ｘ軸方向のアンテナ素子の数と、
Ｙ軸方向のアンテナ素子の数は４素子のため、数１４と
数１５におけるＮは４であって、数１７及び数１８から
明らかなように、表１乃至４に示したＦＦＴ演算の左半
分は左右方向（Ｘ軸方向）に対するＦＦＴであって、右
半分は上下方向（Ｙ軸方向）に対するＦＦＴであること
がわかる。
Ｙ軸方向のアンテナ素子の数は４素子のため、数１４と
数１５におけるＮは４であって、数１７及び数１８から
明らかなように、表１乃至４に示したＦＦＴ演算の左半
分は左右方向（Ｘ軸方向）に対するＦＦＴであって、右
半分は上下方向（Ｙ軸方向）に対するＦＦＴであること
がわかる。
【００７９】図７におけるＦＦＴ１乃至ＦＦＴ４は、Ｉ
チャンネルＩＦデジタル受信信号のための第１のＦＦＴ
演算であってステート２４でＩチャンネルの結果データ
Ｄ１が計算され、ＦＦＴ５乃至ＦＦ８は、Ｑチャンネル
ＩＦデジタル受信信号のための第１のＦＦＴ演算であ
り、ステート２８でＱチャンネルの結果データＤ１が計
算される。また、図８におけるＦＦＴ９乃至ＦＦ１２
は、ＩチャンネルＩＦデジタル受信信号のための第２の
ＦＦＴ演算であってステート２９でＩチャンネルの結果
データＤ２が計算され、ＦＦＴ１３乃至ＦＦＴ１６は、
ＱチャンネルＩＦデジタル受信信号のための第２のＦＦ
Ｔ演算であり、ステート３６でＱチャンネルの結果デー
タＤ２が計算される。なお、図７及び図８はＤＳＰ５−
１のためのタイミングチャートであるので、Ｉチャンネ
ルのＦＦＴの処理とＱチャンネルのＦＦＴの処理とが区
分できるが、他のＤＳＰにおいては表１乃至表４に示す
ように区分できない。
チャンネルＩＦデジタル受信信号のための第１のＦＦＴ
演算であってステート２４でＩチャンネルの結果データ
Ｄ１が計算され、ＦＦＴ５乃至ＦＦ８は、Ｑチャンネル
ＩＦデジタル受信信号のための第１のＦＦＴ演算であ
り、ステート２８でＱチャンネルの結果データＤ１が計
算される。また、図８におけるＦＦＴ９乃至ＦＦ１２
は、ＩチャンネルＩＦデジタル受信信号のための第２の
ＦＦＴ演算であってステート２９でＩチャンネルの結果
データＤ２が計算され、ＦＦＴ１３乃至ＦＦＴ１６は、
ＱチャンネルＩＦデジタル受信信号のための第２のＦＦ
Ｔ演算であり、ステート３６でＱチャンネルの結果デー
タＤ２が計算される。なお、図７及び図８はＤＳＰ５−
１のためのタイミングチャートであるので、Ｉチャンネ
ルのＦＦＴの処理とＱチャンネルのＦＦＴの処理とが区
分できるが、他のＤＳＰにおいては表１乃至表４に示す
ように区分できない。
【００８０】図７を参照してＤＳＰ５−１の動作の説明
を行うと、ステート２１においては、入力マルチプレク
サ３４はＣ入力端子に切り換えられる一方、データマル
チプレクサ３５はＢ入力端子に切り換えられる。このと
き、上記データＸは、ＦＦＴマルチプレクサ６４からＦ
ＦＴ出力レジスタ６５及び入力マルチプレクサ３４のＣ
入力端子を介してマルチプレクサ及びアキュムレータ３
６のＡ入力端子に入力される一方、ＦＦＴ用ウエイトＲ
ＯＭ３３から読み出された乗算係数Ｗｘのデータデジタ
ル信号がデータマルチプレクサ３５のＢ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＢ入力端子
に入力される。そして、マルチプレクサ及びアキュムレ
ータ３６は入力された２つのデジタル信号を乗算して、
レジスタ３７を介して、マルチプレクサ及びアキュムレ
ータ３６のアキュムレータ・イン端子に出力する。これ
によって、当該乗算結果のデータデジタル信号は、マル
チプレクサ及びアキュムレータ３６内のアキュムレータ
に入力され、この直前では当該アキュムレータはリセッ
トされているので、０に上記乗算結果のデータデジタル
信号とを加算して当該アキュムレータ内に記憶する。当
該ステート２１におけるＦＦＴ１の計算は、最初の計算
例では、Ｉ（０）×１の計算である。
を行うと、ステート２１においては、入力マルチプレク
サ３４はＣ入力端子に切り換えられる一方、データマル
チプレクサ３５はＢ入力端子に切り換えられる。このと
き、上記データＸは、ＦＦＴマルチプレクサ６４からＦ
ＦＴ出力レジスタ６５及び入力マルチプレクサ３４のＣ
入力端子を介してマルチプレクサ及びアキュムレータ３
６のＡ入力端子に入力される一方、ＦＦＴ用ウエイトＲ
ＯＭ３３から読み出された乗算係数Ｗｘのデータデジタ
ル信号がデータマルチプレクサ３５のＢ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＢ入力端子
に入力される。そして、マルチプレクサ及びアキュムレ
ータ３６は入力された２つのデジタル信号を乗算して、
レジスタ３７を介して、マルチプレクサ及びアキュムレ
ータ３６のアキュムレータ・イン端子に出力する。これ
によって、当該乗算結果のデータデジタル信号は、マル
チプレクサ及びアキュムレータ３６内のアキュムレータ
に入力され、この直前では当該アキュムレータはリセッ
トされているので、０に上記乗算結果のデータデジタル
信号とを加算して当該アキュムレータ内に記憶する。当
該ステート２１におけるＦＦＴ１の計算は、最初の計算
例では、Ｉ（０）×１の計算である。
【００８１】次いで、ステート２２においては、ステー
ト２１と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｘは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｘのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート２１で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート２１におけるＦＦＴ２の計算は、最初の計
算例では、Ｉ（１）×１＋Ｉ（０）の計算である。
ト２１と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｘは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｘのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート２１で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート２１におけるＦＦＴ２の計算は、最初の計
算例では、Ｉ（１）×１＋Ｉ（０）の計算である。
【００８２】以下同様にして、ステート２３及び２４で
第１のＦＦＴ演算のための処理が実行される。ここで、
ステート２３におけるＦＦＴ３の計算は、最初の計算例
では、Ｉ（２）×１＋Ｉ（１）＋Ｉ（０）の計算であ
り、ステート２４におけるＦＦＴ３の計算は、最初の計
算例では、Ｉ（３）×１＋Ｉ（２）＋Ｉ（１）＋Ｉ
（０）＝Ｉ’（０）の計算であり、ステート２４の計算
結果が表１乃至表４における結果データＤ１である。
第１のＦＦＴ演算のための処理が実行される。ここで、
ステート２３におけるＦＦＴ３の計算は、最初の計算例
では、Ｉ（２）×１＋Ｉ（１）＋Ｉ（０）の計算であ
り、ステート２４におけるＦＦＴ３の計算は、最初の計
算例では、Ｉ（３）×１＋Ｉ（２）＋Ｉ（１）＋Ｉ
（０）＝Ｉ’（０）の計算であり、ステート２４の計算
結果が表１乃至表４における結果データＤ１である。
【００８３】そして、図７に示すように、ステート２４
の終了のタイミングで、レジスタ５３ａへの入力ラッチ
トリガ信号が立ち上がるので、当該第１のＦＦＴ演算の
結果である結果データＤ１のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介してＦＦＴ１次レジスタ５３ａに入力されて一時的
に記憶される。また、この動作の前のステート２４の中
間のタイミングで、図７に示すように、レジスタ５２
ａ，５２ｂへの出力イネーブル信号が立ち上がるので、
レジスタ５２ａ，５２ｂにそれぞれ記憶されたＦＩＲ低
域通過ろ波後のＩチャンネル及びＱチャンネルのデータ
デジタル信号はそれぞれデータ線Ｂ１，Ｂ２を介してＦ
ＦＴマルチプレクサ６４のＡ入力端子及びＢ入力端子に
入力される。ここで、ステート２４の中間のタイミング
からステート２１の中間のタイミングまで、図７に示す
ように、ＦＦＴマルチプレクサ６４はＢ入力端子を選択
するので、データ線Ｂ２に出力されたＦＩＲ低域通過ろ
波後のＱチャンネルのデータデジタル信号は、ＦＦＴマ
ルチプレクサ６４及びＦＦＴ出力レジスタ６５を介して
入力マルチプレクサ３４のＣ入力端子に入力される。
の終了のタイミングで、レジスタ５３ａへの入力ラッチ
トリガ信号が立ち上がるので、当該第１のＦＦＴ演算の
結果である結果データＤ１のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介してＦＦＴ１次レジスタ５３ａに入力されて一時的
に記憶される。また、この動作の前のステート２４の中
間のタイミングで、図７に示すように、レジスタ５２
ａ，５２ｂへの出力イネーブル信号が立ち上がるので、
レジスタ５２ａ，５２ｂにそれぞれ記憶されたＦＩＲ低
域通過ろ波後のＩチャンネル及びＱチャンネルのデータ
デジタル信号はそれぞれデータ線Ｂ１，Ｂ２を介してＦ
ＦＴマルチプレクサ６４のＡ入力端子及びＢ入力端子に
入力される。ここで、ステート２４の中間のタイミング
からステート２１の中間のタイミングまで、図７に示す
ように、ＦＦＴマルチプレクサ６４はＢ入力端子を選択
するので、データ線Ｂ２に出力されたＦＩＲ低域通過ろ
波後のＱチャンネルのデータデジタル信号は、ＦＦＴマ
ルチプレクサ６４及びＦＦＴ出力レジスタ６５を介して
入力マルチプレクサ３４のＣ入力端子に入力される。
【００８４】さらに、ステート２５においては、入力マ
ルチプレクサ３４はＣ入力端子に切り換えられる一方、
データマルチプレクサ３５はＢ入力端子に切り換えられ
る。このとき、上記データＸは、上述のように、ＦＦＴ
マルチプレクサ６４からＦＦＴ出力レジスタ６５及び入
力マルチプレクサ３４のＣ入力端子を介してマルチプレ
クサ及びアキュムレータ３６のＡ入力端子に入力される
一方、ＦＦＴ用ウエイトＲＯＭ３３から読み出された乗
算係数Ｗｘのデータデジタル信号がデータマルチプレク
サ３５のＢ入力端子を介してマルチプレクサ及びアキュ
ムレータ３６のＢ入力端子に入力される。そして、マル
チプレクサ及びアキュムレータ３６は入力された２つの
デジタル信号を乗算して、レジスタ３７を介して、マル
チプレクサ及びアキュムレータ３６のアキュムレータ・
イン端子に出力する。これによって、当該乗算結果のデ
ータデジタル信号は、マルチプレクサ及びアキュムレー
タ３６内のアキュムレータに入力され、この直前では当
該アキュムレータはリセットされているので、０に上記
乗算結果のデータデジタル信号とを加算して当該アキュ
ムレータ内に記憶する。当該ステート２５におけるＦＦ
Ｔ５の計算は、最初の計算例では、Ｑ（０）×１の計算
である。
ルチプレクサ３４はＣ入力端子に切り換えられる一方、
データマルチプレクサ３５はＢ入力端子に切り換えられ
る。このとき、上記データＸは、上述のように、ＦＦＴ
マルチプレクサ６４からＦＦＴ出力レジスタ６５及び入
力マルチプレクサ３４のＣ入力端子を介してマルチプレ
クサ及びアキュムレータ３６のＡ入力端子に入力される
一方、ＦＦＴ用ウエイトＲＯＭ３３から読み出された乗
算係数Ｗｘのデータデジタル信号がデータマルチプレク
サ３５のＢ入力端子を介してマルチプレクサ及びアキュ
ムレータ３６のＢ入力端子に入力される。そして、マル
チプレクサ及びアキュムレータ３６は入力された２つの
デジタル信号を乗算して、レジスタ３７を介して、マル
チプレクサ及びアキュムレータ３６のアキュムレータ・
イン端子に出力する。これによって、当該乗算結果のデ
ータデジタル信号は、マルチプレクサ及びアキュムレー
タ３６内のアキュムレータに入力され、この直前では当
該アキュムレータはリセットされているので、０に上記
乗算結果のデータデジタル信号とを加算して当該アキュ
ムレータ内に記憶する。当該ステート２５におけるＦＦ
Ｔ５の計算は、最初の計算例では、Ｑ（０）×１の計算
である。
【００８５】次いで、ステート２６においては、ステー
ト２５と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｘは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｘのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート２５で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート２６におけるＦＦＴ６の計算は、最初の計
算例では、Ｑ（１）×１＋Ｑ（０）の計算である。
ト２５と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｘは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｘのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート２５で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート２６におけるＦＦＴ６の計算は、最初の計
算例では、Ｑ（１）×１＋Ｑ（０）の計算である。
【００８６】以下同様にして、ステート２７及び２８で
第１のＦＦＴ演算のための処理が実行される。ここで、
ステート２７におけるＦＦＴ７の計算は、最初の計算例
では、Ｑ（２）×１＋Ｑ（１）＋Ｑ（０）の計算であ
り、ステート２８におけるＦＦＴ８の計算は、最初の計
算例では、Ｑ（３）×１＋Ｑ（２）＋Ｑ（１）＋Ｑ
（０）＝Ｑ’（０）の計算であり、ステート２８の計算
結果が表１乃至表４における結果データＤ１である。
第１のＦＦＴ演算のための処理が実行される。ここで、
ステート２７におけるＦＦＴ７の計算は、最初の計算例
では、Ｑ（２）×１＋Ｑ（１）＋Ｑ（０）の計算であ
り、ステート２８におけるＦＦＴ８の計算は、最初の計
算例では、Ｑ（３）×１＋Ｑ（２）＋Ｑ（１）＋Ｑ
（０）＝Ｑ’（０）の計算であり、ステート２８の計算
結果が表１乃至表４における結果データＤ１である。
【００８７】そして、図７に示すように、ステート２８
の終了のタイミングで、レジスタ５３ｂへの入力タッチ
トリガ信号が立ち上がるので、当該第１のＦＦＴ演算の
結果である結果データＤ１のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介してＦＦＴ１次レジスタ５３ａに入力されて一時的
に記憶される。また、この動作の前のステート２７の中
間のタイミングで、図７に示すように、レジスタ５３
ａ，５３ｂへの出力イネーブル信号が立ち上がるので、
レジスタ５３ａ，５３ｂにそれぞれ記憶された第１のＦ
ＦＴ演算後の２つのデータデジタル信号はそれぞれデー
タ線Ｂ３，Ｂ４を介してＦＦＴマルチプレクサ６４のＣ
入力端子及びＢ入力端子に入力される。ここで、ステー
ト２８の中間のタイミングからステート２９の中間のタ
イミングまで、図７に示すように、ＦＦＴマルチプレク
サ６４はＣ入力端子を選択するので、データ線Ｂ３に出
力された第１のＦＦＴ演算後のデータデジタル信号は、
次の第２のＦＦＴ演算のために、ＦＦＴマルチプレクサ
６４及びＦＦＴ出力レジスタ６５を介して入力マルチプ
レクサ３４のＣ入力端子に入力される。
の終了のタイミングで、レジスタ５３ｂへの入力タッチ
トリガ信号が立ち上がるので、当該第１のＦＦＴ演算の
結果である結果データＤ１のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介してＦＦＴ１次レジスタ５３ａに入力されて一時的
に記憶される。また、この動作の前のステート２７の中
間のタイミングで、図７に示すように、レジスタ５３
ａ，５３ｂへの出力イネーブル信号が立ち上がるので、
レジスタ５３ａ，５３ｂにそれぞれ記憶された第１のＦ
ＦＴ演算後の２つのデータデジタル信号はそれぞれデー
タ線Ｂ３，Ｂ４を介してＦＦＴマルチプレクサ６４のＣ
入力端子及びＢ入力端子に入力される。ここで、ステー
ト２８の中間のタイミングからステート２９の中間のタ
イミングまで、図７に示すように、ＦＦＴマルチプレク
サ６４はＣ入力端子を選択するので、データ線Ｂ３に出
力された第１のＦＦＴ演算後のデータデジタル信号は、
次の第２のＦＦＴ演算のために、ＦＦＴマルチプレクサ
６４及びＦＦＴ出力レジスタ６５を介して入力マルチプ
レクサ３４のＣ入力端子に入力される。
【００８８】次いで、図８のステート２９においては、
入力マルチプレクサ３４はＣ入力端子に切り換えられる
一方、データマルチプレクサ３５はＢ入力端子に切り換
えられる。このとき、上記データＹは、ＦＦＴマルチプ
レクサ６４からＦＦＴ出力レジスタ６５及び入力マルチ
プレクサ３４のＣ入力端子を介してマルチプレクサ及び
アキュムレータ３６のＡ入力端子に入力される一方、Ｆ
ＦＴ用ウエイトＲＯＭ３３から読み出された乗算係数Ｗ
ｙのデータデジタル信号がデータマルチプレクサ３５の
Ｂ入力端子を介してマルチプレクサ及びアキュムレータ
３６のＢ入力端子に入力される。そして、マルチプレク
サ及びアキュムレータ３６は入力された２つのデジタル
信号を乗算して、レジスタ３７を介して、マルチプレク
サ及びアキュムレータ３６のアキュムレータ・イン端子
に出力する。これによって、当該乗算結果のデータデジ
タル信号は、マルチプレクサ及びアキュムレータ３６内
のアキュムレータに入力され、この直前では当該アキュ
ムレータはリセットされているので、０に上記乗算結果
のデータデジタル信号とを加算して当該アキュムレータ
内に記憶する。当該ステート２９におけるＦＦＴ９の計
算は、最初の計算例では、Ｉ’（０）×１の計算であ
る。
入力マルチプレクサ３４はＣ入力端子に切り換えられる
一方、データマルチプレクサ３５はＢ入力端子に切り換
えられる。このとき、上記データＹは、ＦＦＴマルチプ
レクサ６４からＦＦＴ出力レジスタ６５及び入力マルチ
プレクサ３４のＣ入力端子を介してマルチプレクサ及び
アキュムレータ３６のＡ入力端子に入力される一方、Ｆ
ＦＴ用ウエイトＲＯＭ３３から読み出された乗算係数Ｗ
ｙのデータデジタル信号がデータマルチプレクサ３５の
Ｂ入力端子を介してマルチプレクサ及びアキュムレータ
３６のＢ入力端子に入力される。そして、マルチプレク
サ及びアキュムレータ３６は入力された２つのデジタル
信号を乗算して、レジスタ３７を介して、マルチプレク
サ及びアキュムレータ３６のアキュムレータ・イン端子
に出力する。これによって、当該乗算結果のデータデジ
タル信号は、マルチプレクサ及びアキュムレータ３６内
のアキュムレータに入力され、この直前では当該アキュ
ムレータはリセットされているので、０に上記乗算結果
のデータデジタル信号とを加算して当該アキュムレータ
内に記憶する。当該ステート２９におけるＦＦＴ９の計
算は、最初の計算例では、Ｉ’（０）×１の計算であ
る。
【００８９】次いで、ステート３０においては、ステー
ト２９と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｙは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｙのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート２９で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート３０におけるＦＦＴ１０の計算は、最初の
計算例では、Ｉ’（４）×１＋Ｉ’（０）の計算であ
る。
ト２９と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｙは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｙのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート２９で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート３０におけるＦＦＴ１０の計算は、最初の
計算例では、Ｉ’（４）×１＋Ｉ’（０）の計算であ
る。
【００９０】以下同様にして、ステート３１及び３２で
第２のＦＦＴ演算のための処理が実行される。ここで、
ステート３１におけるＦＦＴ１１の計算は、最初の計算
例では、Ｉ’（８）×１＋Ｉ’（４）＋Ｉ’（０）の計
算であり、ステート３２におけるＦＦＴ１２の計算は、
最初の計算例では、Ｉ’（１２）＋Ｉ’（８）＋Ｉ’
（４）＋Ｉ’（０）の計算であり、ステート３２の計算
結果が表１乃至表４における結果データＤ２である。
第２のＦＦＴ演算のための処理が実行される。ここで、
ステート３１におけるＦＦＴ１１の計算は、最初の計算
例では、Ｉ’（８）×１＋Ｉ’（４）＋Ｉ’（０）の計
算であり、ステート３２におけるＦＦＴ１２の計算は、
最初の計算例では、Ｉ’（１２）＋Ｉ’（８）＋Ｉ’
（４）＋Ｉ’（０）の計算であり、ステート３２の計算
結果が表１乃至表４における結果データＤ２である。
【００９１】そして、図８に示すように、ステート３２
の終了のタイミングで、レジスタ５４ａへの入力ラッチ
トリガ信号が立ち上がるので、当該第２のＦＦＴ演算の
結果である結果データＤ２のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介して空間データレジスタ５４ａに入力されて一時的
に記憶される。また、この動作の前のステート３２の中
間のタイミングで、図８に示すように、レジスタ５３
ａ，５３ｂへの出力イネーブル信号が立ち上がるので、
レジスタ５３ａ，５３ｂにそれぞれ記憶された第１のＦ
ＦＴ演算後の２つのデータデジタル信号はそれぞれデー
タ線Ｂ３，Ｂ４を介してＦＦＴマルチプレクサ６４のＣ
入力端子及びＤ入力端子に入力される。ここで、ステー
ト３２の中間のタイミングからステート３３の中間のタ
イミングまで、図８に示すように、ＦＦＴマルチプレク
サ６４はＤ入力端子を選択するので、データ線Ｂ４に出
力された第１のＦＦＴ演算後のデータデジタル信号は、
ＦＦＴマルチプレクサ６４及びＦＦＴ出力レジスタ６５
を介して入力マルチプレクサ３４のＣ入力端子に入力さ
れる。
の終了のタイミングで、レジスタ５４ａへの入力ラッチ
トリガ信号が立ち上がるので、当該第２のＦＦＴ演算の
結果である結果データＤ２のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介して空間データレジスタ５４ａに入力されて一時的
に記憶される。また、この動作の前のステート３２の中
間のタイミングで、図８に示すように、レジスタ５３
ａ，５３ｂへの出力イネーブル信号が立ち上がるので、
レジスタ５３ａ，５３ｂにそれぞれ記憶された第１のＦ
ＦＴ演算後の２つのデータデジタル信号はそれぞれデー
タ線Ｂ３，Ｂ４を介してＦＦＴマルチプレクサ６４のＣ
入力端子及びＤ入力端子に入力される。ここで、ステー
ト３２の中間のタイミングからステート３３の中間のタ
イミングまで、図８に示すように、ＦＦＴマルチプレク
サ６４はＤ入力端子を選択するので、データ線Ｂ４に出
力された第１のＦＦＴ演算後のデータデジタル信号は、
ＦＦＴマルチプレクサ６４及びＦＦＴ出力レジスタ６５
を介して入力マルチプレクサ３４のＣ入力端子に入力さ
れる。
【００９２】さらに、ステート３３においては、入力マ
ルチプレクサ３４はＣ入力端子に切り換えられる一方、
データマルチプレクサ３５はＢ入力端子に切り換えられ
る。このとき、上記データＹは、上述のように、ＦＦＴ
マルチプレクサ６４からＦＦＴ出力レジスタ６５及び入
力マルチプレクサ３４のＣ入力端子を介してマルチプレ
クサ及びアキュムレータ３６のＡ入力端子に入力される
一方、ＦＦＴ用ウエイトＲＯＭ３３から読み出された乗
算係数Ｗｙのデータデジタル信号がデータマルチプレク
サ３５のＢ入力端子を介してマルチプレクサ及びアキュ
ムレータ３６のＢ入力端子に入力される。そして、マル
チプレクサ及びアキュムレータ３６は入力された２つの
デジタル信号を乗算して、レジスタ３７を介して、マル
チプレクサ及びアキュムレータ３６のアキュムレータ・
イン端子に出力する。これによって、当該乗算結果のデ
ータデジタル信号は、マルチプレクサ及びアキュムレー
タ３６内のアキュムレータに入力され、この直前では当
該アキュムレータはリセットされているので、０に上記
乗算結果のデータデジタル信号とを加算して当該アキュ
ムレータ内に記憶する。当該ステート３３におけるＦＦ
Ｔ１３の計算は、最初の計算例では、Ｑ’（０）×１の
計算である。
ルチプレクサ３４はＣ入力端子に切り換えられる一方、
データマルチプレクサ３５はＢ入力端子に切り換えられ
る。このとき、上記データＹは、上述のように、ＦＦＴ
マルチプレクサ６４からＦＦＴ出力レジスタ６５及び入
力マルチプレクサ３４のＣ入力端子を介してマルチプレ
クサ及びアキュムレータ３６のＡ入力端子に入力される
一方、ＦＦＴ用ウエイトＲＯＭ３３から読み出された乗
算係数Ｗｙのデータデジタル信号がデータマルチプレク
サ３５のＢ入力端子を介してマルチプレクサ及びアキュ
ムレータ３６のＢ入力端子に入力される。そして、マル
チプレクサ及びアキュムレータ３６は入力された２つの
デジタル信号を乗算して、レジスタ３７を介して、マル
チプレクサ及びアキュムレータ３６のアキュムレータ・
イン端子に出力する。これによって、当該乗算結果のデ
ータデジタル信号は、マルチプレクサ及びアキュムレー
タ３６内のアキュムレータに入力され、この直前では当
該アキュムレータはリセットされているので、０に上記
乗算結果のデータデジタル信号とを加算して当該アキュ
ムレータ内に記憶する。当該ステート３３におけるＦＦ
Ｔ１３の計算は、最初の計算例では、Ｑ’（０）×１の
計算である。
【００９３】次いで、ステート３４においては、ステー
ト３３と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｙは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｙのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート３３で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート３４におけるＦＦＴ１４の計算は、最初の
計算例では、Ｑ’（４）×１＋Ｑ’（０）の計算であ
る。
ト３３と同様に、入力マルチプレクサ３４がＣ入力端子
に切り換えられるとともに、データマルチプレクサ３５
がＢ入力端子に切り換えられる。このとき、上記データ
Ｙは、ＦＦＴマルチプレクサ６４からＦＦＴ出力レジス
タ６５及び入力マルチプレクサ３４のＣ入力端子を介し
てマルチプレクサ及びアキュムレータ３６のＡ入力端子
に入力される一方、ＦＦＴ用ウエイトＲＯＭ３３から読
み出された乗算係数Ｗｙのデータデジタル信号がデータ
マルチプレクサ３５のＢ入力端子を介してマルチプレク
サ及びアキュムレータ３６のＢ入力端子に入力される。
そして、マルチプレクサ及びアキュムレータ３６は入力
された２つのデジタル信号を乗算して、レジスタ３７を
介して、マルチプレクサ及びアキュムレータ３６のアキ
ュムレータ・イン端子に出力する。これによって、当該
乗算結果のデータデジタル信号は、マルチプレクサ及び
アキュムレータ３６内のアキュムレータに入力され、こ
のとき、入力された乗算結果のデータデジタル信号は、
ステート３３で乗算された乗算結果のデータデジタル信
号に加算されて、当該アキュムレータ内に記憶される。
当該ステート３４におけるＦＦＴ１４の計算は、最初の
計算例では、Ｑ’（４）×１＋Ｑ’（０）の計算であ
る。
【００９４】以下同様にして、ステート３５及び３６で
第２のＦＦＴ演算のための処理が実行される。ここで、
ステート３５におけるＦＦＴ１５の計算は、最初の計算
例では、Ｑ’（８）×１＋Ｑ’（４）＋Ｑ’（０）の計
算であり、ステート３６におけるＦＦＴ１６の計算は、
最初の計算例では、Ｑ’（１２）×１＋Ｑ’（８）＋
Ｑ’（４）＋Ｑ’（０）＝Ｑ''（０）の計算であり、ス
テート３６の計算結果が表１乃至表４における結果デー
タＤ２である。
第２のＦＦＴ演算のための処理が実行される。ここで、
ステート３５におけるＦＦＴ１５の計算は、最初の計算
例では、Ｑ’（８）×１＋Ｑ’（４）＋Ｑ’（０）の計
算であり、ステート３６におけるＦＦＴ１６の計算は、
最初の計算例では、Ｑ’（１２）×１＋Ｑ’（８）＋
Ｑ’（４）＋Ｑ’（０）＝Ｑ''（０）の計算であり、ス
テート３６の計算結果が表１乃至表４における結果デー
タＤ２である。
【００９５】そして、図８に示すように、ステート３６
の終了のタイミングで、レジスタ５４ｂへの入力ラッチ
トリガ信号が立ち上がるので、当該第２のＦＦＴ演算の
結果である結果データＤ２のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介して空間データレジスタ５４ｂに入力されて一時的
に記憶される。また、この動作の前のステート３６７の
中間のタイミングで、図８に示すように、レジスタ５４
ａへの出力イネーブル信号が立ち上がるので、レジスタ
５４ａに記憶された第２のＦＦＴ演算後の空間データの
データデジタル信号は、次の二乗和回路１５の処理のた
めに、分配器５６ａ及び空間データ出力レジスタ６３を
介して入力マルチプレクサ３４のＤ入力端子とデータマ
ルチプレクサ３５のＣ入力端子に入力される。
の終了のタイミングで、レジスタ５４ｂへの入力ラッチ
トリガ信号が立ち上がるので、当該第２のＦＦＴ演算の
結果である結果データＤ２のデータデジタル信号は、マ
ルチプレクサ及びアキュムレータ３６からレジスタ３７
を介して空間データレジスタ５４ｂに入力されて一時的
に記憶される。また、この動作の前のステート３６７の
中間のタイミングで、図８に示すように、レジスタ５４
ａへの出力イネーブル信号が立ち上がるので、レジスタ
５４ａに記憶された第２のＦＦＴ演算後の空間データの
データデジタル信号は、次の二乗和回路１５の処理のた
めに、分配器５６ａ及び空間データ出力レジスタ６３を
介して入力マルチプレクサ３４のＤ入力端子とデータマ
ルチプレクサ３５のＣ入力端子に入力される。
【００９６】次いで、図９のステート３７においてレジ
スタ５４ａに記憶された空間データを２乗する処理を実
行し、ステート３８においてレジスタ５４ｂに記憶され
た空間データを２乗する処理を実行し、ステート３９に
おいて上記２乗した２つのデータを加算して電力量に比
例した電力データ（以下、電力データという。）を計算
する処理を実行する。
スタ５４ａに記憶された空間データを２乗する処理を実
行し、ステート３８においてレジスタ５４ｂに記憶され
た空間データを２乗する処理を実行し、ステート３９に
おいて上記２乗した２つのデータを加算して電力量に比
例した電力データ（以下、電力データという。）を計算
する処理を実行する。
【００９７】すなわち、図９に示すように、ステート３
７においては、入力マルチプレクサ３４がＤ入力端子に
切り換えられるとともに、データマルチプレクサ３５が
Ｃ入力端子に切り換えられる。このとき、上記空間デー
タのデータデジタル信号は、分配器５６ａと空間データ
出力レジスタ６３とを介して、入力マルチプレクサ３４
のＤ入力端子とデータマルチプレクサ３５のＣ入力端子
とに入力され、それら同一の空間データのデータデジタ
ル信号がマルチプレクサ及びアキュムレータ３６の両入
力端子に入力されるので、マルチプレクサ及びアキュム
レータ３６は入力された同一の２つの空間データのデー
タデジタル信号を乗算して、レジスタ３７を介して、マ
ルチプレクサ及びアキュムレータ３６のアキュムレータ
・イン端子に出力する。これによって、当該乗算結果の
データデジタル信号は、マルチプレクサ及びアキュムレ
ータ３６内のアキュムレータに入力され、このとき、入
力された乗算結果のデータデジタル信号は、この演算の
直前にリセットされているので、当該乗算結果のデータ
デジタル信号が０に加算されて、当該アキュムレータ内
に記憶される。当該ステート３７における空間データの
２乗の計算は、最初の計算例では、Ｉ''（０）の２乗の
計算である。なお、ステート３７の中間のタイミング
で、レジスタ５４ｂへの出力イネーブル信号が立ち上が
るので、レジスタ５４ｂに記憶された第２のＦＦＴ演算
後の空間データのデータデジタル信号は、次の二乗和回
路１５の処理のために、分配器５６ｂ及び空間データ出
力レジスタ６３を介して入力マルチプレクサ３４のＤ入
力端子とデータマルチプレクサ３５のＣ入力端子に入力
される。
７においては、入力マルチプレクサ３４がＤ入力端子に
切り換えられるとともに、データマルチプレクサ３５が
Ｃ入力端子に切り換えられる。このとき、上記空間デー
タのデータデジタル信号は、分配器５６ａと空間データ
出力レジスタ６３とを介して、入力マルチプレクサ３４
のＤ入力端子とデータマルチプレクサ３５のＣ入力端子
とに入力され、それら同一の空間データのデータデジタ
ル信号がマルチプレクサ及びアキュムレータ３６の両入
力端子に入力されるので、マルチプレクサ及びアキュム
レータ３６は入力された同一の２つの空間データのデー
タデジタル信号を乗算して、レジスタ３７を介して、マ
ルチプレクサ及びアキュムレータ３６のアキュムレータ
・イン端子に出力する。これによって、当該乗算結果の
データデジタル信号は、マルチプレクサ及びアキュムレ
ータ３６内のアキュムレータに入力され、このとき、入
力された乗算結果のデータデジタル信号は、この演算の
直前にリセットされているので、当該乗算結果のデータ
デジタル信号が０に加算されて、当該アキュムレータ内
に記憶される。当該ステート３７における空間データの
２乗の計算は、最初の計算例では、Ｉ''（０）の２乗の
計算である。なお、ステート３７の中間のタイミング
で、レジスタ５４ｂへの出力イネーブル信号が立ち上が
るので、レジスタ５４ｂに記憶された第２のＦＦＴ演算
後の空間データのデータデジタル信号は、次の二乗和回
路１５の処理のために、分配器５６ｂ及び空間データ出
力レジスタ６３を介して入力マルチプレクサ３４のＤ入
力端子とデータマルチプレクサ３５のＣ入力端子に入力
される。
【００９８】次いで、図９に示すように、ステート３８
においては、入力マルチプレクサ３４がＤ入力端子に切
り換えられるとともに、データマルチプレクサ３５がＣ
入力端子に切り換えられる。このとき、上記空間データ
のデータデジタル信号は、分配器５６ａと空間データ出
力レジスタ６３とを介して、入力マルチプレクサ３４の
Ｄ入力端子とデータマルチプレクサ３５のＣ入力端子と
に入力され、それら同一の空間データのデータデジタル
信号がマルチプレクサ及びアキュムレータ３６の両入力
端子に入力されるので、マルチプレクサ及びアキュムレ
ータ３６は入力された同一の２つの空間データのデータ
デジタル信号を乗算して、レジスタ３７を介して、マル
チプレクサ及びアキュムレータ３６のアキュムレータ・
イン端子に出力する。これによって、当該乗算結果のデ
ータデジタル信号は、マルチプレクサ及びアキュムレー
タ３６内のアキュムレータに入力され、このとき、入力
された乗算結果のデータデジタル信号は、ステート３７
で計算された空間データの２乗のデータに、当該乗算結
果のデータデジタル信号が加算されて、レジスタ３７を
介して電力データレジスタ５５に出力される。なお、当
該ステート３８における空間データの２乗の計算は、最
初の計算例では、Ｑ''（０）の２乗の計算である。そし
て、ステート３８の終了のタイミングで、入力ラッチト
リガが立ち上がるので、上記レジスタ３７から出力され
るステート３８の演算結果のデータデジタル信号が電力
データレジスタ５５に記憶される。なお、この動作の前
のステート３８の中間のタイミングから次のステート３
９の中間のタイミングまでに、レジスタ５５の出力イネ
ーブル信号が立ち上がるので、レジスタ５５の記憶され
た電力データ、すなわち二乗和回路１５の演算結果のデ
ータデジタル信号は比較器回路６に出力される。なお、
ステート４０は、次の演算サイクルとのバッファのため
に設けられる。
においては、入力マルチプレクサ３４がＤ入力端子に切
り換えられるとともに、データマルチプレクサ３５がＣ
入力端子に切り換えられる。このとき、上記空間データ
のデータデジタル信号は、分配器５６ａと空間データ出
力レジスタ６３とを介して、入力マルチプレクサ３４の
Ｄ入力端子とデータマルチプレクサ３５のＣ入力端子と
に入力され、それら同一の空間データのデータデジタル
信号がマルチプレクサ及びアキュムレータ３６の両入力
端子に入力されるので、マルチプレクサ及びアキュムレ
ータ３６は入力された同一の２つの空間データのデータ
デジタル信号を乗算して、レジスタ３７を介して、マル
チプレクサ及びアキュムレータ３６のアキュムレータ・
イン端子に出力する。これによって、当該乗算結果のデ
ータデジタル信号は、マルチプレクサ及びアキュムレー
タ３６内のアキュムレータに入力され、このとき、入力
された乗算結果のデータデジタル信号は、ステート３７
で計算された空間データの２乗のデータに、当該乗算結
果のデータデジタル信号が加算されて、レジスタ３７を
介して電力データレジスタ５５に出力される。なお、当
該ステート３８における空間データの２乗の計算は、最
初の計算例では、Ｑ''（０）の２乗の計算である。そし
て、ステート３８の終了のタイミングで、入力ラッチト
リガが立ち上がるので、上記レジスタ３７から出力され
るステート３８の演算結果のデータデジタル信号が電力
データレジスタ５５に記憶される。なお、この動作の前
のステート３８の中間のタイミングから次のステート３
９の中間のタイミングまでに、レジスタ５５の出力イネ
ーブル信号が立ち上がるので、レジスタ５５の記憶され
た電力データ、すなわち二乗和回路１５の演算結果のデ
ータデジタル信号は比較器回路６に出力される。なお、
ステート４０は、次の演算サイクルとのバッファのため
に設けられる。
【００９９】上記説明したステート１からステート４０
までのＤＳＰ５−１の計算と同時に、他のＤＳＰ５−２
乃至５−１６は、表１乃至表４に示した、上記ステート
１からステート４０までと同様の処理を実行する。これ
によって、次に示す１６個の電力データを計算すること
ができる。これらの１６個の電力データは、比較器回路
６で最大のデータが選択されて復調器７に入力されて、
ＤＳＰ内のレジスタ５４ａ，５４ｂから出力されるＩチ
ャンネルとＱチャンネルの２つの空間データを用いて例
えばＰＳＫ復調されて、復調後のデータデジタル信号が
受信データ信号として出力される。
までのＤＳＰ５−１の計算と同時に、他のＤＳＰ５−２
乃至５−１６は、表１乃至表４に示した、上記ステート
１からステート４０までと同様の処理を実行する。これ
によって、次に示す１６個の電力データを計算すること
ができる。これらの１６個の電力データは、比較器回路
６で最大のデータが選択されて復調器７に入力されて、
ＤＳＰ内のレジスタ５４ａ，５４ｂから出力されるＩチ
ャンネルとＱチャンネルの２つの空間データを用いて例
えばＰＳＫ復調されて、復調後のデータデジタル信号が
受信データ信号として出力される。
【０１００】上述のように、各ＤＳＰが同時に、準直交
検波、トランスバーサル型ＦＩＲ低域通過ろ波及び空間
領域へのＦＦＴ演算とを含む処理を実行するので、きわ
めて高速で実行することができる。また、ＤＳＰにおい
て、準直交検波、トランスバーサル型ＦＩＲ低域通過ろ
波及び空間領域へのＦＦＴ演算とを含む処理を実行する
ので、フェーズドアレーアンテナにおけるバトラーマト
リックスなどのアナログによるマルチビーム形成を用い
たアレーアンテナの信号処理に比較して、本実施例の装
置は、近接したマルチビームをより高い信号対雑音比で
実現することができるという利点がある。
検波、トランスバーサル型ＦＩＲ低域通過ろ波及び空間
領域へのＦＦＴ演算とを含む処理を実行するので、きわ
めて高速で実行することができる。また、ＤＳＰにおい
て、準直交検波、トランスバーサル型ＦＩＲ低域通過ろ
波及び空間領域へのＦＦＴ演算とを含む処理を実行する
ので、フェーズドアレーアンテナにおけるバトラーマト
リックスなどのアナログによるマルチビーム形成を用い
たアレーアンテナの信号処理に比較して、本実施例の装
置は、近接したマルチビームをより高い信号対雑音比で
実現することができるという利点がある。
【０１０１】以上説明したように、第１の実施例におい
ては、マルチビーム形成を含む演算処理を効率的に実行
する方法として、アレーアンテナのアンテナ素子の物理
的配置の２次元の２つの軸、すなわちＸ軸方向とＹ軸方
向の各ＤＳＰでそれぞれ計算されたデータを各ＤＳＰ間
で効率的に送受信することができるように、Ｘ軸方向の
４つのデータバス１０１乃至１０４とＹ軸方向の４つの
データバス１０５乃至１０８を用いている。上記ＦＦＴ
演算処理においては、個々のアンテナ素子で受信された
受信信号を合成して、空間的な情報においては変換する
必要があるため、各ＤＳＰで計算された受信データを各
ＤＳＰ間で送受信して交換する必要がある。他のＤＳＰ
で計算された後、このデータバス１０１乃至１０４を介
して送受信された計算結果を用いるので、上記ＦＦＴ演
算を効率的に実行することができる。これによって、各
演算サイクルでのＤＳＰの使用効率を増大させることが
できる。すなわち、各ＤＳＰ間をＦＦＴ演算の専用のデ
ータバス１０１乃至１１６を用いることにより演算に必
要なデータを送受信することによって、各ＤＳＰの稼働
率を最大にすることができる。言い換えれば、マルチデ
ジタル信号処理器の構成をとり、そのすべてのＤＳＰに
上記受信信号処理を分散できるように構成している。
ては、マルチビーム形成を含む演算処理を効率的に実行
する方法として、アレーアンテナのアンテナ素子の物理
的配置の２次元の２つの軸、すなわちＸ軸方向とＹ軸方
向の各ＤＳＰでそれぞれ計算されたデータを各ＤＳＰ間
で効率的に送受信することができるように、Ｘ軸方向の
４つのデータバス１０１乃至１０４とＹ軸方向の４つの
データバス１０５乃至１０８を用いている。上記ＦＦＴ
演算処理においては、個々のアンテナ素子で受信された
受信信号を合成して、空間的な情報においては変換する
必要があるため、各ＤＳＰで計算された受信データを各
ＤＳＰ間で送受信して交換する必要がある。他のＤＳＰ
で計算された後、このデータバス１０１乃至１０４を介
して送受信された計算結果を用いるので、上記ＦＦＴ演
算を効率的に実行することができる。これによって、各
演算サイクルでのＤＳＰの使用効率を増大させることが
できる。すなわち、各ＤＳＰ間をＦＦＴ演算の専用のデ
ータバス１０１乃至１１６を用いることにより演算に必
要なデータを送受信することによって、各ＤＳＰの稼働
率を最大にすることができる。言い換えれば、マルチデ
ジタル信号処理器の構成をとり、そのすべてのＤＳＰに
上記受信信号処理を分散できるように構成している。
【０１０２】以上説明したように、ＤＳＰ５−１乃至５
−１６であるＡＳＩＣ演算回路間を、図３に示すよう
に、格子形状のバス１０１乃至１１６を用いて接続し
て、所定のマルチビーム合成などの演算処理を各ＡＳＩ
Ｃ演算回路に分散して実行するので、すべてのＡＳＩＣ
演算回路が同時に演算する時間を増加させ、ＡＳＩＣ演
算回路の稼働率を増大させることができる。これによっ
て、従来例に比較して高速でマルチビーム形成のための
演算処理を実行することができ、しかも回路構成が簡単
なアレーアンテナ用信号処理装置を提供することができ
る。
−１６であるＡＳＩＣ演算回路間を、図３に示すよう
に、格子形状のバス１０１乃至１１６を用いて接続し
て、所定のマルチビーム合成などの演算処理を各ＡＳＩ
Ｃ演算回路に分散して実行するので、すべてのＡＳＩＣ
演算回路が同時に演算する時間を増加させ、ＡＳＩＣ演
算回路の稼働率を増大させることができる。これによっ
て、従来例に比較して高速でマルチビーム形成のための
演算処理を実行することができ、しかも回路構成が簡単
なアレーアンテナ用信号処理装置を提供することができ
る。
【０１０３】さらに、この第１の実施例の受信信号処理
装置のＤＳＰ内に、例えば、ＱＰＳＫ復調回路を付加し
てもよい。
装置のＤＳＰ内に、例えば、ＱＰＳＫ復調回路を付加し
てもよい。
【０１０４】本実施例の受信信号処理装置は、搬送波周
波数に依存しないので、Ｌ帯でもＳ帯でも同一の受信信
号処理装置を用いることができる。すなわち、搬送波周
波数が変更になっても、通信データのレートが同一であ
れば、デジタル信号処理装置の演算アルゴリズムに影響
はないためである。
波数に依存しないので、Ｌ帯でもＳ帯でも同一の受信信
号処理装置を用いることができる。すなわち、搬送波周
波数が変更になっても、通信データのレートが同一であ
れば、デジタル信号処理装置の演算アルゴリズムに影響
はないためである。
【０１０５】また、ＤＳＰを動作させる周波数を任意の
データレートに適応させることによって、同一の回路を
使用することができる。これは、実際のデータレートに
対して、デジタル受信信号処理装置の動作周波数が決定
されており、例えば当該デジタル受信信号処理装置が高
い周波数であっても動作することが可能であれば、回路
を変更しないで、動作周波数のみを変更するだけで対応
することができる。
データレートに適応させることによって、同一の回路を
使用することができる。これは、実際のデータレートに
対して、デジタル受信信号処理装置の動作周波数が決定
されており、例えば当該デジタル受信信号処理装置が高
い周波数であっても動作することが可能であれば、回路
を変更しないで、動作周波数のみを変更するだけで対応
することができる。
【０１０６】＜第２の実施例＞図１０は、本発明に係る
第２の実施例であるアレーアンテナ用受信信号処理装置
のブロック図である。図１０において図１と同一のもの
については同一の符号を付している。この第２の実施例
の装置は、第１の実施例の比較して、マルチビーム処理
用ＤＳＰ５−１乃至５−１６と、復調器７との間に、図
１の比較器回路６に代えて、ビーム選択回路２０１と、
移相回路２０２と、ＣＭＡ処理回路２０３とを備え、Ｄ
ＳＰ５−１乃至５−１６によるマルチビーム合成処理
（以下、マルチビーム処理という。）と、回路２０１及
び２０２によるビーム選択処理と移相処理と、回路２０
３によるＣＭＡ処理とを、図１１に示すように、各サン
プリング間の時間間隔で、順次パイプライン処理で実行
したことを特徴としている。以下、第１の実施例との相
違点について詳細に説明する。なお、図１１において、
マルチビーム処理は、フーリエ変換によるマルチビーム
処理のほかに、ＤＳＰ５−１乃至５−１６による他の準
直交検波処理と、低周波ろ波処理とを含む。
第２の実施例であるアレーアンテナ用受信信号処理装置
のブロック図である。図１０において図１と同一のもの
については同一の符号を付している。この第２の実施例
の装置は、第１の実施例の比較して、マルチビーム処理
用ＤＳＰ５−１乃至５−１６と、復調器７との間に、図
１の比較器回路６に代えて、ビーム選択回路２０１と、
移相回路２０２と、ＣＭＡ処理回路２０３とを備え、Ｄ
ＳＰ５−１乃至５−１６によるマルチビーム合成処理
（以下、マルチビーム処理という。）と、回路２０１及
び２０２によるビーム選択処理と移相処理と、回路２０
３によるＣＭＡ処理とを、図１１に示すように、各サン
プリング間の時間間隔で、順次パイプライン処理で実行
したことを特徴としている。以下、第１の実施例との相
違点について詳細に説明する。なお、図１１において、
マルチビーム処理は、フーリエ変換によるマルチビーム
処理のほかに、ＤＳＰ５−１乃至５−１６による他の準
直交検波処理と、低周波ろ波処理とを含む。
【０１０７】すなわち、図１１に示すように、ｎ回目の
受信信号のサンプリング時から次の（ｎ＋１）回目の受
信信号のサンプリング時までの時間間隔に、ｎ回目のマ
ルチビーム処理と、（ｎ−１）回目のビーム選択処理及
び移相処理と、（ｎ−２）回目のＣＭＡ処理とを実行し
た後、（ｎ＋１）回目の受信信号のサンプリング時から
次の（ｎ＋２）回目の受信信号のサンプリング時までの
時間間隔に、（ｎ＋１）回目のマルチビーム処理と、ｎ
回目のビーム選択処理及び移相処理と、（ｎ−１）回目
のＣＭＡ処理とを実行する。次いで、（ｎ＋２）回目の
受信信号のサンプリング時から次の（ｎ＋３）回目の受
信信号のサンプリング時までの時間間隔に、（ｎ＋２）
回目のマルチビーム処理と、（ｎ＋１）回目のビーム選
択処理及び移相処理と、ｎ回目のＣＭＡ処理とを実行す
る。以降、これらの処理をパイプライン処理にて繰り返
し実行する。そして、各処理の実行後に、受信信号のサ
ンプリング毎に処理された結果である受信信号のＩチャ
ンネルデータとＱチャンネルデータが復調回路７に出力
される。
受信信号のサンプリング時から次の（ｎ＋１）回目の受
信信号のサンプリング時までの時間間隔に、ｎ回目のマ
ルチビーム処理と、（ｎ−１）回目のビーム選択処理及
び移相処理と、（ｎ−２）回目のＣＭＡ処理とを実行し
た後、（ｎ＋１）回目の受信信号のサンプリング時から
次の（ｎ＋２）回目の受信信号のサンプリング時までの
時間間隔に、（ｎ＋１）回目のマルチビーム処理と、ｎ
回目のビーム選択処理及び移相処理と、（ｎ−１）回目
のＣＭＡ処理とを実行する。次いで、（ｎ＋２）回目の
受信信号のサンプリング時から次の（ｎ＋３）回目の受
信信号のサンプリング時までの時間間隔に、（ｎ＋２）
回目のマルチビーム処理と、（ｎ＋１）回目のビーム選
択処理及び移相処理と、ｎ回目のＣＭＡ処理とを実行す
る。以降、これらの処理をパイプライン処理にて繰り返
し実行する。そして、各処理の実行後に、受信信号のサ
ンプリング毎に処理された結果である受信信号のＩチャ
ンネルデータとＱチャンネルデータが復調回路７に出力
される。
【０１０８】図１２は、図１０のビーム選択回路２０１
を示すブロック図である。図１２に示すように、ビーム
選択回路２０１は、８個の１段目の比較器２１０−１乃
至２１０−８と、４個の２段目の比較器２１１−１乃至
２１１−４と、２個の３段目の比較器２１２−１乃至２
１２−２と、１個の４段目の比較器２１３とを備え、こ
れら比較器は入力される２つのチャンネルの電力データ
を比較してより大きな電力データを有するチャンネルを
検出して、そのより大きな電力データとそのチャンネル
番号データを出力する。マルチビーム処理用ＤＳＰ５−
１乃至５−１６からそれぞれ出力される電力データとそ
のチャンネル番号データ１乃至１６は、各２組のデータ
が１つの比較器に入力されるように、比較器２１０−１
乃至２１０−８に入力される。上記比較器の処理を、図
１２に示すように順次行うことにより、１６チャンネル
の中で最大の電力データとそのチャンネル番号データを
得る。このビーム選択回路２０１において、すべてのチ
ャンネルの電力レベルを比較して、最大の電力レベルを
有する受信ビームと、２番目乃至４番目の電力レベルを
有する受信ビームとを選択する。２番目の電力レベルを
有する受信ビームを選択する場合は、前に選択されたビ
ームの電力レベルを０に設定して、再度ビーム選択回路
２０１において比較処理を行って、２番目の電力レベル
を有する受信ビームのチャンネル番号を得る。以下、同
様にして、３番目及び４番目の電力レベルを有する受信
ビームを選択する。
を示すブロック図である。図１２に示すように、ビーム
選択回路２０１は、８個の１段目の比較器２１０−１乃
至２１０−８と、４個の２段目の比較器２１１−１乃至
２１１−４と、２個の３段目の比較器２１２−１乃至２
１２−２と、１個の４段目の比較器２１３とを備え、こ
れら比較器は入力される２つのチャンネルの電力データ
を比較してより大きな電力データを有するチャンネルを
検出して、そのより大きな電力データとそのチャンネル
番号データを出力する。マルチビーム処理用ＤＳＰ５−
１乃至５−１６からそれぞれ出力される電力データとそ
のチャンネル番号データ１乃至１６は、各２組のデータ
が１つの比較器に入力されるように、比較器２１０−１
乃至２１０−８に入力される。上記比較器の処理を、図
１２に示すように順次行うことにより、１６チャンネル
の中で最大の電力データとそのチャンネル番号データを
得る。このビーム選択回路２０１において、すべてのチ
ャンネルの電力レベルを比較して、最大の電力レベルを
有する受信ビームと、２番目乃至４番目の電力レベルを
有する受信ビームとを選択する。２番目の電力レベルを
有する受信ビームを選択する場合は、前に選択されたビ
ームの電力レベルを０に設定して、再度ビーム選択回路
２０１において比較処理を行って、２番目の電力レベル
を有する受信ビームのチャンネル番号を得る。以下、同
様にして、３番目及び４番目の電力レベルを有する受信
ビームを選択する。
【０１０９】図１３は、図１０の移相回路２０２を示す
ブロック図であり、図１４は、図１３の移相回路２０２
におけるビームの移相処理を示す平面図である。
ブロック図であり、図１４は、図１３の移相回路２０２
におけるビームの移相処理を示す平面図である。
【０１１０】本実施例においては、移相回路２０２への
入力信号として、最大の電力レベルのビームから数えて
より大きな電力レベルを有する４本の受信ビームを選択
している。これらの受信ビームのチャンネル番号データ
がそれぞれ、チャンネル番号レジスタ２３１乃至２３４
に一時的に格納された後入力データマルチプレクサ２２
５の各入力端子０乃至３の対に入力されるとともに、そ
れらのチャンネル番号に対応する実数部の空間データ
（図４の空間データレジスタ５４ａに一時的に格納され
たデータ）と虚数部の空間データ（図４の空間データレ
ジスタ５４ｂに一時的に格納されたデータ）が、互いに
直交するＩチャンネル及びＱチャンネル空間データとし
て、ＤＳＰ５−１乃至５−１６のうちの４つのＤＳＰか
ら入力されて入力データレジスタ２２１ａ，２２１ｂ，
２２２ａ，２２２ｂ，２２３ａ，２２３ｂ，２２４ａ，
２２４ｂに一時的に格納された後、チャンネル番号マル
チプレクサ２３５の各入力端子０乃至３に入力される。
入力信号として、最大の電力レベルのビームから数えて
より大きな電力レベルを有する４本の受信ビームを選択
している。これらの受信ビームのチャンネル番号データ
がそれぞれ、チャンネル番号レジスタ２３１乃至２３４
に一時的に格納された後入力データマルチプレクサ２２
５の各入力端子０乃至３の対に入力されるとともに、そ
れらのチャンネル番号に対応する実数部の空間データ
（図４の空間データレジスタ５４ａに一時的に格納され
たデータ）と虚数部の空間データ（図４の空間データレ
ジスタ５４ｂに一時的に格納されたデータ）が、互いに
直交するＩチャンネル及びＱチャンネル空間データとし
て、ＤＳＰ５−１乃至５−１６のうちの４つのＤＳＰか
ら入力されて入力データレジスタ２２１ａ，２２１ｂ，
２２２ａ，２２２ｂ，２２３ａ，２２３ｂ，２２４ａ，
２２４ｂに一時的に格納された後、チャンネル番号マル
チプレクサ２３５の各入力端子０乃至３に入力される。
【０１１１】次いで、図１３におけるそれ以降の回路に
よって、以下に示す複素演算を行うことにより移相処理
を実行して、移相された信号を得る。いま、マルチビー
ムの出力信号の配置を、図１４に示す。例えば、図１４
におけるチャンネル１（図においてＣＨ１と示す。以下
同様とする。）をｘ＝１，ｙ＝１の座標とすると、各ビ
ームの移相量φxyは以下の数１９で表される。ただし、
ｘ＝４及びｙ＝４はそれぞれφxyの座標でｘ＝０，ｙ＝
０とする。図１４においては、ビームの座標のみに意味
があり、４素子アレーアンテナにおけるビームの移相処
理の物理的意味を図２０及び図２１に示す。ＤＳＰ５−
１乃至５−１６におけるＦＦＴ演算ではＦＦＴの効果を
求めるために、ベクトル係数を用いますが、このままで
は、移相の中心が図２０に示すように、アレーアンテナ
の端部にきてしまいます。移相処理前の移相中心を、図
２１に示すように、アレーアンテナの中心位置Ｏｐにも
ってゆくために、当該移相処理２０２によって移相処理
を実行する。
よって、以下に示す複素演算を行うことにより移相処理
を実行して、移相された信号を得る。いま、マルチビー
ムの出力信号の配置を、図１４に示す。例えば、図１４
におけるチャンネル１（図においてＣＨ１と示す。以下
同様とする。）をｘ＝１，ｙ＝１の座標とすると、各ビ
ームの移相量φxyは以下の数１９で表される。ただし、
ｘ＝４及びｙ＝４はそれぞれφxyの座標でｘ＝０，ｙ＝
０とする。図１４においては、ビームの座標のみに意味
があり、４素子アレーアンテナにおけるビームの移相処
理の物理的意味を図２０及び図２１に示す。ＤＳＰ５−
１乃至５−１６におけるＦＦＴ演算ではＦＦＴの効果を
求めるために、ベクトル係数を用いますが、このままで
は、移相の中心が図２０に示すように、アレーアンテナ
の端部にきてしまいます。移相処理前の移相中心を、図
２１に示すように、アレーアンテナの中心位置Ｏｐにも
ってゆくために、当該移相処理２０２によって移相処理
を実行する。
【０１１２】
【数１９】φxy＝exp[−ｊ{３π(ｘ−１)／４｝]・exp
[−ｊ{３π(ｙ−１)／４}]
[−ｊ{３π(ｙ−１)／４}]
【０１１３】ここで、各ビームをＢｅａｍxy＝（Ｉxy，
Ｑxy）とすると、移相処理後の受信データＩxy’，
Ｑxy’は次の数２０及び数２１で表される。
Ｑxy）とすると、移相処理後の受信データＩxy’，
Ｑxy’は次の数２０及び数２１で表される。
【０１１４】
【数２０】 Ｉxy’＝ｃｏｓ（φxy）Ｉxy−ｓｉｎ（φxy）Ｑxy
【数２１】 Ｑxy’＝ｓｉｎ（φxy）Ｉxy＋ｃｏｓ（φxy）Ｑxy
【０１１５】図１３において、入力マルチプレクサ２２
５は、各入力端子０乃至３の対のうちの１つの対を選択
して、１つのＩチャンネルデータと１つのＱチャンネル
データをそれぞれＩＱマルチプレクサ２２６の入力端子
０及び１に出力する。そして、ＩＱマルチプレクサ２２
６は、その入力端子０及び１のうち１つの端子を選択し
て、１つのデータを積和演算器２２７のＡ入力端子に出
力する。一方、チャンネル番号マルチプレクサ２３５
は、その入力端子０乃至３のうちの１つの入力端子を選
択して１つのチャンネル番号データを移相データＲＯＭ
２３６に出力する。移相データＲＯＭ２３６には、各チ
ャンネルに対して、各チャンネルのデータを図２０及び
図２１に示すようにアレーアンテナ１の中心Ｏｐに移相
させるための移相データの実数部データ（以下、Ｒｅデ
ータという。）と虚数部データ（以下、Ｉｍデータとい
う。）が予め格納されており、これらのデータ（具体的
には、図２０と図２１におけるｃｏｓ（φxy）とｓｉｎ
（φxy）のデータである。）がそれぞれＲｅＩｍマルチ
プレクサ２３７の入力端子０及び１に入力され、ＲｅＩ
ｍマルチプレクサ２３７はその入力端子０及び１のうち
の１つを選択して１つのデータ（Ｒｅデータ又はＩｍデ
ータ）を積和演算器２２７のＢ入力端子に出力する。積
和演算器２２７は、数２０及び数２１の演算式に従っ
て、Ａ入力端子に入力されるデータとＢ入力端子に入力
されるデータとの第１の積を演算するとともに、その積
を一時的にその内部レジスタに格納した後、次いで同様
に第２の積の演算を行った後、加減算コントロール信号
に基づいて上記第１積と上記第２の積の和又は差の演算
を実行してレジスタ２２８を介して、Ｉチャンネルデー
タＩxy’とＱチャンネルデータＱxy’とをそれぞれ出力
データレジスタ２２９ａと２２９ｂに一時的に格納し、
その後、ＣＭＡ処理回路２０３に出力する。
５は、各入力端子０乃至３の対のうちの１つの対を選択
して、１つのＩチャンネルデータと１つのＱチャンネル
データをそれぞれＩＱマルチプレクサ２２６の入力端子
０及び１に出力する。そして、ＩＱマルチプレクサ２２
６は、その入力端子０及び１のうち１つの端子を選択し
て、１つのデータを積和演算器２２７のＡ入力端子に出
力する。一方、チャンネル番号マルチプレクサ２３５
は、その入力端子０乃至３のうちの１つの入力端子を選
択して１つのチャンネル番号データを移相データＲＯＭ
２３６に出力する。移相データＲＯＭ２３６には、各チ
ャンネルに対して、各チャンネルのデータを図２０及び
図２１に示すようにアレーアンテナ１の中心Ｏｐに移相
させるための移相データの実数部データ（以下、Ｒｅデ
ータという。）と虚数部データ（以下、Ｉｍデータとい
う。）が予め格納されており、これらのデータ（具体的
には、図２０と図２１におけるｃｏｓ（φxy）とｓｉｎ
（φxy）のデータである。）がそれぞれＲｅＩｍマルチ
プレクサ２３７の入力端子０及び１に入力され、ＲｅＩ
ｍマルチプレクサ２３７はその入力端子０及び１のうち
の１つを選択して１つのデータ（Ｒｅデータ又はＩｍデ
ータ）を積和演算器２２７のＢ入力端子に出力する。積
和演算器２２７は、数２０及び数２１の演算式に従っ
て、Ａ入力端子に入力されるデータとＢ入力端子に入力
されるデータとの第１の積を演算するとともに、その積
を一時的にその内部レジスタに格納した後、次いで同様
に第２の積の演算を行った後、加減算コントロール信号
に基づいて上記第１積と上記第２の積の和又は差の演算
を実行してレジスタ２２８を介して、Ｉチャンネルデー
タＩxy’とＱチャンネルデータＱxy’とをそれぞれ出力
データレジスタ２２９ａと２２９ｂに一時的に格納し、
その後、ＣＭＡ処理回路２０３に出力する。
【０１１６】すなわち、図１３に示す実施例の構成で
は、選択されたよりレベルの大きな４本の受信ビームに
ついて、上記数２０及び数２１の演算を行って、ＣＭＡ
処理回路２０３に出力される。表５乃至表８に、移相回
路２０２の動作を示すタイミングチャートのテーブルを
示す。ここで、時間経過につれて状態番号を大きくして
いる。
は、選択されたよりレベルの大きな４本の受信ビームに
ついて、上記数２０及び数２１の演算を行って、ＣＭＡ
処理回路２０３に出力される。表５乃至表８に、移相回
路２０２の動作を示すタイミングチャートのテーブルを
示す。ここで、時間経過につれて状態番号を大きくして
いる。
【０１１７】
【表５】
【０１１８】
【表６】
【０１１９】
【表７】
【０１２０】
【表８】
【０１２１】表５乃至表８において、ＭＵＸはマルチプ
レクサであり、マルチプレクサの欄の数字は選択すべき
入力端子番号である。加減算コントロール信号の１は加
算を示す、０は減算を示す。出力レジスタトリガ信号の
１はイネーブルを示し、０はディスエーブルを示す。ま
た、Ｒ（・）は実数部を示し、Ｉ（・）は虚数部を示
す。さらに、Ｒｅビーム１は１番目のＩチャンネルのデ
ータの移相処理を示しており、Ｉｍビーム１は１番目の
Ｑチャンネルのデータの移相処理を示している。例え
ば、状態番号１から４までの処理は、１番目のＩチャン
ネルのデータの移相処理であり、積和演算器２２７のＡ
入力端子に１番目のＩチャンネルの空間データ（Ｒ（Ｓ
Ｙ１）で示す。）が入力されるとともに、積和演算器２
２７のＢ入力端子に１番目のチャンネルに対する移相デ
ータの実数部（Ｒ（ＰＳ１）で示す。）が入力される。
これらの第１の積の結果がＲＩ（１）として一時的にそ
の内部レジスタに格納される。次いで、積和演算器２２
７のＡ入力端子に１番目のＱチャンネルの空間データ
（Ｉ（ＳＹ１）で示す。）が入力されるとともに、積和
演算器２２７のＢ入力端子に１番目のチャンネルに対す
る移相データの虚数部（Ｉ（ＰＳ１）で示す。）が入力
される。これらの第２の積の結果と上記第１の積の結果
ＲＩ（１）との和の演算が実行されて、その結果である
移相処理後の１番目のＩチャンネルデータは、状態番号
５で出力データレジスタ２２９ａ，２２９ｂのトリガ信
号がイネーブルされてＣＭＡ処理回路２０３に出力され
る。
レクサであり、マルチプレクサの欄の数字は選択すべき
入力端子番号である。加減算コントロール信号の１は加
算を示す、０は減算を示す。出力レジスタトリガ信号の
１はイネーブルを示し、０はディスエーブルを示す。ま
た、Ｒ（・）は実数部を示し、Ｉ（・）は虚数部を示
す。さらに、Ｒｅビーム１は１番目のＩチャンネルのデ
ータの移相処理を示しており、Ｉｍビーム１は１番目の
Ｑチャンネルのデータの移相処理を示している。例え
ば、状態番号１から４までの処理は、１番目のＩチャン
ネルのデータの移相処理であり、積和演算器２２７のＡ
入力端子に１番目のＩチャンネルの空間データ（Ｒ（Ｓ
Ｙ１）で示す。）が入力されるとともに、積和演算器２
２７のＢ入力端子に１番目のチャンネルに対する移相デ
ータの実数部（Ｒ（ＰＳ１）で示す。）が入力される。
これらの第１の積の結果がＲＩ（１）として一時的にそ
の内部レジスタに格納される。次いで、積和演算器２２
７のＡ入力端子に１番目のＱチャンネルの空間データ
（Ｉ（ＳＹ１）で示す。）が入力されるとともに、積和
演算器２２７のＢ入力端子に１番目のチャンネルに対す
る移相データの虚数部（Ｉ（ＰＳ１）で示す。）が入力
される。これらの第２の積の結果と上記第１の積の結果
ＲＩ（１）との和の演算が実行されて、その結果である
移相処理後の１番目のＩチャンネルデータは、状態番号
５で出力データレジスタ２２９ａ，２２９ｂのトリガ信
号がイネーブルされてＣＭＡ処理回路２０３に出力され
る。
【０１２２】以下同様にして、１番目から４番目までの
ＩチャンネルとＱチャンネルの移相処理後のデータが計
算されてＣＭＡ処理回路２０３に出力される。すなわ
ち、移相回路２０２の出力データとして、位相中心をア
レーアンテナの中心Ｏｐに移相した電力レベルが最大の
ものから４本の受信ビームを得ることができる。
ＩチャンネルとＱチャンネルの移相処理後のデータが計
算されてＣＭＡ処理回路２０３に出力される。すなわ
ち、移相回路２０２の出力データとして、位相中心をア
レーアンテナの中心Ｏｐに移相した電力レベルが最大の
ものから４本の受信ビームを得ることができる。
【０１２３】図１３に示した移相回路２０２において、
マルチプレクサ２２５と２２６とを２個のマルチプレク
サに分割しているが、本発明はこれに限らず、これらの
マルチプレクサ２２５，２２６に入力される切り換え信
号を統合して、１個のマルチプレクサで構成してもよ
い。
マルチプレクサ２２５と２２６とを２個のマルチプレク
サに分割しているが、本発明はこれに限らず、これらの
マルチプレクサ２２５，２２６に入力される切り換え信
号を統合して、１個のマルチプレクサで構成してもよ
い。
【０１２４】図１５は、図１０のＣＭＡ処理回路２０３
を示すブロック図である。なお、図１５のＣＭＡ処理回
路２０３においては、選択されたビームの組み合わせが
変化することにより、重みのデータが大幅に変更にな
り、そのまま重みを使用すれば、収束に影響が出てく
る。すなわち、収束までに多大の時間を要する場合が生
じ、このような時には重みレジスタの内容をリセットし
て初期状態に戻している。これについては、図１８を参
照して詳細後述する。
を示すブロック図である。なお、図１５のＣＭＡ処理回
路２０３においては、選択されたビームの組み合わせが
変化することにより、重みのデータが大幅に変更にな
り、そのまま重みを使用すれば、収束に影響が出てく
る。すなわち、収束までに多大の時間を要する場合が生
じ、このような時には重みレジスタの内容をリセットし
て初期状態に戻している。これについては、図１８を参
照して詳細後述する。
【０１２５】まず、図１５に示すＣＭＡ処理回路２０３
によって実行されるＣＭＡ処理のアルゴリズムについて
述べる。当該ＣＭＡ処理の出力結果の式は次の数２２で
表される。
によって実行されるＣＭＡ処理のアルゴリズムについて
述べる。当該ＣＭＡ処理の出力結果の式は次の数２２で
表される。
【０１２６】
【数２２】Ｙｎ＝Σ3 m=0Ｗ(n) m・Ｘmn
【０１２７】上記数２２において、Σの演算は、ｍ＝０
から３まで順次変化したときの和である。ここで、Ｘmn
はＣＭＡ処理回路２０３への入力信号であり、Ｗ(n) mは
各ｍ番目のビーム毎の重み係数である。ｎは時系列の離
散的なサンプル時間を表わす。各ビームに与える重みは
次の数２３で与えられ、重みはサンプル毎に更新され
る。
から３まで順次変化したときの和である。ここで、Ｘmn
はＣＭＡ処理回路２０３への入力信号であり、Ｗ(n) mは
各ｍ番目のビーム毎の重み係数である。ｎは時系列の離
散的なサンプル時間を表わす。各ビームに与える重みは
次の数２３で与えられ、重みはサンプル毎に更新され
る。
【０１２８】
【数２３】 Ｗ(n+1) m＝Ｗ(n) m−μＸ＊mn（│Ｙｎ│2−σ2）
【０１２９】ここで、Ｘ＊mnは、入力信号Ｘmnの複素共
役であり、μはＣＭＡ処理回路における収束の速さを決
定する係数であり、σはその収束係数である。
役であり、μはＣＭＡ処理回路における収束の速さを決
定する係数であり、σはその収束係数である。
【０１３０】図１７は、図１５のＣＭＡ処理回路２０３
によって実行されるＣＭＡ処理を示すフローチャートで
ある。図１７に示すように、まず、ステップＳ１におい
て、ＣＭＡ処理後の電力データＹｎを数２２を用いて計
算する。次いで、ステップＳ２において、数２２の第２
項のスカラー量μ（│Ｙｎ│2−σ2）を計算する。そし
て、ステップＳ３において、各ビーム毎にＸ＊mn・Ｙｎ
を計算する。さらに、ステップＳ４において、数２３の
第２項の誤差データμＸ＊mn（│Ｙｎ│2−σ2）を計算
し、ステップＳ５において、重みＷ(n) mから上記計算さ
れた誤差データを減算して重みＷ（ｎ＋１） ｍを計算す
る。最後に、ステップＳ６において、計算された重みＷ
（ｎ＋１） ｍで重みレジスタ２９１乃至２９８を更新し
て、ＣＭＡ処理を終了する。
によって実行されるＣＭＡ処理を示すフローチャートで
ある。図１７に示すように、まず、ステップＳ１におい
て、ＣＭＡ処理後の電力データＹｎを数２２を用いて計
算する。次いで、ステップＳ２において、数２２の第２
項のスカラー量μ（│Ｙｎ│2−σ2）を計算する。そし
て、ステップＳ３において、各ビーム毎にＸ＊mn・Ｙｎ
を計算する。さらに、ステップＳ４において、数２３の
第２項の誤差データμＸ＊mn（│Ｙｎ│2−σ2）を計算
し、ステップＳ５において、重みＷ(n) mから上記計算さ
れた誤差データを減算して重みＷ（ｎ＋１） ｍを計算す
る。最後に、ステップＳ６において、計算された重みＷ
（ｎ＋１） ｍで重みレジスタ２９１乃至２９８を更新し
て、ＣＭＡ処理を終了する。
【０１３１】このＣＭＡ処理を実行することによって、
選択された４個のビームの受信信号の電力データに基づ
いて、アレーアンテナ１の主ビームを希望波の所望の方
向に向けかつ干渉波などの不要波の到来方向に受信レベ
ルを零にするような各ビームに対応する受信信号に対す
る４個の重み係数Ｗmを演算することができる。そし
て、これらの４個の重み係数Ｗmを用いて、選択された
４個のビームの受信信号の電力データを重み係数を考慮
した加算を行うことによって、希望波に対して最大の信
号対雑音電力比を有する受信信号の電力データを得る。
選択された４個のビームの受信信号の電力データに基づ
いて、アレーアンテナ１の主ビームを希望波の所望の方
向に向けかつ干渉波などの不要波の到来方向に受信レベ
ルを零にするような各ビームに対応する受信信号に対す
る４個の重み係数Ｗmを演算することができる。そし
て、これらの４個の重み係数Ｗmを用いて、選択された
４個のビームの受信信号の電力データを重み係数を考慮
した加算を行うことによって、希望波に対して最大の信
号対雑音電力比を有する受信信号の電力データを得る。
【０１３２】次いで、図１５を参照して、ＣＭＡ処理回
路２０３の構成について説明する。移相処理回路２０２
から出力された移相処理後の１番目乃至４番目のＩチャ
ンネルデータとＱチャンネルデータはそれぞれ、入力デ
ータレジスタ２４１ａ，２４１ｂ，２４２ａ，２４２
ｂ，２４３ａ，２４３ｂ，２４４ａ，２４４ｂに一時的
に格納された後、入力データマルチプレクサ２４５の各
入力端子０乃至７に入力される。入力データマルチプレ
クサ２４５は、８つの入力端子０乃至７のうち１つの入
力端子を選択して１つのデータをＡマルチプレクサ２４
６の入力端子２に出力される。なお、定数データμがＡ
マルチプレクサ２４６の入力端子０に入力され、定数デ
ータσ2がＡマルチプレクサ２４６の入力端子１に入力
される。さらに、後述する出力マルチプレクサ２７４か
らの出力データがＡマルチプレクサ２４６の入力端子３
及びＢマルチプレクサ２４８の入力端子０に入力され
る。Ａマルチプレクサ２４６からの出力データはレジス
タ２４７を介して積和演算器２６０のＡ入力端子に入力
される。
路２０３の構成について説明する。移相処理回路２０２
から出力された移相処理後の１番目乃至４番目のＩチャ
ンネルデータとＱチャンネルデータはそれぞれ、入力デ
ータレジスタ２４１ａ，２４１ｂ，２４２ａ，２４２
ｂ，２４３ａ，２４３ｂ，２４４ａ，２４４ｂに一時的
に格納された後、入力データマルチプレクサ２４５の各
入力端子０乃至７に入力される。入力データマルチプレ
クサ２４５は、８つの入力端子０乃至７のうち１つの入
力端子を選択して１つのデータをＡマルチプレクサ２４
６の入力端子２に出力される。なお、定数データμがＡ
マルチプレクサ２４６の入力端子０に入力され、定数デ
ータσ2がＡマルチプレクサ２４６の入力端子１に入力
される。さらに、後述する出力マルチプレクサ２７４か
らの出力データがＡマルチプレクサ２４６の入力端子３
及びＢマルチプレクサ２４８の入力端子０に入力され
る。Ａマルチプレクサ２４６からの出力データはレジス
タ２４７を介して積和演算器２６０のＡ入力端子に入力
される。
【０１３３】一方、後述する累積加算器２６１からの出
力データは、そのデータの内容に応じて、入力データレ
ジスタ２５１乃至２５８に一時的に格納された後、中間
データマルチプレクサ２５９の入力端子０乃至７に入力
される。中間データマルチプレクサ２５９は、８つの入
力端子０乃至７のうちの１つの入力端子を選択してデー
タをＢマルチプレクサ２４８の入力端子１に出力する。
Ｂマルチプレクサ２４８の入力端子２には、重みデータ
を供給する重み回路２０４からの重みデータが入力さ
れ、また、Ｂマルチプレクサ２４８の入力端子３には定
数データ（−１）が入力される。Ｂマルチプレクサ２４
８は、４つの入力端子０乃至３のうち１つの入力端子を
選択してデータをレジスタ２４９を介して積和演算器２
６０のＢ入力端子に出力する。積和演算器２６０は、積
和演算器２２７と同様に、加減算コントロール信号に応
じて積和演算を実行して、その演算結果のデータを累積
加算器２６１に出力するとともに、所定の桁の丸め処理
を行う丸め回路２６２を介して減算器２６３のＡ入力端
子に出力する。上記減算器２６３からの出力データは、
図１６の重み回路２０４を介してＢマルチプレクサ２４
８の入力端子２及び減算器２６３のＢ入力端子に入力さ
れる。
力データは、そのデータの内容に応じて、入力データレ
ジスタ２５１乃至２５８に一時的に格納された後、中間
データマルチプレクサ２５９の入力端子０乃至７に入力
される。中間データマルチプレクサ２５９は、８つの入
力端子０乃至７のうちの１つの入力端子を選択してデー
タをＢマルチプレクサ２４８の入力端子１に出力する。
Ｂマルチプレクサ２４８の入力端子２には、重みデータ
を供給する重み回路２０４からの重みデータが入力さ
れ、また、Ｂマルチプレクサ２４８の入力端子３には定
数データ（−１）が入力される。Ｂマルチプレクサ２４
８は、４つの入力端子０乃至３のうち１つの入力端子を
選択してデータをレジスタ２４９を介して積和演算器２
６０のＢ入力端子に出力する。積和演算器２６０は、積
和演算器２２７と同様に、加減算コントロール信号に応
じて積和演算を実行して、その演算結果のデータを累積
加算器２６１に出力するとともに、所定の桁の丸め処理
を行う丸め回路２６２を介して減算器２６３のＡ入力端
子に出力する。上記減算器２６３からの出力データは、
図１６の重み回路２０４を介してＢマルチプレクサ２４
８の入力端子２及び減算器２６３のＢ入力端子に入力さ
れる。
【０１３４】累積加算器２６１によって演算された演算
データＲｅ（Ｙｎ）は出力データレジスタ２７１に一時
的に格納された後、出力マルチプレクサ２７４の入力端
子０に出力されるとともに、ＣＭＡ処理後の演算出力デ
ータとして出力される。また、累積加算器２６１によっ
て演算された演算データμ（│Ｙｎ│2−σ2）は出力デ
ータレジスタ２７２に一時的に格納された後、出力マル
チプレクサ２７４の入力端子１に出力される。さらに、
累積加算器２６１によって演算された演算データＩｍ
（Ｙｎ）は出力データレジスタ２７３に一時的に格納さ
れた後、出力マルチプレクサ２７４の入力端子２に出力
される。出力マルチプレクサ２７４は、３つの入力端子
０乃至２のうち１つの入力端子を選択して、データをＡ
マルチプレクサ２４６の入力端子３とＢマルチプレクサ
２４８の入力端子０に出力する。なお、出力データレジ
スタ２７１に格納された演算データＲｅ（Ｙｎ）はＩチ
ャンネルデータとして出力されるとともに、出力データ
レジスタ２７３に格納された演算データＩｍ（Ｙｎ）は
Ｑチャンネルデータとして出力され、これらのデータは
互いに直交している。
データＲｅ（Ｙｎ）は出力データレジスタ２７１に一時
的に格納された後、出力マルチプレクサ２７４の入力端
子０に出力されるとともに、ＣＭＡ処理後の演算出力デ
ータとして出力される。また、累積加算器２６１によっ
て演算された演算データμ（│Ｙｎ│2−σ2）は出力デ
ータレジスタ２７２に一時的に格納された後、出力マル
チプレクサ２７４の入力端子１に出力される。さらに、
累積加算器２６１によって演算された演算データＩｍ
（Ｙｎ）は出力データレジスタ２７３に一時的に格納さ
れた後、出力マルチプレクサ２７４の入力端子２に出力
される。出力マルチプレクサ２７４は、３つの入力端子
０乃至２のうち１つの入力端子を選択して、データをＡ
マルチプレクサ２４６の入力端子３とＢマルチプレクサ
２４８の入力端子０に出力する。なお、出力データレジ
スタ２７１に格納された演算データＲｅ（Ｙｎ）はＩチ
ャンネルデータとして出力されるとともに、出力データ
レジスタ２７３に格納された演算データＩｍ（Ｙｎ）は
Ｑチャンネルデータとして出力され、これらのデータは
互いに直交している。
【０１３５】図１６は、重み係数を順次出力するための
図１５の重み回路２０４を示すブロック図である。図１
６に示すように、減算器２６３から入力されるデータ
は、８個のセレクタ２８１乃至２８８の各Ａ入力端子
と、重みレジスタ２９１乃至２９８とを介して重みマル
チプレクサ２９９の各入力端子０乃至７に入力される。
ここで、重みレジスタ２９１乃至２９８はそれぞれ、図
１６に示すように１番目乃至４番目の重みＷｍの実数部
と虚数部とを格納する。重みマルチプレクサ２９９は、
８つの入力端子０乃至７のうちの１つの入力端子を選択
してデータを重み回路２０４の出力データとして出力す
る。セレクタ２８１のＢ入力端子には、定数データ（７
Ｆ（１６進数表示））が入力される一方、他のセレクタ
２８２乃至２８８の各Ｂ入力端子には、定数データ（０
０（１６進数表示））が入力される。
図１５の重み回路２０４を示すブロック図である。図１
６に示すように、減算器２６３から入力されるデータ
は、８個のセレクタ２８１乃至２８８の各Ａ入力端子
と、重みレジスタ２９１乃至２９８とを介して重みマル
チプレクサ２９９の各入力端子０乃至７に入力される。
ここで、重みレジスタ２９１乃至２９８はそれぞれ、図
１６に示すように１番目乃至４番目の重みＷｍの実数部
と虚数部とを格納する。重みマルチプレクサ２９９は、
８つの入力端子０乃至７のうちの１つの入力端子を選択
してデータを重み回路２０４の出力データとして出力す
る。セレクタ２８１のＢ入力端子には、定数データ（７
Ｆ（１６進数表示））が入力される一方、他のセレクタ
２８２乃至２８８の各Ｂ入力端子には、定数データ（０
０（１６進数表示））が入力される。
【０１３６】図１８で示すリセット信号発生回路３００
から出力されたハイレベルのリセット信号がセレクタ２
８１乃至２８８に入力されたとき、セレクタ２８１乃至
２８８の入力端子の選択がＡからＢに切り換えられ、上
記定数データが重みレジスタ２９１乃至２９８に出力さ
れる。また、リセット信号に応答して、重みレジスタ２
９１乃至２９８は、格納している重みデータを０にリセ
ットする。なお、重みレジスタ２９１乃至２９８は、ハ
イレベルのトリガ信号が入力されたとき、入力されるデ
ータを一時的に格納して出力する。
から出力されたハイレベルのリセット信号がセレクタ２
８１乃至２８８に入力されたとき、セレクタ２８１乃至
２８８の入力端子の選択がＡからＢに切り換えられ、上
記定数データが重みレジスタ２９１乃至２９８に出力さ
れる。また、リセット信号に応答して、重みレジスタ２
９１乃至２９８は、格納している重みデータを０にリセ
ットする。なお、重みレジスタ２９１乃至２９８は、ハ
イレベルのトリガ信号が入力されたとき、入力されるデ
ータを一時的に格納して出力する。
【０１３７】表９乃至表１９に、ＣＭＡ処理回路２０３
の動作を示すタイミングチャートのテーブルを示す。こ
こで、時間経過につれて状態番号を大きくしている。
の動作を示すタイミングチャートのテーブルを示す。こ
こで、時間経過につれて状態番号を大きくしている。
【０１３８】
【表９】
【０１３９】
【表１０】
【０１４０】
【表１１】
【０１４１】
【表１２】
【０１４２】
【表１３】
【０１４３】
【表１４】
【０１４４】
【表１５】
【０１４５】
【表１６】
【０１４６】
【表１７】
【０１４７】
【表１８】
【０１４８】
【表１９】
【０１４９】表９乃至表１９において、ＭＵＸはマルチ
プレクサであり、マルチプレクサの欄の数字は選択すべ
き入力端子番号である。加減算コントロール信号の１は
加算を示す、０は減算を示す。出力レジスタトリガ信号
の０はすべての出力データレジスタ２７１乃至２７３を
ディスエーブルすることを示し、１は出力データレジス
タ２７１をイネーブルすることを示し、２は出力データ
レジスタ２７３をイネーブルすることを示し、４は出力
データレジスタ２７２をイネーブルすることを示す。ま
た、中間レジスタトリガ信号の０はすべての中間データ
レジスタ２５１乃至２５８をディスエーブルすることを
示す一方、１乃至７はそれぞれ各中間データレジスタ２
５１乃至２５８をイネーブルすることを示す。さらに、
重みレジスタトリガ信号の０は重み回路２０４のすべて
の重みレジスタ２９１乃至２９８をディスエーブルする
ことを示す一方、１乃至７はそれぞれ各重みレジスタ２
９１乃至２９８をイネーブルすることを示す。またさら
に、Ｒ（・）は実数部を示し、Ｉ（・）は虚数部を示
す。さらに、Ａマルチプレクサ２４６とＢマルチプレク
サ２４８におけるＮＯＰは無選択を示す。
プレクサであり、マルチプレクサの欄の数字は選択すべ
き入力端子番号である。加減算コントロール信号の１は
加算を示す、０は減算を示す。出力レジスタトリガ信号
の０はすべての出力データレジスタ２７１乃至２７３を
ディスエーブルすることを示し、１は出力データレジス
タ２７１をイネーブルすることを示し、２は出力データ
レジスタ２７３をイネーブルすることを示し、４は出力
データレジスタ２７２をイネーブルすることを示す。ま
た、中間レジスタトリガ信号の０はすべての中間データ
レジスタ２５１乃至２５８をディスエーブルすることを
示す一方、１乃至７はそれぞれ各中間データレジスタ２
５１乃至２５８をイネーブルすることを示す。さらに、
重みレジスタトリガ信号の０は重み回路２０４のすべて
の重みレジスタ２９１乃至２９８をディスエーブルする
ことを示す一方、１乃至７はそれぞれ各重みレジスタ２
９１乃至２９８をイネーブルすることを示す。またさら
に、Ｒ（・）は実数部を示し、Ｉ（・）は虚数部を示
す。さらに、Ａマルチプレクサ２４６とＢマルチプレク
サ２４８におけるＮＯＰは無選択を示す。
【０１５０】このＣＭＡ処理回路２０３は、基本的に
は、移相回路２０２と同様に、積和演算器２６０に入力
される２つのデータをＡマルチプレクサ２４６とＢマル
チプレクサ２４８によって選択して、積和演算を行った
後、その積和演算の結果のデータを累積加算器２６１に
よって累積加算することにより、出力データレジスタ２
７１乃至２７３に格納するＣＭＡ処理後の出力データを
得る。表９乃至表１９において各状態番号における処理
は以下の通りである。 （１）状態番号１から１１までは、データＹｎの実数部
の演算処理であり、その演算結果は状態番号１１で一時
的に出力データレジスタ２７１に格納される。 （２）状態番号１０から１９までは、データＹｎの虚数
部の演算処理であり、その演算結果は状態番号１１で一
時的に出力データレジスタ２７３に格納される。 （３）状態番号１９から２０までは、データ│Ｙｎ│2
の演算処理である。 （４）状態番号２１から２３までは、データ（│Ｙｎ│
2−σ2）の演算処理である。 （５）状態番号２４から２５までは、データμ（│Ｙｎ
│2−σ2）の演算処理である。 （６）状態番号２５から３０までは、１番目のデータ
（Ｘ＊1n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５１，２
５５に格納される。 （７）状態番号２９から３４までは、２番目のデータ
（Ｘ＊2n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５２，２
５６に格納される。 （８）状態番号３３から３８までは、３番目のデータ
（Ｘ＊3n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５３，２
５７に格納される。 （９）状態番号３７から４２までは、４番目のデータ
（Ｘ＊4n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５４，２
５８に格納される。 （１０）状態番号４１から４３までは、１番目の重みデ
ータＷ(n+1) 1を計算して重みレジスタ２９１，２９２の
データを更新する処理である。 （１１）状態番号４３から４５までは、２番目の重みデ
ータＷ(n+1) 2を計算して重みレジスタ２９３，２９４の
データを更新する処理である。 （１２）状態番号４５から４７までは、３番目の重みデ
ータＷ(n+1) 3を計算して重みレジスタ２９５，２９６の
データを更新する処理である。 （１３）状態番号４７から５０までは、４番目の重みデ
ータＷ(n+1) 4を計算して重みレジスタ２９７，２９８の
データを更新する処理である。
は、移相回路２０２と同様に、積和演算器２６０に入力
される２つのデータをＡマルチプレクサ２４６とＢマル
チプレクサ２４８によって選択して、積和演算を行った
後、その積和演算の結果のデータを累積加算器２６１に
よって累積加算することにより、出力データレジスタ２
７１乃至２７３に格納するＣＭＡ処理後の出力データを
得る。表９乃至表１９において各状態番号における処理
は以下の通りである。 （１）状態番号１から１１までは、データＹｎの実数部
の演算処理であり、その演算結果は状態番号１１で一時
的に出力データレジスタ２７１に格納される。 （２）状態番号１０から１９までは、データＹｎの虚数
部の演算処理であり、その演算結果は状態番号１１で一
時的に出力データレジスタ２７３に格納される。 （３）状態番号１９から２０までは、データ│Ｙｎ│2
の演算処理である。 （４）状態番号２１から２３までは、データ（│Ｙｎ│
2−σ2）の演算処理である。 （５）状態番号２４から２５までは、データμ（│Ｙｎ
│2−σ2）の演算処理である。 （６）状態番号２５から３０までは、１番目のデータ
（Ｘ＊1n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５１，２
５５に格納される。 （７）状態番号２９から３４までは、２番目のデータ
（Ｘ＊2n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５２，２
５６に格納される。 （８）状態番号３３から３８までは、３番目のデータ
（Ｘ＊3n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５３，２
５７に格納される。 （９）状態番号３７から４２までは、４番目のデータ
（Ｘ＊4n・Ｙｎ）の演算処理であり、このデータの実数
部と虚数部とがそれぞれ中間データレジスタ２５４，２
５８に格納される。 （１０）状態番号４１から４３までは、１番目の重みデ
ータＷ(n+1) 1を計算して重みレジスタ２９１，２９２の
データを更新する処理である。 （１１）状態番号４３から４５までは、２番目の重みデ
ータＷ(n+1) 2を計算して重みレジスタ２９３，２９４の
データを更新する処理である。 （１２）状態番号４５から４７までは、３番目の重みデ
ータＷ(n+1) 3を計算して重みレジスタ２９５，２９６の
データを更新する処理である。 （１３）状態番号４７から５０までは、４番目の重みデ
ータＷ(n+1) 4を計算して重みレジスタ２９７，２９８の
データを更新する処理である。
【０１５１】以上のようにして、図１７を参照して説明
したＣＭＡ処理を図１５で示したハードウエア回路で実
行することができる。
したＣＭＡ処理を図１５で示したハードウエア回路で実
行することができる。
【０１５２】図１８は、図１３の移相回路２０２の終段
に含まれ、図１５のＣＭＡ処理回路２０３にリセット信
号を出力するリセット信号発生回路３００を示すブロッ
ク図である。このリセット信号発生回路３００は、入力
されるビームの組み合わせが変化したときにリセット信
号を発生するものであり、移相回路２０２及びビーム選
択回路２０１のフェーズで動作する。
に含まれ、図１５のＣＭＡ処理回路２０３にリセット信
号を出力するリセット信号発生回路３００を示すブロッ
ク図である。このリセット信号発生回路３００は、入力
されるビームの組み合わせが変化したときにリセット信
号を発生するものであり、移相回路２０２及びビーム選
択回路２０１のフェーズで動作する。
【０１５３】このリセット信号発生回路３００の動作
は、まず選択されたビームのチャンネル番号データをチ
ャンネル番号レジスタ３０１に格納する。このレジスタ
３０２は、複数ｎチャンネルの場合、ｎビットのレジス
タであり、ビーム選択回路２０１の動作が終了すると、
複数ｍ本のビーム選択の場合（本実施例では、ｍ＝４で
ある。）、チャンネル番号レジスタにはｍビットのうち
選択されたビームのレジスタにだけ、データ「１」が書
き込まれており、選択されたビームの組み合わせが分か
る。チャンネル番号レジスタ３０２には、前回のサンプ
リング時に選択されたチャンネル番号データが格納され
ている。この回路３００では、チャンネル番号レジスタ
３０１内のデータとチャンネル番号レジスタ３０２内の
データとを比較して、互いのデータが異なっているとき
に、比較器３０３はリセット信号を、ＣＭＡ処理回路２
０３内の重み回路２０４（図１６参照。）のセレクタ２
８１乃至２８８と重みレジスタ２９１乃至２９８に出力
する。このリセット信号によって、次段のＣＭＡ処理回
路２０３では、ＣＭＡ処理の演算が実行される前に、重
みが初期化される。
は、まず選択されたビームのチャンネル番号データをチ
ャンネル番号レジスタ３０１に格納する。このレジスタ
３０２は、複数ｎチャンネルの場合、ｎビットのレジス
タであり、ビーム選択回路２０１の動作が終了すると、
複数ｍ本のビーム選択の場合（本実施例では、ｍ＝４で
ある。）、チャンネル番号レジスタにはｍビットのうち
選択されたビームのレジスタにだけ、データ「１」が書
き込まれており、選択されたビームの組み合わせが分か
る。チャンネル番号レジスタ３０２には、前回のサンプ
リング時に選択されたチャンネル番号データが格納され
ている。この回路３００では、チャンネル番号レジスタ
３０１内のデータとチャンネル番号レジスタ３０２内の
データとを比較して、互いのデータが異なっているとき
に、比較器３０３はリセット信号を、ＣＭＡ処理回路２
０３内の重み回路２０４（図１６参照。）のセレクタ２
８１乃至２８８と重みレジスタ２９１乃至２９８に出力
する。このリセット信号によって、次段のＣＭＡ処理回
路２０３では、ＣＭＡ処理の演算が実行される前に、重
みが初期化される。
【０１５４】このリセット信号発生回路３００は、ビー
ム選択された複数個の受信信号の電力データに対応する
アンテナ素子のチャンネル番号が変化したときに、上記
ＣＭＡ処理における収束時間が長くなることを防止する
ことができる。
ム選択された複数個の受信信号の電力データに対応する
アンテナ素子のチャンネル番号が変化したときに、上記
ＣＭＡ処理における収束時間が長くなることを防止する
ことができる。
【０１５５】図１９は、ビームリセット回路３１０を示
すブロック図である。このビームリセット回路３１０
は、好ましくは、図１３の移相回路２０２の終段に挿入
されてもよい。図１９に示すように、選択ビームのＩチ
ャンネル又はＱチャンネルの空間データは、レジスタ３
１２を介して移相回路２０２の出力データとしてＣＭＡ
処理回路２０３に出力される。このビームリセット回路
３１０で処理される空間データは、移相回路２０２から
ＣＭＡ処理回路２０３に出力されるすべての空間データ
である。
すブロック図である。このビームリセット回路３１０
は、好ましくは、図１３の移相回路２０２の終段に挿入
されてもよい。図１９に示すように、選択ビームのＩチ
ャンネル又はＱチャンネルの空間データは、レジスタ３
１２を介して移相回路２０２の出力データとしてＣＭＡ
処理回路２０３に出力される。このビームリセット回路
３１０で処理される空間データは、移相回路２０２から
ＣＭＡ処理回路２０３に出力されるすべての空間データ
である。
【０１５６】図１９において、ビームが選択され、次段
のＣＭＡ処理回路２０３内の入力データレジスタ２４１
ａ，２４１ｂ，２４２ａ，２４２ｂ，２４３ａ，２４３
ｂ，２４４ａ，２４４ｂに保持される前に、比較器３１
１によって、選択されたチャンネルのビームの電力デー
タを電力データの所定のしきい値データと比較して、し
きい値未満の場合は、比較器３１１は、リセット信号を
レジスタ３１２に出力することにより、レジスタ３１２
に格納された、選択ビームのＩチャンネル又はＱチャン
ネルの空間データを０にリセットする。
のＣＭＡ処理回路２０３内の入力データレジスタ２４１
ａ，２４１ｂ，２４２ａ，２４２ｂ，２４３ａ，２４３
ｂ，２４４ａ，２４４ｂに保持される前に、比較器３１
１によって、選択されたチャンネルのビームの電力デー
タを電力データの所定のしきい値データと比較して、し
きい値未満の場合は、比較器３１１は、リセット信号を
レジスタ３１２に出力することにより、レジスタ３１２
に格納された、選択ビームのＩチャンネル又はＱチャン
ネルの空間データを０にリセットする。
【０１５７】このビームリセット回路３１０は、以下の
ような特有の効果を有する。上記受信信号の電力データ
が零に近い雑音レベル又はそれに相当するレベルである
場合に、不要な受信信号の電力データを除去して正確に
後段のＣＭＡ処理を実行することができる。また、上記
受信信号の電力データの少しの変化で上記選択されたチ
ャンネル番号が変化した場合、図１８のリセット信号発
生回路３００でリセット信号が発生されることを防止す
ることができる。
ような特有の効果を有する。上記受信信号の電力データ
が零に近い雑音レベル又はそれに相当するレベルである
場合に、不要な受信信号の電力データを除去して正確に
後段のＣＭＡ処理を実行することができる。また、上記
受信信号の電力データの少しの変化で上記選択されたチ
ャンネル番号が変化した場合、図１８のリセット信号発
生回路３００でリセット信号が発生されることを防止す
ることができる。
【０１５８】以上説明したように、第２の実施例におけ
るビーム選択回路２０１と移相回路２０２とＣＭＡ処理
回路２０３をすべてハードウエア回路で構成し、しか
も、図１１に示すように、マルチビーム処理と、ビーム
選択処理及び移相処理と、ＣＭＡ処理とを、順次処理時
間をずらしてパイプライン処理をするようにしたので、
これらの処理を、従来例に比較して高速で実行すること
ができ、実質的にリアルタイムで処理することができ
る。しかも、回路構成は従来例に比較して簡単である。
るビーム選択回路２０１と移相回路２０２とＣＭＡ処理
回路２０３をすべてハードウエア回路で構成し、しか
も、図１１に示すように、マルチビーム処理と、ビーム
選択処理及び移相処理と、ＣＭＡ処理とを、順次処理時
間をずらしてパイプライン処理をするようにしたので、
これらの処理を、従来例に比較して高速で実行すること
ができ、実質的にリアルタイムで処理することができ
る。しかも、回路構成は従来例に比較して簡単である。
【０１５９】以上第２の実施例において、ビーム選択回
路２０１においてより大きな電力データを有する４個の
受信ビームの電力データを選択しているが、本発明はこ
れに限らず、少なくとも２つ以上の複数個の受信ビーム
の電力データを選択してもよい。
路２０１においてより大きな電力データを有する４個の
受信ビームの電力データを選択しているが、本発明はこ
れに限らず、少なくとも２つ以上の複数個の受信ビーム
の電力データを選択してもよい。
【０１６０】＜変形例＞以上の実施例において、２次元
のマトリックス形状で配置された複数個のアンテナ素子
からなるアレーアンテナで受信された複数個の高周波受
信信号を処理するための受信信号処理装置について述べ
ているが、本発明はこれに限らず、１次元の直線形状で
配置された複数個のアンテナ素子からなるアレーアンテ
ナで受信された複数個の高周波受信信号を処理するため
の受信信号処理装置に適用することができる。この場
合、各ＤＳＰを接続するデータバスは１本のみとなる。
のマトリックス形状で配置された複数個のアンテナ素子
からなるアレーアンテナで受信された複数個の高周波受
信信号を処理するための受信信号処理装置について述べ
ているが、本発明はこれに限らず、１次元の直線形状で
配置された複数個のアンテナ素子からなるアレーアンテ
ナで受信された複数個の高周波受信信号を処理するため
の受信信号処理装置に適用することができる。この場
合、各ＤＳＰを接続するデータバスは１本のみとなる。
【０１６１】
【発明の効果】以上詳述したように本発明に係る請求項
１記載のアレーアンテナ用受信信号処理装置によれば、
１次元又は２次元の所定の配置形状で近接して並置され
た所定の複数個のアンテナ素子（１）からなるアレーア
ンテナで受信された複数の受信信号に対して準直交検波
処理、低周波ろ波処理、及びフーリエ変換によるマルチ
ビーム合成処理を含む第１の受信信号処理と、ビーム選
択処理、移相処理及びコンスタント・モジュラス・アル
ゴリズムに基づいたＣＭＡ処理を含む第２の受信信号処
理とを実行するアレーアンテナ用受信信号処理装置であ
って、上記第１の受信信号処理を実行する上記アンテナ
素子（１）の数に一致した複数個の演算回路を備え、上
記複数個の演算回路（５）を、上記複数個のアンテナ素
子（１）の配置形状に応じて１次元の１本のデータバス
又は２次元の格子形状の複数本のデータバス（１０１−
１１６）を介して接続し、上記複数個の演算回路（５）
はそれぞれ、上記受信信号処理を実行するように分割さ
れた複数個の処理を同時に、上記データバス（１０１−
１１６）を介して上記信号処理に必要なデータを送受信
することによって実行し、上記複数個の演算回路（５）
から出力される第１の受信信号処理後の受信信号データ
のうち、より大きなレベルを有する複数個の受信信号デ
ータを選択して出力するためのビーム選択処理を実行す
るビーム選択回路（２０１）と、上記ビーム選択回路
（２０１）から出力される複数個の受信信号データに基
づいて、当該受信信号データの位相をそれぞれ、上記ア
レーアンテナの中心に移相させるための移相処理を実行
する移相回路（２０２）と、上記移相回路（２０２）か
ら出力される複数個の受信信号データに基づいて、上記
アレーアンテナの主ビームを希望波の所望の方向に向け
かつ不要波の到来方向に受信レベルを零にするような各
ビームに対応する受信信号データに対する複数個の重み
係数を演算し、演算した複数個の重み係数を用いて、上
記複数個の受信信号データを上記複数個の重み係数を考
慮した加算を行って１個の最適な受信信号データを出力
するＣＭＡ処理回路（２０３）とを備え、上記第１の受
信信号処理と、上記ビーム選択処理及び上記移相処理
と、上記ＣＭＡ処理とを、順次所定の時間間隔でパイプ
ライン処理する。これによって、希望波に対して最大の
信号対雑音電力比を有する受信信号の電力データを得る
ことができる。上記の構成により、従来例に比較して高
速でマルチビーム形成のための演算処理を実行すること
ができ、しかも回路構成が簡単なアレーアンテナ用信号
処理装置を提供することができる。
１記載のアレーアンテナ用受信信号処理装置によれば、
１次元又は２次元の所定の配置形状で近接して並置され
た所定の複数個のアンテナ素子（１）からなるアレーア
ンテナで受信された複数の受信信号に対して準直交検波
処理、低周波ろ波処理、及びフーリエ変換によるマルチ
ビーム合成処理を含む第１の受信信号処理と、ビーム選
択処理、移相処理及びコンスタント・モジュラス・アル
ゴリズムに基づいたＣＭＡ処理を含む第２の受信信号処
理とを実行するアレーアンテナ用受信信号処理装置であ
って、上記第１の受信信号処理を実行する上記アンテナ
素子（１）の数に一致した複数個の演算回路を備え、上
記複数個の演算回路（５）を、上記複数個のアンテナ素
子（１）の配置形状に応じて１次元の１本のデータバス
又は２次元の格子形状の複数本のデータバス（１０１−
１１６）を介して接続し、上記複数個の演算回路（５）
はそれぞれ、上記受信信号処理を実行するように分割さ
れた複数個の処理を同時に、上記データバス（１０１−
１１６）を介して上記信号処理に必要なデータを送受信
することによって実行し、上記複数個の演算回路（５）
から出力される第１の受信信号処理後の受信信号データ
のうち、より大きなレベルを有する複数個の受信信号デ
ータを選択して出力するためのビーム選択処理を実行す
るビーム選択回路（２０１）と、上記ビーム選択回路
（２０１）から出力される複数個の受信信号データに基
づいて、当該受信信号データの位相をそれぞれ、上記ア
レーアンテナの中心に移相させるための移相処理を実行
する移相回路（２０２）と、上記移相回路（２０２）か
ら出力される複数個の受信信号データに基づいて、上記
アレーアンテナの主ビームを希望波の所望の方向に向け
かつ不要波の到来方向に受信レベルを零にするような各
ビームに対応する受信信号データに対する複数個の重み
係数を演算し、演算した複数個の重み係数を用いて、上
記複数個の受信信号データを上記複数個の重み係数を考
慮した加算を行って１個の最適な受信信号データを出力
するＣＭＡ処理回路（２０３）とを備え、上記第１の受
信信号処理と、上記ビーム選択処理及び上記移相処理
と、上記ＣＭＡ処理とを、順次所定の時間間隔でパイプ
ライン処理する。これによって、希望波に対して最大の
信号対雑音電力比を有する受信信号の電力データを得る
ことができる。上記の構成により、従来例に比較して高
速でマルチビーム形成のための演算処理を実行すること
ができ、しかも回路構成が簡単なアレーアンテナ用信号
処理装置を提供することができる。
【０１６２】また、請求項２記載のアレーアンテナ用受
信信号処理装置によれば、上記移相回路（２０２）は、
上記移相処理を実行するために必要なデータを選択的に
切り換えて出力する２個のマルチプレクサ（２２６，２
３７）と、上記２個のマルチプレクサ（２２６，２３
７）から出力される２個のデータに対して積和演算を実
行する積和演算器（２２７）とを備えて構成されてい
る。従って、従来例に比較して回路構成が簡単となり、
しかも高速で移相処理を実行することができる。
信信号処理装置によれば、上記移相回路（２０２）は、
上記移相処理を実行するために必要なデータを選択的に
切り換えて出力する２個のマルチプレクサ（２２６，２
３７）と、上記２個のマルチプレクサ（２２６，２３
７）から出力される２個のデータに対して積和演算を実
行する積和演算器（２２７）とを備えて構成されてい
る。従って、従来例に比較して回路構成が簡単となり、
しかも高速で移相処理を実行することができる。
【０１６３】さらに、請求項３記載のアレーアンテナ用
受信信号処理装置によれば、上記ＣＭＡ処理回路（２０
３）は、上記ＣＭＡ処理を実行するために必要なデータ
を選択的に切り換えて出力する２個のマルチプレクサ
（２４６，２４８）と、上記２個のマルチプレクサ（２
４６，２４８）から出力される２個のデータに対して積
和演算を実行する積和演算器（２６０）と、上記積和演
算器（２６０）から出力されるデータを累積加算する累
積加算器（２６１）とを備えて構成さている。従って、
従来例に比較して回路構成が簡単となり、しかも高速で
ＣＭＡ処理を実行することができる。
受信信号処理装置によれば、上記ＣＭＡ処理回路（２０
３）は、上記ＣＭＡ処理を実行するために必要なデータ
を選択的に切り換えて出力する２個のマルチプレクサ
（２４６，２４８）と、上記２個のマルチプレクサ（２
４６，２４８）から出力される２個のデータに対して積
和演算を実行する積和演算器（２６０）と、上記積和演
算器（２６０）から出力されるデータを累積加算する累
積加算器（２６１）とを備えて構成さている。従って、
従来例に比較して回路構成が簡単となり、しかも高速で
ＣＭＡ処理を実行することができる。
【０１６４】また、請求項４記載のアレーアンテナ用受
信信号処理装置によれば、上記移相回路（２０２）から
出力される複数個の受信信号データに対応するアンテナ
素子（１）のチャンネル番号が変化したことを検出する
検出回路（３０１，３０２，３０３）と、上記検出回路
（３０１，３０２，３０３）によって変化したことを検
出されたときに、上記ＣＭＡ処理回路（２０３）におけ
る複数個の重み係数を零にリセットする第１のリセット
回路（２８１−２８８，２９１−２９８）とをさらに備
える。従って、ビーム選択された複数個の受信信号デー
タに対応するアンテナ素子（１）のチャンネル番号が変
化したときに、上記ＣＭＡ処理における収束時間が長く
なることを防止することができる。
信信号処理装置によれば、上記移相回路（２０２）から
出力される複数個の受信信号データに対応するアンテナ
素子（１）のチャンネル番号が変化したことを検出する
検出回路（３０１，３０２，３０３）と、上記検出回路
（３０１，３０２，３０３）によって変化したことを検
出されたときに、上記ＣＭＡ処理回路（２０３）におけ
る複数個の重み係数を零にリセットする第１のリセット
回路（２８１−２８８，２９１−２９８）とをさらに備
える。従って、ビーム選択された複数個の受信信号デー
タに対応するアンテナ素子（１）のチャンネル番号が変
化したときに、上記ＣＭＡ処理における収束時間が長く
なることを防止することができる。
【０１６５】さらに、請求項５記載のアレーアンテナ用
受信信号処理装置によれば、上記移相回路（２０２）か
ら出力される複数個の受信信号データが所定のしきい値
未満であるか否かを判断する比較回路（３１１）と、上
記比較回路（３１１）によってしきい値未満であること
を判断したときに、上記判断された受信信号データを零
にリセットする第２のリセット回路（３１２）とをさら
に備える。上記受信信号データが零に近い雑音レベル又
はそれに相当するレベルである場合に、不要な受信信号
データを除去して正確に後段のＣＭＡ処理を実行するこ
とができる。また、上記受信信号データの少しの変化で
上記選択されたチャンネル番号が変化した場合、上記第
１のリセット回路の動作が生じることを防止することが
できる。
受信信号処理装置によれば、上記移相回路（２０２）か
ら出力される複数個の受信信号データが所定のしきい値
未満であるか否かを判断する比較回路（３１１）と、上
記比較回路（３１１）によってしきい値未満であること
を判断したときに、上記判断された受信信号データを零
にリセットする第２のリセット回路（３１２）とをさら
に備える。上記受信信号データが零に近い雑音レベル又
はそれに相当するレベルである場合に、不要な受信信号
データを除去して正確に後段のＣＭＡ処理を実行するこ
とができる。また、上記受信信号データの少しの変化で
上記選択されたチャンネル番号が変化した場合、上記第
１のリセット回路の動作が生じることを防止することが
できる。
【図１】 本発明に係る第１の実施例であるアレーアン
テナ用受信信号処理装置のブロック図である。
テナ用受信信号処理装置のブロック図である。
【図２】 図１の各ＤＳＰの機能を示すブロック図であ
る。
る。
【図３】 図１の１６個のＤＳＰの間の接続を示すブロ
ック図である。
ック図である。
【図４】 図１の各ＤＳＰの回路を示すブロック図であ
る。
る。
【図５】 図１の各ＤＳＰの動作を示す第１のタイミン
グチャートである。
グチャートである。
【図６】 図１の各ＤＳＰの動作を示す第２のタイミン
グチャートである。
グチャートである。
【図７】 図１の各ＤＳＰの動作を示す第３のタイミン
グチャートである。
グチャートである。
【図８】 図１の各ＤＳＰの動作を示す第４のタイミン
グチャートである。
グチャートである。
【図９】 図１の各ＤＳＰの動作を示す第５のタイミン
グチャートである。
グチャートである。
【図１０】 本発明に係る第２の実施例であるアレーア
ンテナ用受信信号処理装置のブロック図である。
ンテナ用受信信号処理装置のブロック図である。
【図１１】 図１０のアレーアンテナ用受信信号処理装
置におけるパイプライン処理を示すタイミングチャート
である。
置におけるパイプライン処理を示すタイミングチャート
である。
【図１２】 図１０のビーム選択回路を示すブロック図
である。
である。
【図１３】 図１０の移相回路を示すブロック図であ
る。
る。
【図１４】 図１３の移相回路におけるビームの移相処
理を示す平面図である。
理を示す平面図である。
【図１５】 図１０のＣＭＡ処理回路を示すブロック図
である。
である。
【図１６】 図１５の重み回路を示すブロック図であ
る。
る。
【図１７】 図１５のＣＭＡ処理回路によって実行され
るＣＭＡ処理を示すフローチャートである。
るＣＭＡ処理を示すフローチャートである。
【図１８】 図１３の移相回路の終段に含まれ、図１５
のＣＭＡ処理回路にリセット信号を出力するリセット信
号発生回路を示すブロック図である。
のＣＭＡ処理回路にリセット信号を出力するリセット信
号発生回路を示すブロック図である。
【図１９】 図１３の移相回路の終段に含まれるビーム
リセット回路を示すブロック図である。
リセット回路を示すブロック図である。
【図２０】 図１３の移相回路の移相処理前におけるア
レーアンテナのアンテナ位置に対する各ビームビームへ
のＦＦＴ演算の回転ベクトルの角度を示すグラフであ
る。
レーアンテナのアンテナ位置に対する各ビームビームへ
のＦＦＴ演算の回転ベクトルの角度を示すグラフであ
る。
【図２１】 図１３の移相回路の移相処理後におけるア
レーアンテナのアンテナ位置に対する各ビームビームへ
のＦＦＴ演算の回転ベクトルの角度を示すグラフであ
る。
レーアンテナのアンテナ位置に対する各ビームビームへ
のＦＦＴ演算の回転ベクトルの角度を示すグラフであ
る。
１−１乃至１−１６…アンテナ素子、 ２−１乃至２−１６…ダウンコンバータ、 ３−１乃至３−１６…帯域通過フィルタ、 ４−１乃至４−１６…Ａ／Ｄ変換器、 ５−１乃至５−１６…ＤＳＰ、 ６…比較器回路、 ７…復調器、 １１…同期分配器、 １２，２２…乗算器、 １３，２３…ＦＩＲ低域通過フィルタ、 １４，２４…高速フーリエ変換器、 １５…二乗和回路 ２０…局部発振器、 ２１…π／２移相器、 ３１…入力レジスタ、 ３２…ビーム形成用ウエイトＲＯＭ、 ３３…ＦＦＴ用ウエイトＲＯＭ、 ３４…入力マルチプレクサ、 ３５…データマルチプレクサ、 ３６…マルチプレクサ及びアキュムレータ、 ３７…レジスタ、 ５１ａ，５１ｂ…検波後レジスタ、 ５２ａ，５２ｂ…ＦＩＲレジスタ、 ５３ａ，５３ｂ…ＦＦＴ１次レジスタ ５４ａ，５４ｂ…空間データレジスタ、 ５５…電力データレジスタ、 ５６ａ，５６ｂ…分配器、 ６１ａ，６１ｂ…ＦＩＦＯメモリ、 ６２…ＦＩＲ出力レジスタ、 ６３…空間データ出力レジスタ、 ６４…ＦＦＴマルチプレクサ、 ６５…ＦＦＴ出力レジスタ、 １０１乃至１０８…データバス、 ２０１…ビーム選択回路、 ２０２…移相回路、 ２０３…ＣＭＡ処理回路、 ２０４…重み回路、 ２１０−１乃至２１０−８，２１１−１乃至２１１−
４，２１２−１，２１２−２，２１３…比較器、 ２２１ａ，２２１ｂ、２２２ａ，２２２ｂ、２２３ａ，
２２３ｂ，２２４ａ，２２４ｂ…入力データマルチプレ
クサ、 ２２５…入力データマルチプレクサ、 ２２６…マルチプレクサ、 ２２７…積和演算器、 ２２８…レジスタ、 ２２９ａ，２２９ｂ…出力データレジスタ、 ２３１乃至２３４…チャンネル番号マルチプレクサ、 ２３５…チャンネル番号マルチプレクサ、 ２３６…移相データＲＯＭ、 ２３７…ＲｅＩｍマルチプレクサ、 ２４１ａ，２４１ｂ，２４２ａ，２４２ｂ，２４３ａ，
２４３ｂ，２４４ａ，２４４ｂ…入力データレジスタ、 ２４５…入力データマルチプレクサ、 ２４６…Ａマルチプレクサ、 ２４７，２４９…レジスタ、 ２４８…Ｂマルチプレクサ、 ２５１乃至２５８…入力データレジスタ、 ２５９…中間データマルチプレクサ、 ２６０…積和演算器、 ２６１…累積加算器、 ２６２…丸め回路、 ２６３…減算器、 ２７１乃至２７３…出力データレジスタ、 ２７４…出力マルチプレクサ、 ２８１乃至２８８…セレクタ、 ２９１乃至２９８…重みレジスタ、 ２９９…重みマルチプレクサ、 ３００…リセット信号発生回路、 ３０１，３０２…レジスタ、 ３０３…比較器、 ３１０…ビームリセット回路、 ３１１…比較器、 ３１２…レジスタ、 Ｂ１乃至Ｂ４…データ線。
４，２１２−１，２１２−２，２１３…比較器、 ２２１ａ，２２１ｂ、２２２ａ，２２２ｂ、２２３ａ，
２２３ｂ，２２４ａ，２２４ｂ…入力データマルチプレ
クサ、 ２２５…入力データマルチプレクサ、 ２２６…マルチプレクサ、 ２２７…積和演算器、 ２２８…レジスタ、 ２２９ａ，２２９ｂ…出力データレジスタ、 ２３１乃至２３４…チャンネル番号マルチプレクサ、 ２３５…チャンネル番号マルチプレクサ、 ２３６…移相データＲＯＭ、 ２３７…ＲｅＩｍマルチプレクサ、 ２４１ａ，２４１ｂ，２４２ａ，２４２ｂ，２４３ａ，
２４３ｂ，２４４ａ，２４４ｂ…入力データレジスタ、 ２４５…入力データマルチプレクサ、 ２４６…Ａマルチプレクサ、 ２４７，２４９…レジスタ、 ２４８…Ｂマルチプレクサ、 ２５１乃至２５８…入力データレジスタ、 ２５９…中間データマルチプレクサ、 ２６０…積和演算器、 ２６１…累積加算器、 ２６２…丸め回路、 ２６３…減算器、 ２７１乃至２７３…出力データレジスタ、 ２７４…出力マルチプレクサ、 ２８１乃至２８８…セレクタ、 ２９１乃至２９８…重みレジスタ、 ２９９…重みマルチプレクサ、 ３００…リセット信号発生回路、 ３０１，３０２…レジスタ、 ３０３…比較器、 ３１０…ビームリセット回路、 ３１１…比較器、 ３１２…レジスタ、 Ｂ１乃至Ｂ４…データ線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千葉 勇 京都府相楽郡精華町大字乾谷小字三平谷５ 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 三浦 龍 京都府相楽郡精華町大字乾谷小字三平谷５ 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 唐沢 好男 京都府相楽郡精華町大字乾谷小字三平谷５ 番地 株式会社エイ・ティ・アール光電波 通信研究所内
Claims (5)
- 【請求項１】 １次元又は２次元の所定の配置形状で近
接して並置された所定の複数個のアンテナ素子（１）か
らなるアレーアンテナで受信された複数の受信信号に対
して準直交検波処理、低周波ろ波処理、及びフーリエ変
換によるマルチビーム合成処理を含む第１の受信信号処
理と、ビーム選択処理、移相処理及びコンスタント・モ
ジュラス・アルゴリズムに基づいたＣＭＡ処理を含む第
２の受信信号処理とを実行するアレーアンテナ用受信信
号処理装置であって、 上記第１の受信信号処理を実行する上記アンテナ素子
（１）の数に一致した複数個の演算回路を備え、 上記複数個の演算回路（５）を、上記複数個のアンテナ
素子（１）の配置形状に応じて１次元の１本のデータバ
ス又は２次元の格子形状の複数本のデータバス（１０１
−１１６）を介して接続し、上記複数個の演算回路
（５）はそれぞれ、上記受信信号処理を実行するように
分割された複数個の処理を同時に、上記データバス（１
０１−１１６）を介して上記信号処理に必要なデータを
送受信することによって実行し、 上記複数個の演算回路（５）から出力される第１の受信
信号処理後の受信信号データのうち、より大きなレベル
を有する複数個の受信信号データを選択して出力するた
めのビーム選択処理を実行するビーム選択回路（２０
１）と、 上記ビーム選択回路（２０１）から出力される複数個の
受信信号データに基づいて、当該受信信号データの位相
をそれぞれ、上記アレーアンテナの中心に移相させるた
めの移相処理を実行する移相回路（２０２）と、 上記移相回路（２０２）から出力される複数個の受信信
号データに基づいて、上記アレーアンテナの主ビームを
希望波の所望の方向に向けかつ不要波の到来方向に受信
レベルを零にするような各ビームに対応する受信信号デ
ータに対する複数個の重み係数を演算し、演算した複数
個の重み係数を用いて、上記複数個の受信信号データを
上記複数個の重み係数を考慮した加算を行って１個の最
適な受信信号データを出力するＣＭＡ処理回路（２０
３）とを備え、 上記第１の受信信号処理と、上記ビーム選択処理及び上
記移相処理と、上記ＣＭＡ処理とを、順次所定の時間間
隔でパイプライン処理することを特徴とするアレーアン
テナ用受信信号処理装置。 - 【請求項２】 上記移相回路（２０２）は、 上記移相処理を実行するために必要なデータを選択的に
切り換えて出力する２個のマルチプレクサ（２２６，２
３７）と、 上記２個のマルチプレクサ（２２６，２３７）から出力
される２個のデータに対して積和演算を実行する積和演
算器（２２７）とを備えて構成されたことを特徴とする
請求項１記載のアレーアンテナ用受信信号処理装置。 - 【請求項３】 上記ＣＭＡ処理回路（２０３）は、 上記ＣＭＡ処理を実行するために必要なデータを選択的
に切り換えて出力する２個のマルチプレクサ（２４６，
２４８）と、 上記２個のマルチプレクサ（２４６，２４８）から出力
される２個のデータに対して積和演算を実行する積和演
算器（２６０）と、 上記積和演算器（２６０）から出力されるデータを累積
加算する累積加算器（２６１）とを備えて構成されたこ
とを特徴とする請求項１又は２記載のアレーアンテナ用
受信信号処理装置。 - 【請求項４】 上記移相回路（２０２）から出力される
複数個の受信信号データに対応するアンテナ素子（１）
のチャンネル番号が変化したことを検出する検出回路
（３０１，３０２，３０３）と、 上記検出回路（３０１，３０２，３０３）によって変化
したことを検出されたときに、上記ＣＭＡ処理回路（２
０３）における複数個の重み係数を零にリセットする第
１のリセット回路（２８１−２８８，２９１−２９８）
とをさらに備えたことを特徴とする請求項１乃至３のう
ちの１つに記載のアレーアンテナ用受信信号処理装置。 - 【請求項５】 上記移相回路（２０２）から出力される
複数個の受信信号データが所定のしきい値未満であるか
否かを判断する比較回路（３１１）と、 上記比較回路（３１１）によってしきい値未満であるこ
とを判断したときに、上記判断された受信信号データを
零にリセットする第２のリセット回路（３１２）とをさ
らに備えたことを特徴とする請求項１乃至４のうちの１
つに記載のアレーアンテナ用受信信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2668195A JP2916387B2 (ja) | 1995-02-15 | 1995-02-15 | アレーアンテナ用受信信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2668195A JP2916387B2 (ja) | 1995-02-15 | 1995-02-15 | アレーアンテナ用受信信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222933A true JPH08222933A (ja) | 1996-08-30 |
| JP2916387B2 JP2916387B2 (ja) | 1999-07-05 |
Family
ID=12200146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2668195A Expired - Fee Related JP2916387B2 (ja) | 1995-02-15 | 1995-02-15 | アレーアンテナ用受信信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2916387B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044738A (ja) * | 1999-07-26 | 2001-02-16 | Anritsu Corp | 相関演算装置 |
| JP2007336164A (ja) * | 2006-06-14 | 2007-12-27 | Mitsubishi Electric Corp | Ｄｂｆ信号処理装置およびｄｂｆ信号処理方法 |
-
1995
- 1995-02-15 JP JP2668195A patent/JP2916387B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044738A (ja) * | 1999-07-26 | 2001-02-16 | Anritsu Corp | 相関演算装置 |
| JP2007336164A (ja) * | 2006-06-14 | 2007-12-27 | Mitsubishi Electric Corp | Ｄｂｆ信号処理装置およびｄｂｆ信号処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2916387B2 (ja) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572200B2 (ja) | アレーアンテナの制御方法及び制御装置 | |
| WO2007010889A1 (ja) | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム | |
| EP1435143A2 (en) | Signal processing system and method | |
| WO2003003512A1 (en) | Cascadable architecture for digital beamformer | |
| JP2916387B2 (ja) | アレーアンテナ用受信信号処理装置 | |
| JP6877639B1 (ja) | 通信装置、干渉信号生成回路、制御回路、干渉除去方法およびプログラム記憶媒体 | |
| JP3017071B2 (ja) | アレーアンテナ用受信信号処理装置 | |
| JP2610779B2 (ja) | アレーアンテナ用受信信号処理装置 | |
| JP3668419B2 (ja) | アレーアンテナの制御装置及び制御方法 | |
| JP4177640B2 (ja) | 自己相関行列算出方法、ｔｄｌ信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ | |
| JP2000353997A (ja) | 適応アレイアンテナ装置 | |
| JP4219490B2 (ja) | 受信方法および受信装置 | |
| JP3677815B2 (ja) | 超音波装置 | |
| JP3192076B2 (ja) | 受信装置 | |
| JPH047836B2 (ja) | ||
| JP3723384B2 (ja) | 適応アンテナ装置 | |
| JP3582343B2 (ja) | 受信信号処理装置 | |
| Sjöström et al. | Design and implementation of a digital down converter chip | |
| JP3554226B2 (ja) | 受信装置 | |
| JP4453418B2 (ja) | 位相調整方法、位相調整装置及び同相合成装置 | |
| JP3107771B2 (ja) | アレーアンテナの制御装置 | |
| Gentile | FPGA-Based Adaptive Digital Beamforming Using Machine Learning for MIMO Systems | |
| JP3324591B2 (ja) | 受信装置 | |
| JP3621984B2 (ja) | アダプティブ・アレイ・アンテナ | |
| JP4226064B1 (ja) | 無線信号復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |