JP4177640B2 - 自己相関行列算出方法、tdl信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ - Google Patents
自己相関行列算出方法、tdl信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ Download PDFInfo
- Publication number
- JP4177640B2 JP4177640B2 JP2002320157A JP2002320157A JP4177640B2 JP 4177640 B2 JP4177640 B2 JP 4177640B2 JP 2002320157 A JP2002320157 A JP 2002320157A JP 2002320157 A JP2002320157 A JP 2002320157A JP 4177640 B2 JP4177640 B2 JP 4177640B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- autocorrelation matrix
- tdl
- circuit
- sample data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Complex Calculations (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の属する技術分野】
本発明は、例えばSMI(Sample Matrix Inversion)アルゴリズムにより自己相関行列を算出する自己相関行列算出方法と、SMIアルゴリズムによる自己相関行列に基づいてTDL(Tapped Delay Line)回路に蓄積されるデータ列にウェイト制御を施すTDL信号処理装置と、このTDL信号処理装置を用いたアダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラに関する。
【0002】
【従来の技術】
近時、レーダ装置に用いるアダプティブ・アレイ・アンテナやサイドローブ・キャンセラの技術分野にあっては、多数の遅延信号が到来する環境下でSN比を改善するための装置として、TDL信号処理装置が注目されている。このTDL信号処理装置は、レンジ単位でデジタル化された複数のアンテナ素子の受信信号を、それぞれTDL(Tapped Delay Line)回路(例えば非特許文献1参照)に入力し、所定個数のレンジサンプルを順次蓄積する。そして、TDL回路の蓄積データからSMI(Sample Matrix Inversion)アルゴリズム(例えば非特許文献2参照)による自己相関行列を求め、この自己相関行列に基づいてTDL回路の各レンジサンプルにウェイト制御を施して合成出力するものである。この装置を用いれば、遅延信号の同相合成が行われるため、SN比の改善を図ることができる。
【非特許文献1】
IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATION, VOL. 36, NO. 4, JANUARY 1988, “ The relationship between tapped delay-line and FFT processing in adaptive arrays ” , FIG. 7 参照、式 (4) の入力データを用いて、式 (7) にて共分散行列を算出する点。
【非特許文献2】
IEEE TRANSACTIONS ON AEROSPACE AND ELECTROMIC SYSTEMS VOL. 24, NO. 4, JULY 1988, “ Covariance matrix estimation errors and diagonal loading in adaptive arrays ” , SMI方式による共分散行列算出式に関する文献であり、算出式 (1) 参照。
【0003】
【発明が解決しようとする課題】
ところで、従来のTDL信号処理装置では、自己相関行列を算出する際、行列全要素の演算を行い、平均化処理を実施している。この方法では、(アンテナ素子数×TDLタップ数)2 の要素演算を行うことになるため、アンテナ素子数、TDLタップ数が増加すると、処理の負荷が急激に増大してしまう。
【0004】
本発明は、上記の問題を解決するためになされたもので、自己相関行列の全要素を演算する場合に比して、処理負荷の低減、並びに算出時間の短縮を実現する自己相関行列算出方法と、この方法を利用したTDL信号処理装置と、このTDL信号処理装置を用いるアダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラを提供することを目的とする。
【0005】
【課題を解決するための手段】
上記の目的を達成するために本発明に係る自己相関行列算出方法は、M系統のLタップTDL(Tapped Delay Line)回路で得られるサンプルデータ列(M,Lは任意の自然数)についてSMI(Sample Matrix Inversion)アルゴリズムによりM×M自己相関行列を算出する際に、1行目及び1列目のM+(M−1)要素のみを(K+L−1)サンプル分算出し、その算出結果を一時的に保存しておき、1行目及び1列目以外の要素に関しては、先に算出した(K+L−1)サンプル分のM+(M−1)要素それぞれを、対角線上に時刻tの開始/終了位置を1つずつスライドさせて割り当て、先に保存した要素を減算することで、M×M行列の全要素を求めることを特徴とする。
【0006】
上記自己相関行列算出方法は、M系統のサンプルデータ列をそれぞれLタップTDL(Tapped Delay Line)回路に蓄積し、各LタップTDL回路に蓄積されたL個のサンプルデータを自己相関行列算出回路に入力し、SMI(Sample Matrix Inversion)アルゴリズムによりM×M自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記LタップTDL回路にて対応するサンプルデータと乗算し、合成出力するTDL信号処理装置における、前記自己相関行列算出回路での算出に利用可能である。
【0007】
また、M系統のアンテナ素子で得られた受信信号のサンプルデータ列をそれぞれLタップTDL(Tapped Delay Line)回路に蓄積し、各LタップTDL回路に蓄積されたL個のサンプルデータを自己相関行列算出回路に入力し、SMI(Sample Matrix Inversion)アルゴリズムによりM×M自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記LタップTDL回路にて対応するサンプルデータと乗算して合成出力するアダプティブ・アレイ・アンテナにおける、前記自己相関行列算出回路での算出に利用可能である。
【0008】
また、M系統の補助アンテナ素子で得られた受信信号のサンプルデータ列をそれぞれLタップTDL(Tapped Delay Line)回路に蓄積し、各LタップTDL回路に蓄積されたL個のサンプルデータを自己相関行列算出回路に入力し、SMI(Sample Matrix Inversion)アルゴリズムによりM×M自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記LタップTDL回路にて対応するサンプルデータと乗算して合成することでサイドローブ信号を求め、主アンテナ素子で得られた受信信号のサンプルデータ列と同期させて減算することでサイドローブを抑圧するサイドローブ・キャンセラにおける、前記自己相関行列算出回路での算出に利用可能である。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0010】
図1は本発明に係るTDL信号処理装置が適用されるアダプティブ・アレイ・アンテナの構成を示すブロック図である。図1において、M個のアンテナ素子11i(i=1〜M)で得られた受信信号は、それぞれサンプル・ホールド回路12iによりレンジセル毎にサンプリングされる。ここで、時刻kにおけるi番目のアンテナ素子11iの受信信号サンプル出力をxi(k) とする。サンプル・ホールド回路12iで得られたデータ系列xi(k) はTDL信号処理装置に供給され、対応する系列のLタップTDL回路13iに供給される。
【0011】
上記TDL信号処理装置において、LタップTDL回路13iは、図2に示すように、入力データ系列xi(k) を(L−1)段のディレイ回路(Z-1)211〜21(L−1)で順次遅延させて、それらの入出力からL個のデータを抽出し、各データを乗算器220〜22(L−1)に入力して係数データ(Wi,0 ,Wi,1 ,Wi,2 ,…,Wi,L-1 )と乗算し、加算器231〜23(L−1)によって合成出力する。各LタップTDL回路13iで得られた受信データ列は加算器15で合成され、アンテナ出力となる。
【0012】
LタップTDL回路13iから出力されるデータ系列は自己相関行列算出回路14に供給される。この自己相関行列算出回路14は、SMI(Sample Matrix Inversion)アルゴリズムによりM×M行列の各要素を求め、平均化処理を行って上記の係数データ(Wi,0 ,Wi,1 ,Wi,2 ,…,Wi,L-1 )を求める。
【0013】
上記構成において、以下に本発明の特徴とする自己相関行列算出方法について説明する。
【0014】
平均化処理を行う期間をt=k〜k+K−1(Kはサンプル数)とする。このとき、1番目(#1)のアンテナ素子111におけるレンジデータ系列は、時刻(k)、(k+1)、…、(k+t)、…、(k+K−1)のそれぞれにおいて図3(a)に示すようになる。他のアンテナ素子112〜11Mについても同様である。時刻(k)における算出すべき自己相関行列Rk は、図3(b)に示すように表現される。
【0015】
ここで、図3(b)に示す各行列要素となる小行列ri,k (=ai,k Hai,k )は、図4に示すように表現される。従来の演算方法では、各小行列ri,k を全て演算していたため、その処理負荷が大きく、多大な処理時間がかかっていた。これに対し、本発明による演算方法では、図5に示すように、図4の1行目及び1列目のM+(M−1)要素のみを(K+L−1)サンプル分算出し、その算出結果を一時的に保存する。1行目及び1列目以外の要素に関しては、先に算出した(K+L−1)サンプル分のM+(M−1)要素それぞれを、対角線上に時刻tの開始/終了位置を1つずつスライドさせて割り当て、先に保存した要素を減算する。これにより、M×Mの全要素が求まる。
【0016】
上記自己相関行列算出方法について、以下に具体例をあげて説明する。
【0017】
(前提)
▲1▼加算平均数は200とする。
▲2▼レンジデータは時刻t=1から始まる。
▲3▼TDL回路は8タップとする(行列サイズは8×8)。
▲4▼入力ベクトルはS1〜S8 とする。
尚、本例では、加算平均数200、タップ数8として説明するが、これらの数値は任意である。
【0018】
(算出方法)
8タップTDL回路入力後における、ベクトルS1〜S8 の200サンプル分のレンジデータは、各要素の添え字が大きい方が時刻が新しいものとすると、
となる。この場合、8×8自己相関行列における対角成分は以下のように示すことができる。
【0019】
とすると、式(1)は以下のように示すことができる。
【0020】
ここで、式(4)〜(19)はバッファに格納するようなイメージである。
【0021】
同様にして、自己相関行列の要素(1,2)〜要素(7,8)対角成分は、
とすると、式(21)は以下のように示すことができる。
【0022】
その他の要素も同様にして算出できる。結局、要素としては(1,1)〜(1,8)、並びに(2,1)〜(8,1)の合計15要素を更新していき、その他の要素は更新された要素から先に格納した要素を減算することになる。
【0023】
以上の計算方法を用いることにより、実際に計算する要素を飛躍的に削減することができ、演算負荷の軽減、演算速度の飛躍的な向上を実現することができる。
【0024】
尚、上記実施形態では、本発明をアダプティブ・アレイ・アンテナに適用した場合について説明したが、図6に示すようなサイドローブ・キャンセラに適用することも可能である。尚、図6において、図1と同一部分には同一符号を付して示し、その説明を省略する。
【0025】
図6において、図1のアダプティブ・アレイ・アンテナに相当する部分はサイドローブ検出回路として用いられる。図6中、31はメインビームを形成するアンテナ素子であり、このアンテナ素子31で得られた受信信号はサンプル・ホールド回路32によりレンジセル毎にサンプリングされ、ディレイ回路(Z-t)33によりサイドローブ検出回路の処理時間分遅延されて減算器34に供給される。この減算器34には、前述のTDL信号処理装置の加算器15で得られるサイドローブ検出出力が与えられ、メインビーム受信信号から減算される。
【0026】
上記構成によるサイドローブ・キャンセラにおいても、TDL信号処理装置の演算負荷の軽減、演算速度の飛躍的な向上により、大幅な性能向上を実現することができる。
【0027】
【発明の効果】
以上のように本発明によれば、自己相関行列の全要素を演算する場合に比して、処理負荷の低減、並びに算出時間の短縮を実現する自己相関行列算出方法と、この方法を利用したTDL信号処理装置と、このTDL信号処理装置を用いるアダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラを提供することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態として、TDL信号処理装置を用いたアダプティブ・アレイ・アンテナの構成を示すブロック図。
【図2】 同実施形態のLタップTDL回路の具体的な構成を示すブロック図。
【図3】 同実施形態の算出すべき自己相関行列を表現する図。
【図4】 同実施形態の自己相関行列における各行列要素となる小行列を表現する図。
【図5】 同実施形態において、本発明の特徴とする各行列要素の演算処理を説明するための図。
【図6】 本発明の他の実施形態として、TDL信号処理装置を用いたサイドローブ・キャンセラの構成を示すブロック図。
【符号の説明】
111〜11M…アンテナ素子
121〜12M…サンプル・ホールド回路
131〜13M…LタップTDL回路
14…自己相関行列算出回路
15…加算器
211〜21(L−1)…ディレイ回路(Z-1)
220〜22(L−1)…乗算器
231〜23(L−1)…加算器
31…アンテナ素子
32…サンプル・ホールド回路
33…ディレイ回路(Z-t)
34…減算器
Claims (4)
- M系統のLタップTDL(Tapped Delay Line)回路で得られるサンプルデータ列(M,Lは任意の自然数)を入力してSMI(Sample Matrix Inversion)アルゴリズムにより平均化処理を行うためのM×M自己相関行列の各要素を算出する自己相関行列算出方法において、
前記サンプルデータ列から前記M×M自己相関行列の1行目のM要素及び1列目のM要素(但し、1行1列目の要素は共通のためM+(M−1)要素)のみを(K+L−1)サンプル分(TDL回路のタップ出力数(L−1)に平均化を行うサンプル数Kを加算した個数)算出し、その算出結果を一時的に保存しておき、1行目及び1列目以外の要素に関しては、先に算出した(K+L−1)サンプル分のM+(M−1)要素それぞれを、平均化を行う期間tの開始から終了まで対角線上(行方向に+1及び列方向に+1)にスライドさせた位置の要素に割り当て、割当毎に先に保存した要素を減算することで、前記M×M自己相関行列の全要素を求めることを特徴とする自己相関行列算出方法。 - M系統のサンプルデータ列をそれぞれLタップTDL(Tapped Delay Line)回路に蓄積し、各LタップTDL回路に蓄積されたL個のサンプルデータを自己相関行列算出回路に入力し、SMI(Sample Matrix Inversion)アルゴリズムにより平均化処理を行うためのM×M自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記LタップTDL回路にて対応するサンプルデータと乗算し、合成出力するTDL信号処理装置において、
前記自己相関行列算出回路で自己相関行列を算出する際に、前記サンプルデータ列から前記M×M自己相関行列の1行目のM要素及び1列目のM要素(但し、1行1列目の要素は共通のためM+(M−1)要素)のみを(K+L−1)サンプル分(TDL回路のタップ出力数(L−1)に平均化を行うサンプル数Kを加算した個数)算出し、その算出結果を一時的に保存しておき、1行目及び1列目以外の要素に関しては、先に算出した(K+L−1)サンプル分のM+(M−1)要素それぞれを、平均化を行う期間tの開始から終了まで対角線上(行方向+1及び列方向に+1)にスライドさせた位置の要素に割り当て、割当毎に先に保存した要素を減算することで、前記M×M自己相関行列の全要素を求めることを特徴とするTDL信号処理装置。 - M系統のアンテナ素子で得られた受信信号のサンプルデータ列をそれぞれLタップTDL(Tapped Delay Line)回路に蓄積し、各LタップTDL回路に蓄積されたL個のサンプルデータを自己相関行列算出回路に入力し、SMI(Sample Matrix Inversion)アルゴリズムにより平均化処理を行うためのM×M自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記LタップTDL回路にて対応するサンプルデータと乗算して合成出力するアダプティブ・アレイ・アンテナにおいて、
前記自己相関行列算出回路で自己相関行列を算出する際に、前記サンプルデータ列から前記M×M自己相関行列の1行目のM要素及び1列目のM要素(但し、1行1列目の要素は共通のためM+(M−1)要素)のみを(K+L−1)サンプル分(TDL回路のタップ出力数(L−1)に平均化を行うサンプル数Kを加算した個数)算出し、その算出結果を一時的に保存しておき、1行目及び1列目以外の要素に関しては、先に算出した(K+L−1)サンプル分のM+(M−1)要素それぞれを、平均化を行う期間tの開始から終了まで対角線上(行方向+1及び列方向に+1)にスライドさせた位置の要素に割り当て、割当毎に先に保存した要素を減算することで、前記M×M自己相関行列の全要素を求めることを特徴とするアダプティブ・アレイ・アンテナ。 - M系統の補助アンテナ素子で得られた受信信号のサンプルデータ列をそれぞれLタップTDL(Tapped Delay Line)回路に蓄積し、各LタップTDL回路に蓄積されたL個のサンプルデータを自己相関行列算出回路に入力し、SMI(Sample Matrix Inversion)アルゴリズムにより平均化処理を行うためのM×M自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記LタップTDL回路にて対応するサンプルデータと乗算して合成することでサイドローブ信号を求め、主アンテナ素子で得られた受信信号のサンプルデータ列と同期させて減算することでサイドローブを抑圧するサイドローブ・キャンセラにおいて、
前記自己相関行列算出回路で自己相関行列を算出する際に、前記サンプルデータ列から前記M×M自己相関行列の1行目のM要素及び1列目のM要素(但し、1行1列目の要素は共通のためM+(M−1)要素)のみを(K+L−1)サンプル分(TDL回路のタップ出力数(L−1)に平均化を行うサンプル数Kを加算した個数)算出し、その算出結果を一時的に保存しておき、1行目及び1列目以外の要素に関しては、先に算出した(K+L−1)サンプル分のM+(M−1)要素それぞれを、平均化を行う期間tの開始から終了まで対角線上(行方向+1及び列方向に+1)にスライドさせた位置の要素に割り当て、割当毎に先に保存した要素を減算することで、前記M×M自己相関行列の全要素を求めることを特徴とするサイドローブ・キャンセラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002320157A JP4177640B2 (ja) | 2002-11-01 | 2002-11-01 | 自己相関行列算出方法、tdl信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002320157A JP4177640B2 (ja) | 2002-11-01 | 2002-11-01 | 自己相関行列算出方法、tdl信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004156920A JP2004156920A (ja) | 2004-06-03 |
JP4177640B2 true JP4177640B2 (ja) | 2008-11-05 |
Family
ID=32801163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002320157A Expired - Fee Related JP4177640B2 (ja) | 2002-11-01 | 2002-11-01 | 自己相関行列算出方法、tdl信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4177640B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE379803T1 (de) * | 2002-03-04 | 2007-12-15 | Univ Princeton | Vorrichtungen mit regelschleife für die identifikation nichtlinearer systeme über optimale regelung |
JP4559884B2 (ja) * | 2005-03-16 | 2010-10-13 | 株式会社東芝 | レーダ信号処理装置 |
JP4829517B2 (ja) * | 2005-03-31 | 2011-12-07 | 株式会社デンソーアイティーラボラトリ | レーダ信号処理装置 |
JP5161474B2 (ja) * | 2007-04-03 | 2013-03-13 | 株式会社東芝 | 不要波抑圧装置 |
JP5192463B2 (ja) * | 2009-08-07 | 2013-05-08 | 株式会社デンソー | 信号処理装置 |
WO2019220508A1 (ja) * | 2018-05-14 | 2019-11-21 | 三菱電機株式会社 | アクティブフェーズドアレーアンテナ |
-
2002
- 2002-11-01 JP JP2002320157A patent/JP4177640B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004156920A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1031846A2 (en) | Direction of arrival estimation apparatus and variable directional signal receiving and transmitting apparatus using the same | |
JPS6088375A (ja) | コヒアレントサイドロ−ブキヤンセラ | |
JPH1152988A (ja) | 適応アレイの制御方法および適応アレイ装置 | |
JP4177640B2 (ja) | 自己相関行列算出方法、tdl信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ | |
JP5029357B2 (ja) | 適応ディジタルフィルタ、信号処理方法、fm受信機およびプログラム | |
WO2017080359A1 (zh) | 一种干扰消除方法、装置及基站 | |
Yu et al. | A novel adaptive beamforming technique for large-scale arrays | |
JP2013131992A (ja) | 干渉波抑圧装置 | |
WO2019216452A1 (ko) | 안테나 어레이 외삽을 이용한 레이더 수신신호의 도착방향 추정 방법 및 장치 | |
KR100350386B1 (ko) | 이동통신 시스템에서 입사각 추정을 이용한 빔 형성 장치및 그 방법 | |
JP2003232849A (ja) | 適応整相方法 | |
JP4056655B2 (ja) | アダプティブアンテナ及びアンテナ指向性制御方法 | |
JP3017071B2 (ja) | アレーアンテナ用受信信号処理装置 | |
JP3677815B2 (ja) | 超音波装置 | |
CN114244460B (zh) | 一种异构加速的多径信道信号实时生成方法 | |
JP3598617B2 (ja) | サイドローブキャンセラ | |
JP4110710B2 (ja) | 適応整相システム | |
JP4367243B2 (ja) | 適応整相装置、そのプログラム及び適応整相システム | |
JP4024429B2 (ja) | アダプティブアンテナ及びアンテナ指向性制御方法 | |
JP5102911B1 (ja) | 信号探索装置、被災者探索装置 | |
JP5242267B2 (ja) | 逆行列演算回路及び逆行列演算方法 | |
JP2916387B2 (ja) | アレーアンテナ用受信信号処理装置 | |
Chang et al. | Conjugate gradient method for adaptive direction-of-arrival estimation of coherent signals | |
RU157465U1 (ru) | Устройство автоматической компенсации помех на основе алгоритма грама-шмидта с повышенной вычислительной эффективностью | |
JP2885973B2 (ja) | 適応整相方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |