JP5242267B2 - 逆行列演算回路及び逆行列演算方法 - Google Patents

Description

この発明は、Ｎ(Ｎは２以上の整数)本の素子アンテナより構成されるアレーアンテナにより信号を受信する装置に用いられる逆行列演算回路及び逆行列演算方法に関する。

近年、無線通信機器の伝送データの高速化に伴い、特に無線ＬＡＮ(Local Area Network)を中心として、ＭＩＭＯ(Multiple-Input Multiple-Output)に関する研究が盛んに行われている。このＭＩＭＯシステムでは伝搬路の推定などにおいてアレーアンテナの相関行列の逆行列の演算が必要となる。しかしながら、上記無線通信機器の高速化及び小型化に伴って、高速かつ小さな回路規模で逆行列を求めることが困難である。

そこで、従来では、高速かつ電力消費の低い逆行列演算回路が提案されている（例えば、特許文献１）。
特開２００６−１１７０６公報。

しかし、上記技術は、逆行列生成時に複素数の逆数計算が必要となり、計算結果の出力までの時間が短いとは言えず、各ステップ演算部での行の入れ替え操作に対しても、ステップ毎で異なっており、回路規模を削減することが困難である。

そこで、本発明の目的は、高速かつ小さな回路規模で逆行列を演算し得る逆行列演算回路及び逆行列演算方法を提供することにある。

本発明に係る逆行列演算回路は、Ｎ(Ｎは２以上の整数)本の素子アンテナより構成されるアレーアンテナを有し、Ｎ本の素子アンテナにより信号を受信する装置に用いられる逆行列演算回路において、Ｎ本の素子アンテナで得られる受信信号をＮ行Ｎ列の相関行列とし、各行ごとの信号を入力するＮ個の入力端と各行ごとの信号を出力するＮ個の出力端と、このＮ行Ｎ列の相関行列の１行Ｎ列の行列要素を入力して１行１列の行列要素を抽出し、当該１行１列の行列要素の逆数を求めて出力する逆数計算部と、この逆数計算部の出力を入力すると共に相関行列の１行目を入力し、相関行列の１行目の行列要素に逆数計算部の出力を乗算し、相関行列の１行目の計算結果を出力する第１の演算実行部と、第１の演算実行部から１行目の計算結果を入力すると共に相関行列の２行目以降を入力し、ガウスの消去法に基づいて２〜Ｎ行目を計算して２〜Ｎ行目の計算結果を出力する第２の演算実行部とをそれぞれ有するＮ個のステップ演算部を具備し、Ｎ個のステップ演算部のうち第１のステップ演算部の１行目の計算結果を後段の第２のステップ演算部のＮ番目の入力端に入力し、第１のステップ演算部の２〜Ｎ行目の計算結果を第２のステップ演算部の１番目の入力端からＮ−１番目の入力端にそれぞれ入力するようにしたものである。

この構成によれば、各ステップ演算部間で行入れ替え操作を共通化することで、ステップ演算と行入れ替え操作を１組の回路で構成することが可能となり、ステップ演算単位でのパイプライン処理を行うことで処理の高速化及び回路規模の低減が可能となる。

第１のステップ演算部の前段に接続され、行列の対角成分に雑音を付加する雑音付加回路をさらに備える。

この構成によれば、相関行列の対角成分に微少の雑音を付加することで、逆行列生成過程における逆行列演算結果の発散を防止できる。

さらに、相関行列の対角成分に付加される微小雑音電力を可変とすることができる。

この構成によれば、付加できる雑音電力をできるだけ小さく制御することが可能であり、逆行列の精度を落とすことなく、付加される雑音電力量の影響を最小限に抑えながら逆行列の演算結果の発散を防ぐことが可能となる。

以上詳述したように本発明によれば、高速かつ小さな回路規模で逆行列を演算し得る逆行列演算回路及び逆行列演算方法を提供することができる。

以下、本発明の実施形態について図面を参照して詳細に説明する。

まず、本発明に係る実施形態を説明するに先立ち、逆行列の演算処理の原理について説明する。
図１は、逆行列演算回路が用いられる無線通信機器を示すブロック図である。

図１において、符号１００はＮ（Ｎは２以上の整数）個の素子アンテナＡＮＴ１〜ＡＮＴＮより構成されるアレーアンテナ４００を備える無線通信機器である。

素子アンテナＡＮＴ１〜ＡＮＴＮの受信信号を

とすると、素子アンテナＡＮＴ１〜ＡＮＴＮの自己相関行列Ｒｘｘは、

となる。ここで、Ｈは複素共役転置、Ｅは期待値である。一般に期待値は、自己相関行列の移動平均をとることで算出している。

実際に、アレーアンテナ４００の素子数Ｎが４素子の場合には、

なお、＊は共役複素数を示す。

但し、ｘは複素数となるので、

となる。

このうち、対角要素は、

となる。実際の受信信号は、

となる。雑音の主たる要因が、熱雑音であると仮定すると、

となる。よって、対角要素は、平均受信電力と平均雑音電力の和で表すことができる。

一方、非対角要素では、各ブランチにより雑音の相関はゼロであることより、

となり、純粋に受信信号の相関となる。以上より、相関行列は、

と表すことができる。

また、相関行列の対角要素は上記議論より実数、非対角要素は複素数であり、

の関係にある（相関行列のユニタリ性）。

（ガウスの消去法による４行４列の具体的計算）
行列Ａを逆行列を求めるべき４行４列とする。Ａの行列式が０でないと仮定すると、ガウスの消去法により、

を考える。１行目をａ１１で割り出し、ａ２１〜ａ４１を消去するように行単位で基本演算を行うことにより、下記のようになる。

なお、ａ１１は相関行列の場合、平均受信電力と平均雑音電力の和となることより、実数となる。また、ｂ１１についても相関行列のユニタリ性より、

となり、これも実数である。

上式の最上位行を最下位行に移動し、最上位行以外を１行上に入れ替えて、ＳＴＥＰ１と同様の基本演算を行うと、

ここで、ｃ１１＝ｂ２２−ｂ１２ｂ２１／ｂ１１である。ｂ１１は実数であり、

より、いずれも実数となる。よって、ｃ１１も実数である。

上式の最上位行を最下位行に移動し、最上位行以外を１行上に入れ替えて、ＳＴＥＰ１，２と同様の基本演算を行うと、

ここで、

より、ｃ２２は実数である。

よって、ｃ１２・ｃ４１も実数となる。ｃ１１も実数であることより、ｄ１１も実数である。

上式の最上位行を最下位行に移動し、最上位行以外を１行上に入れ替えて、ＳＴＥＰ１，２，３と同様の基本演算を行うと、

上記の原理に基づき、以下にこの発明の実施形態について説明する。

図２は、この発明に係る逆行列演算回路の構成を示すブロック図である。ここでは、４個の素子アンテナＡＮＴ１〜ＡＮＴ４により構成されるアレーアンテナ４００の受信信号に対する信号処理について説明する。逆行列演算回路は、４個のステップ演算部１１０〜１４０を直列に接続している。このうち、ステップ演算部１１０の前段には、４個の素子アンテナＡＮＴ１〜ＡＮＴ４により受信される信号の相関行列を生成する相関行列生成回路２００が接続されている。

４個の素子アンテナＡＮＴ１〜ＡＮＴ４により受信された信号は、相関行列生成回路２００で信号処理が施された後、ステップ演算部１１０に入力される。

図３は、各ステップ演算部１１０〜１４０の機能ブロック図である。ここでは、ステップ演算部１１０を代表して説明する。

相関行列生成回路２００で計算された相関行列のうち１行４列の行列要素ａ１１〜ａ１４は、逆数演算部１１１に入力される。逆数演算部１１１は、行列要素ａ１１〜ａ１４の中から行列要素ａ１１を抽出し、このａ１１の逆数１／ａ１１を演算する。この演算結果は、演算部１１２に入力される。演算部１１２は、１行４列の行列要素ａ１１〜ａ１４を入力し、この行列要素ａ１１〜ａ１４と逆数１／ａ１１とを乗算して、この乗算結果をメモリ回路１１３に格納するとともに、各演算部１１４〜１１６に出力する。

演算部１１４は、上記演算部１１２の演算結果を入力すると共に、２行４列の行列要素ａ２１〜ａ２４を入力し、ガウスの消去法に基づいて、２行１列の行列要素ａ２１を０にするように演算して、この演算結果をメモリ回路１１７に格納する。

演算部１１５は、上記演算部１１２の演算結果を入力すると共に、３行４列の行列要素ａ３１〜ａ３４を入力し、ガウスの消去法に基づいて、３行１列の行列要素ａ３１を０にするように演算して、この演算結果をメモリ回路１１８に格納する。

演算部１１６は、上記演算部１１２の演算結果を入力すると共に、４行４列の行列要素ａ４１〜ａ４４を入力し、ガウスの消去法に基づいて、４行１列の行列要素ａ４１を０にするように演算して、この演算結果をメモリ回路１１９に格納する。

上記メモリ回路１１３，１１７，１１８，１１９に格納された演算結果は、適宜出力される。

次に、上記構成における動作について説明する。
逆行列演算回路のステップ演算部１１０は行列要素ａ１１〜ａ４４を入力し、ガウスの消去法に従って行列要素ｂ１１〜ｂ４４を計算し、これを出力する。ステップ演算部１２０は、ステップ演算部１１０から行列要素ｂ１１〜ｂ４４を入力し、ガウスの消去法に従って行列要素ｃ１１〜ｃ４４を計算し、これを出力する。

ステップ演算部１３０は、ステップ演算部１２０から行列要素ｃ１１〜ｃ４４を入力し、ガウスの消去法に従って行列要素ｄ１１〜ｄ４４を計算し、これを出力する。ステップ演算部１４０は、ステップ演算部１３０から行列要素ｄ１１〜ｄ４４を入力し、ガウスの消去法に従って求める逆行列の行列要素ｅ１１〜ｅ４４を計算し、これを出力する。

各ステップ演算部１１０〜１４０間において行入れ替え操作を実行する。行入れ替え操作は、最上位行を最下位行に移動し、最上位行以外を１行上に移動する。

各ステップ演算部１１０〜１４０内はガウスの消去法に従う。ガウスの消去法では、１行１列要素ａ１１，ｂ１１，ｃ１１，ｄ１１を１にするために１行１列要素ａ１１，ｂ１１，ｃ１１，ｄ１１の逆数計算が行われる。

本発明による演算過程においては、逆行列演算の対象をアレーアンテナ４００出力の相関行列に限定しており、相関行列の性質上、対角成分要素（例えば、ａ１１，ａ２２，ａ３３，ａ４４）は受信信号の平均受信電力と平均雑音電力の和となることより、実数となる。また行入れ替え後の対角成分要素に対しても、相関行列のユニタリ性より、実数となることから、各ステップ演算過程において対角成分要素は常に実数となる。このことより、逆数計算は常に実数に対して行われるため、複素数による逆数計算と比較し処理遅延が小さく、回路規模を低減させることができる。

以上のように上記実施形態によれば、各ステップ演算部１１０〜１４０はすべて同じ演算処理を行っているため、１ステップ演算回路と行入れ替え操作回路を１組のみ構成し、パイプライン処理を行うことにより信号処理回路規模の低減が可能となる。

また、各ステップ演算部１１０〜１４０内の逆数演算部１１１において、複素数による逆数計算は不要となり、実数による逆数計算に限定されるために、ステップ演算部１１０〜１４０全体で計算結果の出力までの時間が短縮される。

図４は本発明の第２の実施形態に係る逆行列演算回路を示すブロックである。

図４では図１と同じ構成要素については、同一符号を付与するものとし、その説明は省略する。

図４に示す本発明の第２の実施形態に係る逆行列演算回路と図１に示す本発明の実施形態に係る逆行列演算回路との差異は、逆行列演算のステップ演算部１１０の前段にノイズ付加回路３００を設けている点である。

ノイズ付加回路３００は、あらかじめ相関行列の対角成分要素に微少の雑音電力を付加する処理を行う。

例えば、ａ１１の要素、つまり素子アンテナＡＮＴ１への入力信号が他の素子アンテナＡＮＴ２〜ＡＮＴＮに比べて著しく小さい場合、逆数が非常に大きな値となり、オーバーフローや０での割り算を起こす可能性が考えられる。加えて、上述以外の例においても例えば、非常にアンテナで受信する信号のＳ／Ｎ（Signal-to-Noise Ratio 信号対雑音比）がよく、すべての素子アンテナに同相で同じ信号が１波入力した場合には、相関行列Ｒｘｘの各要素の値はほぼ同じとなるために、逆行列が求まらなくなる。

そこで、相関行列に微小の雑音電力（つまり単位行列に微小雑音電力をかけた行列）を相関行列に加算することにより、各ステップにおいて対角要素が０となることを防ぐことが可能となる。よって、これにより、演算過程における逆行列の発散を防止することができる。

図５は本発明の第３の実施形態に係る逆行列演算回路を示すブロックである。

図５では図１、図４と同じ構成要素については、同一符号を付与するものとし、その説明は省略する。

図５に示す本発明の他の実施形態に係る逆行列演算回路と図４に示す本発明の実施形態に係る逆行列演算回路との差異は、逆行列演算のステップ演算部１１０、１２０，１３０、１４０に接続される逆行列発散監視回路５００とこの逆行列発散監視回路５００の出力により、ノイズ付加回路３００にて付加する雑音量を制御する付加ノイズ制御回路５１０を設けている点である。

例えば、図４に示すように固定の雑音電力を相関行列に付加した場合、逆行列の演算が発散し、答えが出なくなることは回避できるが、雑音電力が信号電力に比べてある程度大きくなると、逆行列はほとんど単位行列となってしまい、本来必要とされる受信信号の到来方向の推定や干渉波・妨害波といった抑圧すべき電波を十分に妨害しきれないという可能性がある。

そのため、図５に示す本発明の第３の実施形態においては、できるだけ付加される雑音電力を小さく抑え、本来の信号処理に影響を与えないようにするものである。具体的には逆行列演算のステップ演算部１１０、１２０、１３０、１４０において逆数を求めるａ１１〜ｄ１１の大きさを逆行列発散監視回路５００にて監視する。ａ１１〜ｄ１１の逆数が逆行列を計算可能なしきい値以下であるかどうかを判断し、ａ１１〜ｄ１１の逆数が逆行列を計算不可能な場合（発散する場合）には、付加する雑音量を増やすように、付加ノイズ制御回路５１０に出力する。付加ノイズ制御回路５１０では逆行列発散監視回路５００の指示に従い、付加する雑音量を制御する。

この方法によれば、付加される雑音量を一定にした場合より、信号のダイナミックレンジを取ることができるので、フェージングなどで受信電力が大きく変動する受信装置での使用が可能となる。

尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明に係わる逆行列演算回路が用いられる無線通信機器を示すブロック図。 本発明の第１の実施形態に係わる逆行列演算回路の構成を示すブロック図。 上記図２に示したステップ演算部の機能ブロック図。 本発明の第２の実施形態に係る逆行列演算回路の構成を示すブロック図。 本発明の第３の実施形態に係る逆行列演算回路の構成を示すブロック図。

符号の説明

１００…無線通信機器、１１０〜１４０…ステップ演算部、１１１…逆数演算部、１１２…演算部、１１３…メモリ回路、１１４〜１１５…演算部、１１７〜１１９…メモリ回路、２００…相関行列生成回路、３００…ノイズ付加回路、４００…アレーアンテナ、５００…逆行列発散監視回路、５１０…付加ノイズ制御回路、ＡＮＴ１〜ＡＮＴＮ…素子アンテナ。

Claims (4)

1. Ｎ(Ｎは２以上の整数)本の素子アンテナより構成されるアレーアンテナを有し、これらＮ本の素子アンテナより構成されるアレーアンテナにより信号を受信する装置に用いられる逆行列演算回路において、
   前記Ｎ本の素子アンテナで得られる受信信号をＮ行Ｎ列の相関行列とし、各行ごとの信号を入力するＮ個の入力端と各行ごとの信号を出力するＮ個の出力端と、このＮ行Ｎ列の相関行列の１行Ｎ列の行列要素を入力して１行１列の行列要素を抽出し、当該１行１列の行列要素の逆数を求めて出力する逆数計算部と、この逆数計算部の出力を入力すると共に前記相関行列の１行目を入力し、前記相関行列の１行目の行列要素に前記逆数計算部の出力を乗算し、前記相関行列の１行目の計算結果を出力する第１の演算実行部と、前記第１の演算実行部から１行目の計算結果を入力すると共に前記行列の２行目以降を入力し、ガウスの消去法に基づいて２〜Ｎ行目を計算して２〜Ｎ行目の計算結果を出力する第２の演算実行部とをそれぞれ有するＮ個のステップ演算部を具備し、
   前記Ｎ個のステップ演算部のうち第１のステップ演算部の１行目の計算結果を後段の第２のステップ演算部のＮ番目の入力端に入力し、前記第１のステップ演算部の２〜Ｎ行目の計算結果を前記第２のステップ演算部の１番目の入力端からＮ−１番目の入力端にそれぞれ入力することを特徴とする逆行列演算回路。
2. 前記第１のステップ演算部の前段に接続され、前記相関行列の対角成分に雑音を付加する雑音付加回路をさらに備える請求項１記載の逆行列演算回路。
3. 前記雑音付加回路にて付加される雑音の電力を可変できることを特徴とする請求項２記載の逆行列演算回路。
4. Ｎ(Ｎは２以上の整数)本の素子アンテナより構成されるアレーアンテナを有し、これらＮ本の素子アンテナより構成されるアレーアンテナにより信号を受信する装置に用いられる逆行列演算方法において、
   前記Ｎ本の素子アンテナで得られる受信信号をＮ行Ｎ列の相関行列とし、各行ごとの信号を入力するＮ個の入力端と各行ごとの信号を出力するＮ個の出力端と、このＮ行Ｎ列の相関行列の１行Ｎ列の行列要素を入力して１行１列の行列要素を抽出し、当該１行１列の行列要素の逆数を求めて出力する逆数計算部と、この逆数計算部の出力を入力すると共に前記相関行列の１行目を入力し、前記相関行列の１行目の１行Ｎ列以外の行列要素に前記逆数計算部の出力を乗算し、前記相関行列の１行目の計算結果を出力する第１の演算実行部と、前記第１の演算実行部から１行目の計算結果を入力すると共に前記相関行列の２行目以降を入力し、ガウスの消去法に基づいて２〜Ｎ行目を計算して２〜Ｎ行目の計算結果を出力する第２の演算実行部とをそれぞれ有するＮ個のステップ演算部を備える場合に、
   前記Ｎ個のステップ演算部のうち第１のステップ演算部の１行目の計算結果を後段の第２のステップ演算部のＮ番目の入力端に入力し、前記第１のステップ演算部の２〜Ｎ行目の計算結果を前記第２のステップ演算部の１番目の入力端からＮ−１番目の入力端にそれぞれ入力することを特徴とする逆行列演算方法。

Images