JP2004156920A

JP2004156920A - 自己相関行列算出方法、ｔｄｌ信号処理装置、アダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラ

Info

Publication number: JP2004156920A
Application number: JP2002320157A
Authority: JP
Inventors: Junichiro Suzuki; 潤一郎鈴木; Yoshiro Aoki; 善郎青木; Masashi Kato; 正史加藤
Original assignee: Toshiba Corp; Toshiba Electronics Engineering Corp
Current assignee: Toshiba Corp; Toshiba Electronics Engineering Corp
Priority date: 2002-11-01
Filing date: 2002-11-01
Publication date: 2004-06-03
Anticipated expiration: 2022-11-01
Also published as: JP4177640B2

Abstract

【課題】自己相関行列の全要素を演算する場合に比して、処理負荷の低減、並びに算出時間の短縮を実現する。
【解決手段】ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムにより自己相関行列を算出する際に、１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存する。１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算する。このようにしてＭ×Ｍの全要素を求める。
【選択図】図５

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムにより自己相関行列を算出する自己相関行列算出方法と、ＳＭＩアルゴリズムによる自己相関行列に基づいてＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積されるデータ列にウェイト制御を施すＴＤＬ信号処理装置と、このＴＤＬ信号処理装置を用いたアダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラに関する。
【０００２】
【従来の技術】
近時、レーダ装置に用いるアダプティブ・アレイ・アンテナやサイドローブ・キャンセラの技術分野にあっては、多数の遅延信号が到来する環境下でＳＮ比を改善するための装置として、ＴＤＬ信号処理装置が注目されている。このＴＤＬ信号処理装置は、レンジ単位でデジタル化された複数のアンテナ素子の受信信号を、それぞれＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に入力し、所定個数のレンジサンプルを順次蓄積する。そして、ＴＤＬ回路の蓄積データからＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによる自己相関行列を求め、この自己相関行列に基づいてＴＤＬ回路の各レンジサンプルにウェイト制御を施して合成出力するものである。この装置を用いれば、遅延信号の同相合成が行われるため、ＳＮ比の改善を図ることができる。
【０００３】
【発明が解決しようとする課題】
ところで、従来のＴＤＬ信号処理装置では、自己相関行列を算出する際、行列全要素の演算を行い、平均化処理を実施している。この方法では、（アンテナ素子数×ＴＤＬタップ数）^２の要素演算を行うことになるため、アンテナ素子数、ＴＤＬタップ数が増加すると、処理の負荷が急激に増大してしまう。
【０００４】
本発明は、上記の問題を解決するためになされたもので、自己相関行列の全要素を演算する場合に比して、処理負荷の低減、並びに算出時間の短縮を実現する自己相関行列算出方法と、この方法を利用したＴＤＬ信号処理装置と、このＴＤＬ信号処理装置を用いるアダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために本発明に係る自己相関行列算出方法は、Ｍ系統のＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路で得られるサンプルデータ列（Ｍ，Ｌは任意の自然数）についてＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出する際に、１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存しておき、１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算することで、Ｍ×Ｍ行列の全要素を求めることを特徴とする。
【０００６】
上記自己相関行列算出方法は、Ｍ系統のサンプルデータ列をそれぞれＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積し、各ＬタップＴＤＬ回路に蓄積されたＬ個のサンプルデータを自己相関行列算出回路に入力し、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記ＬタップＴＤＬ回路にて対応するサンプルデータと乗算し、合成出力するＴＤＬ信号処理装置における、前記自己相関行列算出回路での算出に利用可能である。
【０００７】
また、Ｍ系統のアンテナ素子で得られた受信信号のサンプルデータ列をそれぞれＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積し、各ＬタップＴＤＬ回路に蓄積されたＬ個のサンプルデータを自己相関行列算出回路に入力し、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記ＬタップＴＤＬ回路にて対応するサンプルデータと乗算して合成出力するアダプティブ・アレイ・アンテナにおける、前記自己相関行列算出回路での算出に利用可能である。
【０００８】
また、Ｍ系統の補助アンテナ素子で得られた受信信号のサンプルデータ列をそれぞれＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積し、各ＬタップＴＤＬ回路に蓄積されたＬ個のサンプルデータを自己相関行列算出回路に入力し、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記ＬタップＴＤＬ回路にて対応するサンプルデータと乗算して合成することでサイドローブ信号を求め、主アンテナ素子で得られた受信信号のサンプルデータ列と同期させて減算することでサイドローブを抑圧するサイドローブ・キャンセラにおける、前記自己相関行列算出回路での算出に利用可能である。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１０】
図１は本発明に係るＴＤＬ信号処理装置が適用されるアダプティブ・アレイ・アンテナの構成を示すブロック図である。図１において、Ｍ個のアンテナ素子１１ｉ（ｉ＝１〜Ｍ）で得られた受信信号は、それぞれサンプル・ホールド回路１２ｉによりレンジセル毎にサンプリングされる。ここで、時刻ｋにおけるｉ番目のアンテナ素子１１ｉの受信信号サンプル出力をｘ_ｉ（ｋ）とする。サンプル・ホールド回路１２ｉで得られたデータ系列ｘ_ｉ（ｋ）はＴＤＬ信号処理装置に供給され、対応する系列のＬタップＴＤＬ回路１３ｉに供給される。
【００１１】
上記ＴＤＬ信号処理装置において、ＬタップＴＤＬ回路１３ｉは、図２に示すように、入力データ系列ｘ_ｉ（ｋ）を（Ｌ−１）段のディレイ回路（Ｚ^−１）２１１〜２１（Ｌ−１）で順次遅延させて、それらの入出力からＬ個のデータを抽出し、各データを乗算器２２０〜２２（Ｌ−１）に入力して係数データ（Ｗ_ｉ，０，Ｗ_ｉ，１，Ｗ_ｉ，２，…，Ｗ_{ｉ，Ｌ−１}）と乗算し、加算器２３１〜２３（Ｌ−１）によって合成出力する。各ＬタップＴＤＬ回路１３ｉで得られた受信データ列は加算器１５で合成され、アンテナ出力となる。
【００１２】
ＬタップＴＤＬ回路１３ｉから出力されるデータ系列は自己相関行列算出回路１４に供給される。この自己相関行列算出回路１４は、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ行列の各要素を求め、平均化処理を行って上記の係数データ（Ｗ_ｉ，０，Ｗ_ｉ，１，Ｗ_ｉ，２，…，Ｗ_{ｉ，Ｌ−１}）を求める。
【００１３】
上記構成において、以下に本発明の特徴とする自己相関行列算出方法について説明する。
【００１４】
平均化処理を行う期間をｔ＝ｋ〜ｋ＋Ｋ−１（Ｋはサンプル数）とする。このとき、１番目（＃１）のアンテナ素子１１１におけるレンジデータ系列は、時刻（ｋ）、（ｋ＋１）、…、（ｋ＋ｔ）、…、（ｋ＋Ｋ−１）のそれぞれにおいて図３（ａ）に示すようになる。他のアンテナ素子１１２〜１１Ｍについても同様である。時刻（ｋ）における算出すべき自己相関行列Ｒ_ｋは、図３（ｂ）に示すように表現される。
【００１５】
ここで、図３（ｂ）に示す各行列要素となる小行列ｒ_ｉ，ｋ（＝ａ_ｉ，ｋ ^Ｈａ_ｉ，ｋ）は、図４に示すように表現される。従来の演算方法では、各小行列ｒ_ｉ，ｋを全て演算していたため、その処理負荷が大きく、多大な処理時間がかかっていた。これに対し、本発明による演算方法では、図５に示すように、図４の１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存する。１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算する。これにより、Ｍ×Ｍの全要素が求まる。
【００１６】
上記自己相関行列算出方法について、以下に具体例をあげて説明する。
【００１７】
（前提）
▲１▼加算平均数は２００とする。
▲２▼レンジデータは時刻ｔ＝１から始まる。
▲３▼ＴＤＬ回路は８タップとする（行列サイズは８×８）。
▲４▼入力ベクトルはＳ_１〜Ｓ_８とする。
尚、本例では、加算平均数２００、タップ数８として説明するが、これらの数値は任意である。
【００１８】
（算出方法）
８タップＴＤＬ回路入力後における、ベクトルＳ_１〜Ｓ_８の２００サンプル分のレンジデータは、各要素の添え字が大きい方が時刻が新しいものとすると、

となる。この場合、８×８自己相関行列における対角成分は以下のように示すことができる。
【００１９】

とすると、式（１）は以下のように示すことができる。
【００２０】

ここで、式（４）〜（１９）はバッファに格納するようなイメージである。
【００２１】
同様にして、自己相関行列の要素（１，２）〜要素（７，８）対角成分は、

【００２２】

その他の要素も同様にして算出できる。結局、要素としては（１，１）〜（１，８）、並びに（２，１）〜（８，１）の合計１５要素を更新していき、その他の要素は更新された要素から先に格納した要素を減算することになる。
【００２３】
以上の計算方法を用いることにより、実際に計算する要素を飛躍的に削減することができ、演算負荷の軽減、演算速度の飛躍的な向上を実現することができる。
【００２４】
尚、上記実施形態では、本発明をアダプティブ・アレイ・アンテナに適用した場合について説明したが、図６に示すようなサイドローブ・キャンセラに適用することも可能である。尚、図６において、図１と同一部分には同一符号を付して示し、その説明を省略する。
【００２５】
図６において、図１のアダプティブ・アレイ・アンテナに相当する部分はサイドローブ検出回路として用いられる。図６中、３１はメインビームを形成するアンテナ素子であり、このアンテナ素子３１で得られた受信信号はサンプル・ホールド回路３２によりレンジセル毎にサンプリングされ、ディレイ回路（Ｚ^−ｔ）３３によりサイドローブ検出回路の処理時間分遅延されて減算器３４に供給される。この減算器３４には、前述のＴＤＬ信号処理装置の加算器１５で得られるサイドローブ検出出力が与えられ、メインビーム受信信号から減算される。
【００２６】
上記構成によるサイドローブ・キャンセラにおいても、ＴＤＬ信号処理装置の演算負荷の軽減、演算速度の飛躍的な向上により、大幅な性能向上を実現することができる。
【００２７】
【発明の効果】
以上のように本発明によれば、自己相関行列の全要素を演算する場合に比して、処理負荷の低減、並びに算出時間の短縮を実現する自己相関行列算出方法と、この方法を利用したＴＤＬ信号処理装置と、このＴＤＬ信号処理装置を用いるアダプティブ・アレイ・アンテナ及びサイドローブ・キャンセラを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態として、ＴＤＬ信号処理装置を用いたアダプティブ・アレイ・アンテナの構成を示すブロック図。
【図２】同実施形態のＬタップＴＤＬ回路の具体的な構成を示すブロック図。
【図３】同実施形態の算出すべき自己相関行列を表現する図。
【図４】同実施形態の自己相関行列における各行列要素となる小行列を表現する図。
【図５】同実施形態において、本発明の特徴とする各行列要素の演算処理を説明するための図。
【図６】本発明の他の実施形態として、ＴＤＬ信号処理装置を用いたサイドローブ・キャンセラの構成を示すブロック図。
【符号の説明】
１１１〜１１Ｍ…アンテナ素子
１２１〜１２Ｍ…サンプル・ホールド回路
１３１〜１３Ｍ…ＬタップＴＤＬ回路
１４…自己相関行列算出回路
１５…加算器
２１１〜２１（Ｌ−１）…ディレイ回路（Ｚ^−１）
２２０〜２２（Ｌ−１）…乗算器
２３１〜２３（Ｌ−１）…加算器
３１…アンテナ素子
３２…サンプル・ホールド回路
３３…ディレイ回路（Ｚ^−ｔ）
３４…減算器

Claims

Ｍ系統のＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路で得られるサンプルデータ列（Ｍ，Ｌは任意の自然数）についてＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出する自己相関行列算出方法において、
１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存しておき、１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算することで、Ｍ×Ｍ行列の全要素を求めることを特徴とする自己相関行列算出方法。
Ｍ系統のサンプルデータ列をそれぞれＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積し、各ＬタップＴＤＬ回路に蓄積されたＬ個のサンプルデータを自己相関行列算出回路に入力し、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記ＬタップＴＤＬ回路にて対応するサンプルデータと乗算し、合成出力するＴＤＬ信号処理装置において、
前記自己相関行列算出回路で自己相関行列を算出する際に、１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存しておき、１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算することで、Ｍ×Ｍ行列の全要素を求めることを特徴とするＴＤＬ信号処理装置。
Ｍ系統のアンテナ素子で得られた受信信号のサンプルデータ列をそれぞれＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積し、各ＬタップＴＤＬ回路に蓄積されたＬ個のサンプルデータを自己相関行列算出回路に入力し、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記ＬタップＴＤＬ回路にて対応するサンプルデータと乗算して合成出力するアダプティブ・アレイ・アンテナにおいて、
前記自己相関行列算出回路で自己相関行列を算出する際に、１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存しておき、１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算することで、Ｍ×Ｍ行列の全要素を求めることを特徴とするアダプティブ・アレイ・アンテナ。
Ｍ系統の補助アンテナ素子で得られた受信信号のサンプルデータ列をそれぞれＬタップＴＤＬ（ＴａｐｐｅｄＤｅｌａｙＬｉｎｅ）回路に蓄積し、各ＬタップＴＤＬ回路に蓄積されたＬ個のサンプルデータを自己相関行列算出回路に入力し、ＳＭＩ（ＳａｍｐｌｅＭａｔｒｉｘＩｎｖｅｒｓｉｏｎ）アルゴリズムによりＭ×Ｍ自己相関行列を算出し、この自己相関行列から個々のサンプルデータに対する係数を求めて前記ＬタップＴＤＬ回路にて対応するサンプルデータと乗算して合成することでサイドローブ信号を求め、主アンテナ素子で得られた受信信号のサンプルデータ列と同期させて減算することでサイドローブを抑圧するサイドローブ・キャンセラにおいて、
前記自己相関行列算出回路で自己相関行列を算出する際に、１行目及び１列目のＭ＋（Ｍ−１）要素のみを（Ｋ＋Ｌ−１）サンプル分算出し、その算出結果を一時的に保存しておき、１行目及び１列目以外の要素に関しては、先に算出した（Ｋ＋Ｌ−１）サンプル分のＭ＋（Ｍ−１）要素それぞれを、対角線上に時刻ｔの開始／終了位置を１つずつスライドさせて割り当て、先に保存した要素を減算することで、Ｍ×Ｍ行列の全要素を求めることを特徴とするサイドローブ・キャンセラ。