JP2007336164A - Dbf信号処理装置およびdbf信号処理方法 - Google Patents
Dbf信号処理装置およびdbf信号処理方法 Download PDFInfo
- Publication number
- JP2007336164A JP2007336164A JP2006164699A JP2006164699A JP2007336164A JP 2007336164 A JP2007336164 A JP 2007336164A JP 2006164699 A JP2006164699 A JP 2006164699A JP 2006164699 A JP2006164699 A JP 2006164699A JP 2007336164 A JP2007336164 A JP 2007336164A
- Authority
- JP
- Japan
- Prior art keywords
- antenna elements
- addition
- product
- signal
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】1以上のアンテナ素子2a〜2jで受信した信号の増幅および復調を行う受信手段3a〜3jと、増幅および復調された信号をA/D変換するA/D変換手段4a〜4jと、A/D変換された信号を、アンテナ素子の数に応じて設けられた加減算器と乗算器とで積和演算処理を行う積和演算手段5と、積和演算手段5の演算結果から信号の到来方向を算出する信号到来角度計算手段6と、得られた信号の到来方向を表示する表示手段7とを備えている。
【選択図】図1
Description
図1は、この発明の実施の形態1によるDBF信号処理装置およびDBF信号処理システムの構成を説明するブロック図である。DBF方式は、アンテナ素子で受信された受信信号をそれぞれデジタル変換し、振幅位相制御した後、加算することによってビーム出力を得る方式である。この方式を用い、高精度な振幅位相制御を行うことにより、特に低サイドローブ化が可能となる。また、各アンテナ素子から得られたデジタル信号を分配し、それぞれ独立に合成することにより、マルチビーム形成が可能となる。図1において、1はDBF信号処理を行うDBF信号処理装置である。DBF信号処理装置1には、図1に示すように、アレイアンテナを構成する1以上のアンテナ素子2a〜2jと、アンテナ素子2a〜2jで受信した到来信号の増幅および復調を行う受信手段3a〜3jと、受信手段3a〜3jからのアナログデータをデジタルデータに変換するA/D変換手段4a〜4jと、A/D変換した受信データを積和演算する積和演算手段5と、積和演算手段5の演算結果から信号の到来方向を算出する信号到来角度計算手段6と、信号到来角度計算手段6で計算された結果から、信号の到来方向を表示する表示手段7とを備えている。
以下の例では、アンテナ素子が10個の場合について説明する。
図3は、上記DBF信号処理装置およびDBF信号処理システムの図示しない制御手段によって実行される処理プログラムを示す概略のフローチャートである。このプログラムは制御手段のROM等のメモリにあらかじめ記憶されていてもよいが、プログラム自体を装置とは独立に存在するものとし、CD等の外部記憶媒体、又はインターネット等の通信回線を介して、書き込み可能なメモリにインストールするようにしてもよい。この場合には、DBF信号処理装置およびDBF信号処理システムのプログラムの発明として成立する。
ただし、dは素子間隔、λは受信波の波長、m=0〜9の整数、とする。なお、係数S0〜S9は、後述する信号到来角度計算手段6により計算され、乗算手段11a〜11eに入力される。信号到来角度計算手段6は、指定された範囲内で推定到来角度θの値を変化させて、順次、当該θの値における係数S0〜S9を計算して、乗算手段11a〜11eに入力する処理を繰り返す。
DBF信号処理装置では、以上の動作によりアレーアンテナを用いた信号の到来方向を算出する。
上述の実施の形態1では、10点DFT処理を2点DFT処理と5点WFT処理に分割し、加減算手段とWFT演算手段を設けることにより、ハードウェアの演算負荷を削減していた。しかし、この様な構成の場合、複数の加減算手段と5点WFT演算手段の間でデータが交差することになり、処理を複数のLSIや基板で処理する際に信号線が煩雑になる。しかし、処理の最初にデータを分割することにより、積和演算を行うことも出来る。
上述の実施の形態2では、積和演算手段5の入力部分で、データを2つにコピーしてそれ以降の処理を完全に分けて処理する構成にすることにより、並列処理を容易に行えるようになり、演算処理の時間を短縮していた。しかし、この場合、積和演算手段5を複数のLSIで構成する場合、並列乗算手段22a〜22bへのデータ入力信号線の本数が多くなる。しかし、入出力信号線を考慮した構成にすることにより、積和演算を効率的に行うことも出来る。
Claims (8)
- 1以上のアンテナ素子で受信した信号の増幅および復調を行う受信手段と、
前記増幅および復調された信号をA/D変換するA/D変換手段と、
前記A/D変換された信号を、アンテナ素子の数に応じて設けられた加減算器と乗算器とで積和演算処理を行う積和演算手段と、
前記積和演算手段の演算結果から信号の到来方向を算出する信号到来角度計算手段と
を備えたことを特徴とするDBF信号処理装置。 - 前記積和演算手段は、
前記アンテナ素子の数に応じた個数の加減算器で構成され、2以上のアンテナ素子で受信された信号に対応する前記A/D変換手段から出力された信号どうしの加算および減算を行う加算減算手段と、
2以上の前記加算減算手段から出力された加減算結果を用いて、前記アンテナ素子の数に応じたWinogradフーリエ変換処理を行うWFT演算手段と
を備えたことを特徴とする請求項1に記載のDBF信号処理装置。 - 前記積和演算手段は、
前記A/D変換手段から出力された前記信号を少なくとも1つ複写して、元の信号と前記複写により生成した信号とを分配する分配手段と、
前記アンテナ素子の数に応じた個数の加減算器で構成され、2以上の前記分配手段により分配された信号の加算および減算を行う加算減算手段と、
前記加算減算手段から出力された加減算結果を用いて、前記アンテナ素子の数に応じたWinogradフーリエ変換処理を行うWFT演算手段と
を備えたことを特徴とする請求項1に記載のDBF信号処理装置。 - 前記積和演算手段は、
前記A/D変換手段から出力された2以上の前記信号を用いて、前記アンテナ素子の数と信号配線の数とに応じたWinogradフーリエ変換処理を行う並列WFT演算手段と、
前記アンテナ素子の数と信号配線の数とに応じた個数の加減算器で構成され、前記並列WFT演算手段から出力された信号の加算および減算を行う並列加算減算手段と
を備えたことを特徴とする請求項1に記載のDBF信号処理装置。 - 1以上のアンテナ素子で受信した信号の増幅および復調を行う受信ステップと、
前記増幅および復調された信号をA/D変換するA/D変換ステップと、
前記A/D変換された信号を、アンテナ素子の数に応じて設けられた加減算器と乗算器とで積和演算処理を行う積和演算ステップと、
前記積和演算ステップの演算結果から信号の到来方向を算出する信号到来角度計算ステップと
を備えたことを特徴とするDBF信号処理方法。 - 前記積和演算ステップは、
前記アンテナ素子の数に応じた個数の加減算器を用いて、2以上のアンテナ素子で受信された信号に対応する前記A/D変換された信号どうしの加算および減算を行う加算減算ステップと、
2以上の前記加算減算ステップの加減算結果を用いて、前記アンテナ素子の数に応じたWinogradフーリエ変換処理を行うWFT演算ステップと
を備えたことを特徴とする請求項5に記載のDBF信号処理方法。 - 前記積和演算ステップは、
前記A/D変換された前記信号を少なくとも1つ複写して、元の信号と前記複写により生成した信号とを分配する分配ステップと、
前記アンテナ素子の数に応じた個数の加減算器を用いて、前記分配ステップにより分配された2以上の信号の加算および減算を行う加算減算ステップと、
前記加算減算ステップの加減算結果を用いて、前記アンテナ素子の数に応じたWinogradフーリエ変換処理を行うWFT演算ステップと
を備えたことを特徴とする請求項5に記載のDBF信号処理方法。 - 前記積和演算ステップは、
前記A/D変換された2以上の前記信号を用いて、前記アンテナ素子の数と信号配線の数とに応じたWinogradフーリエ変換処理を行う並列WFT演算ステップと、
前記アンテナ素子の数と信号配線の数とに応じた個数の加減算器を用いて、前記並列WFT演算ステップにより得られた信号の加算および減算を行う並列加算減算ステップと
を備えたことを特徴とする請求項5に記載のDBF信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164699A JP2007336164A (ja) | 2006-06-14 | 2006-06-14 | Dbf信号処理装置およびdbf信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164699A JP2007336164A (ja) | 2006-06-14 | 2006-06-14 | Dbf信号処理装置およびdbf信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007336164A true JP2007336164A (ja) | 2007-12-27 |
Family
ID=38935223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006164699A Pending JP2007336164A (ja) | 2006-06-14 | 2006-06-14 | Dbf信号処理装置およびdbf信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007336164A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011070392A (ja) * | 2009-09-25 | 2011-04-07 | Nec Corp | 離散フーリエ変換装置および離散フーリエ変換方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145683A (ja) * | 1984-12-18 | 1986-07-03 | イギリス国 | マトリツクス・ベクトル乗法用のデイジタルデータプロセツサ |
JPH08222933A (ja) * | 1995-02-15 | 1996-08-30 | Atr Kodenpa Tsushin Kenkyusho:Kk | アレーアンテナ用受信信号処理装置 |
JPH08316722A (ja) * | 1995-05-16 | 1996-11-29 | Atr Kodenpa Tsushin Kenkyusho:Kk | アレーアンテナの制御方法及び制御装置 |
JPH10290112A (ja) * | 1997-04-14 | 1998-10-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 信号波到来角度推定装置及びアレーアンテナ制御装置 |
JP2000252938A (ja) * | 1999-02-26 | 2000-09-14 | Trw Inc | 実データまたは複素データの選択的プリサム離散フーリエ変換のための効率的アーキテクチャを有するディジタル・チャネライザおよびそのオペレーション方法 |
JP2003134017A (ja) * | 2001-10-19 | 2003-05-09 | Mitsubishi Electric Corp | ディジタルビームフォーミングアンテナ装置 |
JP2005156423A (ja) * | 2003-11-27 | 2005-06-16 | Mitsubishi Electric Corp | Dbfアンテナ装置 |
-
2006
- 2006-06-14 JP JP2006164699A patent/JP2007336164A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145683A (ja) * | 1984-12-18 | 1986-07-03 | イギリス国 | マトリツクス・ベクトル乗法用のデイジタルデータプロセツサ |
JPH08222933A (ja) * | 1995-02-15 | 1996-08-30 | Atr Kodenpa Tsushin Kenkyusho:Kk | アレーアンテナ用受信信号処理装置 |
JPH08316722A (ja) * | 1995-05-16 | 1996-11-29 | Atr Kodenpa Tsushin Kenkyusho:Kk | アレーアンテナの制御方法及び制御装置 |
JPH10290112A (ja) * | 1997-04-14 | 1998-10-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 信号波到来角度推定装置及びアレーアンテナ制御装置 |
JP2000252938A (ja) * | 1999-02-26 | 2000-09-14 | Trw Inc | 実データまたは複素データの選択的プリサム離散フーリエ変換のための効率的アーキテクチャを有するディジタル・チャネライザおよびそのオペレーション方法 |
JP2003134017A (ja) * | 2001-10-19 | 2003-05-09 | Mitsubishi Electric Corp | ディジタルビームフォーミングアンテナ装置 |
JP2005156423A (ja) * | 2003-11-27 | 2005-06-16 | Mitsubishi Electric Corp | Dbfアンテナ装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011070392A (ja) * | 2009-09-25 | 2011-04-07 | Nec Corp | 離散フーリエ変換装置および離散フーリエ変換方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7346510B2 (ja) | ニューラルネットワークプロセッサにおけるベクトル計算ユニット | |
US7856465B2 (en) | Combined fast fourier transforms and matrix operations | |
McCanny et al. | Some systolic array developments in the United Kingdom | |
US8332451B2 (en) | Programmable CORDIC Processor | |
US8447799B2 (en) | Process for QR transformation using a CORDIC processor | |
Redif et al. | Novel reconfigurable hardware architecture for polynomial matrix multiplications | |
EP2666031B1 (en) | Signal processing circuit and ultrasonic diagnostic apparatus | |
WO2003003512A1 (en) | Cascadable architecture for digital beamformer | |
JP2007336164A (ja) | Dbf信号処理装置およびdbf信号処理方法 | |
Kurniawan et al. | Multidimensional Householder based high-speed QR decomposition architecture for MIMO receivers | |
JP2526532B2 (ja) | 画像処理用デジタルフィルタ | |
Petrovsky et al. | Design and implementation of reversible integer quaternionic paraunitary filter banks on adder-based distributed arithmetic | |
JP4968516B2 (ja) | 信号識別回路を有する装置 | |
US20100138632A1 (en) | Programmable CORDIC Processor with Stage Re-Use | |
US20030023650A1 (en) | Adaptive filter for communication system | |
Sima et al. | Software solutions for converting a MIMO-OFDM channel into multiple SISO-OFDM channels | |
Van Swaaij et al. | Deriving ASIC architectures for the Hough transform | |
EP3280069B1 (en) | A beamforming system and method | |
JP2000215305A (ja) | 画像拡大装置 | |
US20030204544A1 (en) | Time-recursive lattice structure for IFFT in DMT application | |
JP2001102934A (ja) | 離散コサイン変換処理装置、逆離散コサイン変換処理装置及び直交変換処理装置 | |
JP3920953B2 (ja) | 3次元fft装置 | |
US6201895B1 (en) | Orthogonal converting apparatus | |
JP2007013695A (ja) | Rlsシストリックアレー回路およびこれを用いたアンテナ装置 | |
JP2001044739A (ja) | アダプティブアレイ受信方式及びアダプティブアレイ受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Effective date: 20101001 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110322 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110719 Free format text: JAPANESE INTERMEDIATE CODE: A02 |