JPH08222859A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH08222859A
JPH08222859A JP8776395A JP8776395A JPH08222859A JP H08222859 A JPH08222859 A JP H08222859A JP 8776395 A JP8776395 A JP 8776395A JP 8776395 A JP8776395 A JP 8776395A JP H08222859 A JPH08222859 A JP H08222859A
Authority
JP
Japan
Prior art keywords
inner layer
layer circuit
circuit board
layer
cut portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8776395A
Other languages
English (en)
Other versions
JP2638555B2 (ja
Inventor
Kimio Iwazawa
君雄 岩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7087763A priority Critical patent/JP2638555B2/ja
Publication of JPH08222859A publication Critical patent/JPH08222859A/ja
Application granted granted Critical
Publication of JP2638555B2 publication Critical patent/JP2638555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 内層回路基板の積層位置ずれ、積層順相違を
容易に検出できるようにする。 【構成】 内層回路基板5の各層に、外層ブランクサイ
ズ3の切断ラインを跨ぐように、各層毎に異なる個数の
台形状の表示導体パターン1を形成する。台形の上辺の
長さは、図の垂直方向の内層の積層位置ずれの許容値と
する。左端の台形の位置は各層で同じになるようにす
る。(c)図には、正常位置に積層が行われた状態が示
されており、(d)図には、第3層および第5層が図に
垂直の方向の位置ずれを起こし、第4層が左右方向の位
置ずれを起こしている状態が示されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層プリント配線板に
関し、特に積層された内層の積層順相違と積層精度の確
認が容易な多層プリント配線板に関する。
【0002】
【従来の技術】多層プリント配線基板は、通常次のよう
にして作製される。片面あるいは両面銅張積層板にフォ
トエッチング法などを適用して内層導体パターンを形成
して内層回路基板を作製する。これら内層回路基板をプ
リプレグを介して複数枚積み重ね、さらにプリプレグを
介して最外層に銅張積層板を重ね、ホットプレスなどを
用いて加熱・加圧して一体化する。
【0003】次に、外側の不要部分を切断除去して外層
ブランクサイズと呼ばれるワークサイズに加工し、スル
ーホールを開孔した後、アディティブめっき法によりス
ルーホールめっきを施し、さらに選択めっき法などによ
り耐エッチング性の金属膜を選択的に形成し、これをマ
スクとして銅エッチングを行なって外層導体パターンを
形成する。最後に、不要となった外層ブランクサイズ部
分を切断除去して製品を得る。
【0004】而して、最近の多層プリント配線板では、
セットの高機能、高性能化に伴い高密度実装化が要求さ
れるようになってきている。そのため、必然的にプリン
ト配線板の多層化・高微細化が必要となってきており、
パターンの位置精度の向上とその確認が重要なテーマと
なっている。また、多層プリント配線板では、内層回路
基板の積層順相違の問題も重要である。そこで、積層順
相違やパターン位置精度を確認できるようになされた多
層プリント配線板がいくつか提案されている。
【0005】図4は、特開平3−250789号公報に
おいて開示された技術を示すものであって、図4(a)
には、外層ブランクサイズ切断部での断面図が示されて
おり、図4(b)、(c)には、内層回路基板の平面図
が示されている。図4(b)、(c)に示すように、内
層回路基板5の製品領域2外の外層ブランクサイズ3の
端部には、各内層回路基板の種別を示す表示導体パター
ン1が形成されている。この内層回路基板を積層してな
る多層プリント配線板では、外層ブランクサイズに切断
されたときに、外層ブランクサイズの基板端面に、図4
(a)に示すように、表示導体パターン1が現れる。そ
の露出部を目視することによって、各内層導体パターン
層の積層順相違を容易に判別することができる。
【0006】また、特開昭61−168293号公報に
は、図5(a)、(b)に示されるように、各内層回路
基板5の製品領域2の端部の同一位置に、その端部に中
心を持つ円形状の表示導体パターン1を配設することが
提案されている。この従来例では、これらの内層回路基
板を積層した後、外層ブランクサイズ3の部分を切断除
去すると、上記表示導体パターン1が製品の端面に露出
する。その露出部を目視することによって、各内層導体
パターン層のx方向およびy方向の積層位置ズレを判別
することができる。
【0007】
【発明が解決しようとする課題】上述した第1の従来例
では、内層回路基板の積層順相違は識別できるものの積
層位置ズレについては判別することができない。また、
第2の従来例では、積層順相違については判別すること
ができず、さらに、切断面に垂直方向の位置ズレについ
てはズレの程度の判別が困難でズレが公差内に入ってい
るか否かの判定が難しいという欠点があった。また、第
2の従来例では、内層回路基板の積層位置ズレの判別が
できるといっても、表示導体パターンを製品外形端に配
設しているため、内層回路基板積層後の工程ではなく、
最終工程の製品切り出し後にしか判別することができ
ず、不具合の発見が遅くなり、加工費を費やした後での
仕損となる。
【0008】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、x方向およびy方向の積層
位置ズレを同時に容易に判別できるようにすることであ
り、さらに内層回路基板の積層順相違と積層位置ズレの
両方を同時に判別できるようにすることである。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、内層導体パターンが形成された複
数の内層回路基板および外層基板を積層してなる多層プ
リント配線板において、各内層回路基板(5)には、外
層ブランクサイズ(3)の切断部を横切って、長方形
に、その切断部に平行な辺に切断部から離れるにつれて
幅が漸減するパターンが付加された形状の表示導体パタ
ーン(1)が形成されていることを特徴とする多層プリ
ント配線板、が提供される。
【0010】そして、より好ましくは、各内層回路基板
に形成された表示導体パターンの数が、積層順に従って
漸減または漸増しているか(図1、図2)、あるいは、
各内層回路基板に形成された表示導体パターンの長方形
の切断部に平行な辺の長さが、積層順に従って漸減また
は漸増している(図3)ようになされる。
【0011】
【作用】本発明の多層プリント配線板においては、外層
ブランクサイズの切断部に、長方形の外側および内側の
2辺に3角形のパターンを付加した形状の表示導体パタ
ーンが配設される。この表示導体パターンは、外層ブラ
ンクサイズに切断加工したときに切断断面に現れる。こ
の表示導体パターンの位置を目視することにより切断面
に平行な方向の位置ズレを検出することができる。ま
た、その表示導体パターンの寸法を観察することによ
り、切断面に垂直な方向の位置ズレを検出することがで
きる。さらに、表示導体パターンは、その数または寸法
が各層毎に異なるようになされているため、その数乃至
寸法を観察することにより内層回路基板の積層順相違を
認識することができる。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [第1の実施例]図1は、本発明の第1の実施例を示す
図であって、図1(a)は、内層回路基板の積層状態を
示す斜視図であり、図1(b)は平面図である。また、
図1(c)、(d)は、正常な積層状態を示す断面図と
位置ズレの起こった状態での断面図である。
【0013】図1(a)は、外層の基板を除去した状態
を示した図であって、同図に示されるように、各内層回
路基板5には表示導体パターン1が設けられる。この表
示導体パターン1は、製品領域2にかからないように、
製品領域2内のパターンと同時に、外層ブランクサイズ
3の端面となる部分に形成されるものである。すなわ
ち、図1(c)、(d)に示されるように、表示導体パ
ターン1は、内層導体パターン層5aにおいて形成され
るものである。なお、図1(a)では、各内層回路基板
5は片面回路基板として示されているが、その内の1乃
至複数枚を両面回路基板とすることができるものであ
る。
【0014】表示導体パターン1の形状は、図1(b)
に示すように、台形形状をなしており、その上底はズレ
公差寸法の許容値(公差±0.25mmの場合は0.5
mm)とし、またその下底は上底の2倍の寸法とし、ま
た高さは加工精度寸法(例えば0.25mm)とする。
台形の中心は外形ブランクサイズ3の端面に露出するよ
うに配設する。
【0015】表示導体パターン1の各層での数および位
置関係は、内層回路基板の上層第1層、即ち全体での第
2層目に台形を1個配置し、次層(第3層)では第2層
目と同一形状で同一位置に1個配置し、さらにx方向へ
0.25〜0.5mm離れた位置に同一形状の台形を1
個付加する。次々層(第4層)では、第3層と同一形状
のものを、同一位置に2個配置し、さらにx方向に0.
25〜0.5mm離れた位置に同一形状の台形を1個付
加する。以降の層も同様に前層で配置した台形の数にさ
らに1個台形を付加して行くものである。
【0016】本実施例においては、4枚の内層回路基板
1を積層しさらにその上下に外層基板を配置した、全体
で6層の導体層を持つ構造となっている。これら6枚の
基板は積層され一体化された後、ワークサイズである外
層ブランクサイズ3に切断して内層ブランクサイズ4の
部分を除去する。
【0017】この切断により切断面に現れるパターンを
図1(c)、(d)に示す。図1(c)では、表示導体
パターン1の台形形状の高さ(0.25mm)分が全て
の内層導体パターン層5aにおいて現れており、y方向
(切断面に直交する方向)での位置ズレは許容範囲内で
あることが分かる。また、x方向(切断面に平行な方
向)の位置ズレについても各層間の表示導体パターン1
の位置を比較することにより、各層間の積層位置ズレが
0.25mm以内に入っていると判定することができ
る。また、各層毎の表示導体パターン1の数を確認する
ことにより、積層順相違の生じていないことを判定する
ことができる。
【0018】図1(d)では、第3層および第5層にお
いて、表示導体パターン1の寸法が0.25mm以下と
なっている。よって、第3層および第5層では積層位置
ズレが許容範囲の0.25mm以上となっていることが
分かる。さらに、第4層では表示導体パターン1が他の
層に対して台形高さの半分の0.125mmだけずれて
いる。よって、第4層では0.125mmの積層位置ズ
レが生じていることが分かる。
【0019】[第2の実施例]図2は、本発明の第2の
実施例を示す図であって、図2(a)は、内層回路基板
の積層状態を示す斜視図であり、図2(b)は平面図で
ある。また、図2(c)、(d)は、正常な積層状態を
示す断面図と位置ズレの起こった状態での断面図であ
る。図2において、図1に示した第1の実施例の部分と
共通する部分には同一の参照番号が付せられているの
で、重複する説明は省略する。
【0020】第2の実施例の第1の実施例と相違する点
は、表示導体パターンが台形形状から六角形(四角形+
2つの2等辺三角形)になされた点である。すなわち、
本実施例においては、表示導体パターン1は、許容公差
寸法を満足する四角形(切断面に平行方向の幅0.25
mm、切断面に直交する方向の長さ0.5mm)とその
内側と外側に三角形を付加した形状になされている。ま
た、第3〜第5層において、六角形の表示導体パターン
間の距離は0.25〜0.5mmに設定されている。
【0021】図2(c)では、表示導体パターン1の四
角形の幅(0.25mm)分が全ての内層導体パターン
層5aにおいて現れており、y方向での位置ズレは許容
範囲内であることが分かる。また、x方向(切断面に平
行な方向)の位置ズレについても各層間の表示導体パタ
ーン1の位置を比較することにより、各層間の積層位置
ズレが0.25mm以内に入っていることが判定でき
る。
【0022】図2(d)では、第3層および第5層にお
いて、表示導体パターン1の寸法が0.25mm以下と
なっている。よって、第3層および第5層では積層位置
ズレが許容範囲の0.25mm以上となっていることが
分かる。さらに、第4層では表示導体パターン1が他の
層に対して四角形の幅の半分の0.125mmだけずれ
ている。よって、第4層では0.125mmの積層位置
ズレが生じていることが分かる。
【0023】[第3の実施例]図3は、本発明の第3の
実施例を示す図であって、図3(a)は、内層回路基板
の積層状態を示す斜視図であり、図3(b)は平面図で
ある。また、図3(c)は、正常な積層状態を示す断面
図である。図3において、図1に示した第1の実施例の
部分と共通する部分には同一の参照番号が付せられてい
るので、重複する説明は省略する。
【0024】第3の実施例の第1の実施例と相違する点
は、表示導体パターンが各層とも1個の台形形状であ
り、その台形の高さが下層にいくほど高くなされている
点である。すなわち、本実施例においては、表示導体パ
ターン1の台形形状は、上底を許容公差寸法の0.5m
m、下底を上底の2倍の1.0mmとし、積層順相違を
容易に判断できるように、第2層の高さを0.5mmと
し以降下層に行く毎に0.25mmずつ高くしている。
また、x方向の積層位置ズレを容易に判断できるように
台形の下底の位置を各層で共通にしている。
【0025】図3(c)では、表示導体パターン1の台
形の高さ(0.5、0.75、1.0、1.25mm)
分が全て現れており、y方向での位置ズレは許容範囲内
であることが分かる。また、x方向(切断面に平行な方
向)の位置ズレについても各層間の表示導体パターン1
の左端を比較することにより、各層間の積層位置ズレが
許容値内であることが判定できる。また、各層での表示
導体パターンの高さを観察することにより、積層順相違
が発生していないことを判定することができる。
【0026】
【発明の効果】以上説明したように、本発明による多層
プリント配線板は、外層ブランクサイズの切断部に、積
層位置ズレ許容範囲の奥行の長方形に2つの三角形を付
加した形状の表示導体パターンを形成するものであるの
で、一辺の表示のみでx方向およびy方向の位置ズレを
同時に判別することが可能になる。また、表示を外層ブ
ランクサイズの外周端面に設けているので、積層工程完
了後の外層ブランクサイズ加工工程により表示端面が現
れる。これにより、外層加工工程を行う前段階で不良検
出ができ仕損費を低減することが可能になる。また、表
示パターンの個数またはその形状を各層毎に異ならしめ
ているので、積層位置ズレの検出と同時に積層順相違を
判定することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の分解斜視図と、平面図
と、断面図。
【図2】本発明の第2の実施例の分解斜視図と、平面図
と、断面図。
【図3】本発明の第3の実施例の分解斜視図と、平面図
と、断面図。
【図4】第1の従来例の断面図と、内層回路基板の平面
図。
【図5】第2の従来例の平面図と、分解斜視図。
【符号の説明】
1 表示導体パターン 2 製品領域 3 外層ブランクサイズ 4 内層ブランクサイズ 5 内層回路基板 5a 内層導体パターン層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年8月10日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 内層導体パターンが形成された複数の内
    層回路基板および外層基板を積層してなる多層プリント
    配線板において、各内層回路基板には、外層ブランクサ
    イズの切断部を横切って、長方形に、その切断部に平行
    な2つの辺に切断部から離れるにつれて幅が漸減するパ
    ターンを付加した形状の表示導体パターンが1乃至複数
    個形成されていることを特徴とする多層プリント配線
    板。
  2. 【請求項2】 前記長方形の切断部に直交する辺の長さ
    はこの方向の内層回路基板の積層位置ズレ許容値であ
    り、かつ、前記少なくとも1つの長方形の切断部に直交
    する辺の少なくとも一方は各層において同一位置に配置
    されていることを特徴とする請求項1記載の多層プリン
    ト配線板。
  3. 【請求項3】 各内層回路基板に形成された前記表示導
    体パターンの数が、積層順に従って漸減または漸増して
    いることを特徴とする請求項1または2記載の多層プリ
    ント配線板。
  4. 【請求項4】 前記長方形の切断部に平行する辺の長さ
    はこの方向の内層回路基板の積層位置ズレ許容値であ
    り、かつ、隣接する層間では共通する個数の表示導体パ
    ターンは同一位置に配置され、かつ、同一層に複数の表
    示導体パターンが形成されているときには、表示導体パ
    ターン間の距離は切断部に平行な方向の内層回路基板の
    積層位置ズレ許容値の1乃至2倍になされていることを
    特徴とする請求項3記載の多層プリント配線板。
  5. 【請求項5】 各内層回路基板に形成された前記表示導
    体パターンの長方形の切断部に平行な辺の長さが、積層
    順に従って漸減または漸増していることを特徴とする請
    求項1記載の多層プリント配線板。
  6. 【請求項6】 各内層回路基板に形成された前記表示導
    体パターンの長方形の切断部に直交する辺の長さはこの
    方向の内層回路基板の積層位置ズレ許容値であり、か
    つ、切断部に平行な辺の長さは内層回路基板の積層順に
    従ってこの方向の内層回路基板の積層位置ズレ許容値ず
    つ漸増または漸減していることを特徴とする請求項5記
    載の多層プリント配線板。
JP7087763A 1995-02-16 1995-02-16 多層プリント配線板 Expired - Fee Related JP2638555B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7087763A JP2638555B2 (ja) 1995-02-16 1995-02-16 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7087763A JP2638555B2 (ja) 1995-02-16 1995-02-16 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH08222859A true JPH08222859A (ja) 1996-08-30
JP2638555B2 JP2638555B2 (ja) 1997-08-06

Family

ID=13924003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7087763A Expired - Fee Related JP2638555B2 (ja) 1995-02-16 1995-02-16 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2638555B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998309A (zh) * 2011-09-09 2013-03-27 深南电路有限公司 一种多层印刷电路板对位检测方法
CN110031749A (zh) * 2019-05-15 2019-07-19 星科金朋半导体(江阴)有限公司 一种基板层偏对位测试条及其监测方法
CN112584601A (zh) * 2019-09-27 2021-03-30 深南电路股份有限公司 一种电路板及其防呆方法、电子装置
CN114222418A (zh) * 2021-12-06 2022-03-22 深圳市鑫达辉软性电路科技有限公司 多层板偏位识别结构
CN116234151A (zh) * 2022-12-21 2023-06-06 镁佳(武汉)科技有限公司 一种印制电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876112A (ja) * 1981-11-01 1983-05-09 Goro Sasaki 濾滓硬化防止手段を有する濾過装置
JPS60153440A (ja) * 1984-01-20 1985-08-12 Honda Motor Co Ltd 内燃エンジンのアイドル回転数フイ−ドバツク制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876112A (ja) * 1981-11-01 1983-05-09 Goro Sasaki 濾滓硬化防止手段を有する濾過装置
JPS60153440A (ja) * 1984-01-20 1985-08-12 Honda Motor Co Ltd 内燃エンジンのアイドル回転数フイ−ドバツク制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998309A (zh) * 2011-09-09 2013-03-27 深南电路有限公司 一种多层印刷电路板对位检测方法
CN102998309B (zh) * 2011-09-09 2015-07-15 深南电路有限公司 一种多层印刷电路板对位检测方法
CN110031749A (zh) * 2019-05-15 2019-07-19 星科金朋半导体(江阴)有限公司 一种基板层偏对位测试条及其监测方法
CN110031749B (zh) * 2019-05-15 2024-03-12 星科金朋半导体(江阴)有限公司 一种基板层偏对位测试条及其监测方法
CN112584601A (zh) * 2019-09-27 2021-03-30 深南电路股份有限公司 一种电路板及其防呆方法、电子装置
CN114222418A (zh) * 2021-12-06 2022-03-22 深圳市鑫达辉软性电路科技有限公司 多层板偏位识别结构
CN116234151A (zh) * 2022-12-21 2023-06-06 镁佳(武汉)科技有限公司 一种印制电路板

Also Published As

Publication number Publication date
JP2638555B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
JP3840180B2 (ja) フレキシブルプリント配線板
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
JP2638555B2 (ja) 多層プリント配線板
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
JP4285461B2 (ja) 多層配線板の製造方法
JP4737055B2 (ja) 積層印刷配線基板
JP3740711B2 (ja) 多層プリント配線板
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法
JPH1051143A (ja) 多層プリント配線板の製造方法
JP4119702B2 (ja) 多層プリント配線板の検査方法
JPH11307890A (ja) プリント配線板
JPH01209794A (ja) 多層印刷配線板の製造方法
JPH09312237A (ja) 積層電子部品
JP2002329964A (ja) 多層プリント配線板の製造方法
JP2003152289A (ja) プリント配線板および多層プリント配線板
JP2009267162A (ja) プリント配線板
JP2009239165A (ja) 多層配線基板の製造方法および多層配線基板
KR100411253B1 (ko) 다층 세라믹 소자의 제조방법
JP2004079703A (ja) 積層基板及び積層基板の製造方法
JP3610591B2 (ja) 多層印刷配線板の製造方法
JPS61168293A (ja) 多層配線基板
JP2000183492A (ja) 多層プリント配線板の製造方法
KR19980041741A (ko) 다층인쇄회로기판 및 그 제조방법
JPH04337696A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees