JPH0822022B2 - ノイズリデューサ - Google Patents
ノイズリデューサInfo
- Publication number
- JPH0822022B2 JPH0822022B2 JP62031118A JP3111887A JPH0822022B2 JP H0822022 B2 JPH0822022 B2 JP H0822022B2 JP 62031118 A JP62031118 A JP 62031118A JP 3111887 A JP3111887 A JP 3111887A JP H0822022 B2 JPH0822022 B2 JP H0822022B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- subtractor
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7908—Suppression of interfering signals at the reproducing side, e.g. noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/911—Television signal processing therefor for the suppression of noise
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はノイズリデューサにに係り、特にビデオテー
プレコーダ（VTR）やビデオディスク等の再生ビデオ信
号やビデオカメラ出力などのビデオ信号中に含まれるノ
イズを、ビデオ信号のライン相関性又はフィールド（フ
レーム）相関性を利用して低減するノイズリデューサに
関する。
プレコーダ（VTR）やビデオディスク等の再生ビデオ信
号やビデオカメラ出力などのビデオ信号中に含まれるノ
イズを、ビデオ信号のライン相関性又はフィールド（フ
レーム）相関性を利用して低減するノイズリデューサに
関する。
（従来の技術） ビデオ信号はライン相関性又はフィールド（フレー
ム）相関性が強い性質があり、従来より、この相関性を
利用したノイズリデューサは、ビデオ信号中に含まれる
ノイズを低減するための有効な方法として実用化されて
いる。
ム）相関性が強い性質があり、従来より、この相関性を
利用したノイズリデューサは、ビデオ信号中に含まれる
ノイズを低減するための有効な方法として実用化されて
いる。
第７図及び第８図は従来のノイズリデューサの基本ブ
ロック構成図であり、第７図は非巡回型ライン（フィー
ルド又はフレーム）相関ノイズリデューサ，第８図は巡
回型ライン（フィールド又はフレーム）相関ノイズリデ
ューサと呼ばれるものである。
ロック構成図であり、第７図は非巡回型ライン（フィー
ルド又はフレーム）相関ノイズリデューサ，第８図は巡
回型ライン（フィールド又はフレーム）相関ノイズリデ
ューサと呼ばれるものである。
各図において、１はビデオ信号が入力される入力端
子、２は第１減算器、３はライン（又はフィールド又は
フレーム）ディレイライン（以下、単にディレイライン
と記す）、４は第２減算器、５は非線形回路、６は出力
端子である。
子、２は第１減算器、３はライン（又はフィールド又は
フレーム）ディレイライン（以下、単にディレイライン
と記す）、４は第２減算器、５は非線形回路、６は出力
端子である。
第７図においては、入力端子１からのビデオ信号は第
１減算器２の同相入力端子（＋），第２減算器４の同相
入力端子（＋）及びディレイライン３にそれぞれ供給さ
れ、更に、ディレイライン３で所定時間（例えば、１ラ
イン又は１フィールド又は１フレーム）遅延された出力
信号は第２減算器４の逆相入力端子（−）に供給され
る。
１減算器２の同相入力端子（＋），第２減算器４の同相
入力端子（＋）及びディレイライン３にそれぞれ供給さ
れ、更に、ディレイライン３で所定時間（例えば、１ラ
イン又は１フィールド又は１フレーム）遅延された出力
信号は第２減算器４の逆相入力端子（−）に供給され
る。
第２減算器４は、その同相入力端子（＋）に供給され
るビデオ信号からディレイライン３の出力ディレイビデ
オ信号を減算し、その出力信号を非線形回路５に供給す
る。第２減算器４の出力信号は非線形回路５でＫ（０≦
Ｋ＜１）倍された後、第１減算器２の逆相入力端子
（−）に供給される。
るビデオ信号からディレイライン３の出力ディレイビデ
オ信号を減算し、その出力信号を非線形回路５に供給す
る。第２減算器４の出力信号は非線形回路５でＫ（０≦
Ｋ＜１）倍された後、第１減算器２の逆相入力端子
（−）に供給される。
第１減算器２は、その同相入力端子（＋）に供給され
るビデオ信号から非線形回路５の出力信号を減算し、そ
の出力信号は出力端子６よりノイズリデューサ出力（出
力ビデオ信号）となって得られる。
るビデオ信号から非線形回路５の出力信号を減算し、そ
の出力信号は出力端子６よりノイズリデューサ出力（出
力ビデオ信号）となって得られる。
また、第８図の巡回型ノイズリデューサにおいては、
ディレイライン３の入力には第７図のもののように入力
端子１からのビデオ信号が供給されず第１減算器２の出
力信号が供給されるもので、その他の構成は第７図の非
巡回型ノイズリデューサと同様のものである。
ディレイライン３の入力には第７図のもののように入力
端子１からのビデオ信号が供給されず第１減算器２の出
力信号が供給されるもので、その他の構成は第７図の非
巡回型ノイズリデューサと同様のものである。
上記した第７図及び第８図に示す構成のノイズリデュ
ーサでは、第７図の場合のノイズは、 され、第８図の場合のノイズは、 される。そして、入力ビデオ信号がそのライン（又はフ
ィールド又はフレーム）相関性が強い場合には出力ビデ
オ信号がボケてしまうことはないが、相関性が弱い場合
には出力ビデオ信号が視覚上問題となる程度にボケてし
まう危険がある。
ーサでは、第７図の場合のノイズは、 され、第８図の場合のノイズは、 される。そして、入力ビデオ信号がそのライン（又はフ
ィールド又はフレーム）相関性が強い場合には出力ビデ
オ信号がボケてしまうことはないが、相関性が弱い場合
には出力ビデオ信号が視覚上問題となる程度にボケてし
まう危険がある。
また、出力ビデオ信号のボケを防ぐためには、第７図
及び第８図における第２減算器４の出力振幅が小さい場
合には、相関性が強く第２減算器４の出力はノイズ成分
だけと考え、第７図では非線形回路５のＫの値を0.5と
し、第８図では非線形回路５のＫの値を１に近い値（0.
7〜0.9程度）とし、また、第２減算器４の出力振幅が大
きい場合には、相関性が弱いと考え、第７図及び第８図
の非線形回路５のＫの値を０（ゼロ）とすることが行な
われる。
及び第８図における第２減算器４の出力振幅が小さい場
合には、相関性が強く第２減算器４の出力はノイズ成分
だけと考え、第７図では非線形回路５のＫの値を0.5と
し、第８図では非線形回路５のＫの値を１に近い値（0.
7〜0.9程度）とし、また、第２減算器４の出力振幅が大
きい場合には、相関性が弱いと考え、第７図及び第８図
の非線形回路５のＫの値を０（ゼロ）とすることが行な
われる。
更にまた、上記のことを理想的に行なうには、第９図
に示すようなディジタル回路手段による方法が知られて
いる。この第９図に示す回路は第８図のノイズリデュー
サをディジタル処理化するようにしたものである。な
お、第９図において、3aはデジタルメモリ（ライン又は
フィールド又はフレームメモリ）、5aはROM（Read Only
Memory）である。そして、非線形特性はROM5aで入出力
の表を作ることで理想的に決定される。
に示すようなディジタル回路手段による方法が知られて
いる。この第９図に示す回路は第８図のノイズリデュー
サをディジタル処理化するようにしたものである。な
お、第９図において、3aはデジタルメモリ（ライン又は
フィールド又はフレームメモリ）、5aはROM（Read Only
Memory）である。そして、非線形特性はROM5aで入出力
の表を作ることで理想的に決定される。
（発明が解決しようとする問題点） ところが、民生用機器のVTR,ビデオディスク，ビデオ
カメラ等においてはコストが重要なファクタであり、一
連のビデオ信号処理をディジタル回路で行なうことは、
近年LSI（大規模集積回路）の高集積化の進歩がめざま
しいとはいえ、アナログ回路に比べコスト高となり、現
在は実用化されていない。
カメラ等においてはコストが重要なファクタであり、一
連のビデオ信号処理をディジタル回路で行なうことは、
近年LSI（大規模集積回路）の高集積化の進歩がめざま
しいとはいえ、アナログ回路に比べコスト高となり、現
在は実用化されていない。
また、従来のアナログ回路では、第７図及び第８図に
おける非線形回路は、リミッタによって構成されてい
る。そして、第10図のリミッタによる非線形入出力特性
及び理想特性に示すように、リミッタの場合は斜線の部
分だけボケが多くなるといった問題点がある。
おける非線形回路は、リミッタによって構成されてい
る。そして、第10図のリミッタによる非線形入出力特性
及び理想特性に示すように、リミッタの場合は斜線の部
分だけボケが多くなるといった問題点がある。
そこで、本発明は上記した従来の技術の問題点を解決
して、アナログ信号処理に適した方法でノイズリデュー
サ出力のボケが従来のリミッタの場合よりも少ない非線
形カーブが得られるノイズリデューサを提供することを
目的とする。
して、アナログ信号処理に適した方法でノイズリデュー
サ出力のボケが従来のリミッタの場合よりも少ない非線
形カーブが得られるノイズリデューサを提供することを
目的とする。
（問題点を解決するための手段） 本発明は上記の目的を達成するために、ビデオ信号が
同相入力端子に入力され、同相入力端子に入力されるビ
デオ信号から逆相入力端子に入力されるアンプ出力信号
を減算して出力する第１の減算器と、この第１の減算器
の出力信号又は前記ビデオ信号が入力され、この入力信
号を所定時間遅延して出力するディレイラインと、前記
ビデオ信号が同相入力端子に入力され、前記ディレイラ
インの出力信号が逆相入力端子に入力され、同相入力端
子に入力される前記ビデオ信号から逆相入力端子に入力
される信号を減算して出力する第２の減算器と、この第
２の減算器の出力信号が入力され、この入力信号を全波
整流して出力する全波整流回路と、前記第２の減算器の
出力信号が入力され、この入力信号レベルに応じた前記
全波整流回路からの出力信号により、入力信号レベルが
所定値以下の場合は入力信号レベルが増える程その出力
信号レベルが増え、入力信号レベルが所定値以上の場合
は入力信号レベルが増える程その出力信号レベルが減る
ように利得が制御されて、前記アンプ出力信号を出力す
る電圧制御型アンプとを具備してなり、前記第１の減算
器の出力よりノイズリデューサ出力を得るようにしたこ
とを特徴とするノイズリデューサを提供するものであ
る。
同相入力端子に入力され、同相入力端子に入力されるビ
デオ信号から逆相入力端子に入力されるアンプ出力信号
を減算して出力する第１の減算器と、この第１の減算器
の出力信号又は前記ビデオ信号が入力され、この入力信
号を所定時間遅延して出力するディレイラインと、前記
ビデオ信号が同相入力端子に入力され、前記ディレイラ
インの出力信号が逆相入力端子に入力され、同相入力端
子に入力される前記ビデオ信号から逆相入力端子に入力
される信号を減算して出力する第２の減算器と、この第
２の減算器の出力信号が入力され、この入力信号を全波
整流して出力する全波整流回路と、前記第２の減算器の
出力信号が入力され、この入力信号レベルに応じた前記
全波整流回路からの出力信号により、入力信号レベルが
所定値以下の場合は入力信号レベルが増える程その出力
信号レベルが増え、入力信号レベルが所定値以上の場合
は入力信号レベルが増える程その出力信号レベルが減る
ように利得が制御されて、前記アンプ出力信号を出力す
る電圧制御型アンプとを具備してなり、前記第１の減算
器の出力よりノイズリデューサ出力を得るようにしたこ
とを特徴とするノイズリデューサを提供するものであ
る。
（作 用） 上記した構成のノイズリデューサにおいては、第２の
減算器の出力信号が入力される電圧制御型アンプの利得
を、入力信号レベルに応じて全波整流回路からの出力信
号により、入力信号レベルが所定値以下の場合は入力信
号レベルが増える程その出力信号レベルが増え、入力信
号レベルが所定値以上の場合は入力信号レベルが増える
程その出力信号レベルが減るように制御する。
減算器の出力信号が入力される電圧制御型アンプの利得
を、入力信号レベルに応じて全波整流回路からの出力信
号により、入力信号レベルが所定値以下の場合は入力信
号レベルが増える程その出力信号レベルが増え、入力信
号レベルが所定値以上の場合は入力信号レベルが増える
程その出力信号レベルが減るように制御する。
（実 施 例） 第１図及び第２図は本発明になるノイズリデューサの
基本ブロック構成図である。なお、以下の各図において
前出の第７図及び第８図中の同一構成部には同一番号を
付して、その説明を省略する。
基本ブロック構成図である。なお、以下の各図において
前出の第７図及び第８図中の同一構成部には同一番号を
付して、その説明を省略する。
第１図及び第２図では、第２減算器４の出力信号が供
給される非線形回路７を、電圧制御型アンプ（以下、VC
Aと記す）7aと全波整流回路7bとで構成し、第２減算器
２の出力信号がVCA7aと全波整流回路7bの入力端子に供
給されるようにする。
給される非線形回路７を、電圧制御型アンプ（以下、VC
Aと記す）7aと全波整流回路7bとで構成し、第２減算器
２の出力信号がVCA7aと全波整流回路7bの入力端子に供
給されるようにする。
また、全波整流回路7bは、第２減算器４の出力信号を
全波整流し、その出力信号はVCA7aの利得制御端子に供
給される。VCA7aは、第２減算器４の出力信号レベルに
応じて全波整流回路7bからの出力信号により、このVCA7
aの利得が変化するように制御され、第２減算器４の出
力信号レベル（即ち、非線形回路７への入力信号レベ
ル）が所定値（ビデオ信号の相関性が強いか弱いかを判
定するレベル）以下の場合は入力信号レベルが増える程
その出力信号レベルが増え、第２減算器４の出力信号レ
ベルが所定値以上の場合は入力信号レベルが増える程そ
の出力信号レベルが減るように制御される。
全波整流し、その出力信号はVCA7aの利得制御端子に供
給される。VCA7aは、第２減算器４の出力信号レベルに
応じて全波整流回路7bからの出力信号により、このVCA7
aの利得が変化するように制御され、第２減算器４の出
力信号レベル（即ち、非線形回路７への入力信号レベ
ル）が所定値（ビデオ信号の相関性が強いか弱いかを判
定するレベル）以下の場合は入力信号レベルが増える程
その出力信号レベルが増え、第２減算器４の出力信号レ
ベルが所定値以上の場合は入力信号レベルが増える程そ
の出力信号レベルが減るように制御される。
また、全波整流回路7bの利得などやVCA7aの制御電圧
−利得などを適切に設計することでVCA7aの入出力特性
を理想カーブに近い特性とすることは容易である。
−利得などを適切に設計することでVCA7aの入出力特性
を理想カーブに近い特性とすることは容易である。
第３図及び第４図は本発明になるノイズリデューサの
一実施例を示す図であり、第４図の回路図は第３図にお
ける第２減算器４とVCA7aと全波整流回路7bの具体的回
路例である。
一実施例を示す図であり、第４図の回路図は第３図にお
ける第２減算器４とVCA7aと全波整流回路7bの具体的回
路例である。
第３図において、入力端子１には色差信号（Ｒ−Ｙ又
はＢ−Ｙ）が入力される。3bは１ラインディレイライン
である。
はＢ−Ｙ）が入力される。3bは１ラインディレイライン
である。
また、第４図において、入力端子8aには色差信号が入
力され、これはクランプ回路9aを通ってNPNトランジス
タQ1のベースとNPNトランジスタQ15のベースに供給され
る。また、入力端子8bには１ラインディレイライン3bを
通った１ラインディレイ色差信号が入力され、これはク
ランプ回路9bを通ってNPNトランジスタQ2のベースとNPN
トランジスタQ16のベースに供給される。クランプ回路9
aとクランプ回路9bは等しい電位でクランプされ、クラ
ンプパルスcpは水平同期信号に相当する信号である。
力され、これはクランプ回路9aを通ってNPNトランジス
タQ1のベースとNPNトランジスタQ15のベースに供給され
る。また、入力端子8bには１ラインディレイライン3bを
通った１ラインディレイ色差信号が入力され、これはク
ランプ回路9bを通ってNPNトランジスタQ2のベースとNPN
トランジスタQ16のベースに供給される。クランプ回路9
aとクランプ回路9bは等しい電位でクランプされ、クラ
ンプパルスcpは水平同期信号に相当する信号である。
トランジスタQ1及びQ2で構成される差動アンプとトラ
ンジスタQ15及びQ16で構成される差動アンプとはともに
第３図の第２減算器４に相当する。また、NPNトランジ
スタQ3及びQ4で構成される差動アンプはVCA7aに相当
し、トランジスタQ4のベース電位とトランジスタQ3のベ
ース電位との差で利得は制御される。更にまた、NPNト
ランジスタQ5及びQ6で構成される差動アンプは利得制御
電圧によってVCA7aの出力電位が変動することを防いで
いる。
ンジスタQ15及びQ16で構成される差動アンプとはともに
第３図の第２減算器４に相当する。また、NPNトランジ
スタQ3及びQ4で構成される差動アンプはVCA7aに相当
し、トランジスタQ4のベース電位とトランジスタQ3のベ
ース電位との差で利得は制御される。更にまた、NPNト
ランジスタQ5及びQ6で構成される差動アンプは利得制御
電圧によってVCA7aの出力電位が変動することを防いで
いる。
また、VCA7aの出力はトランジスタQ4のコレクタ交流
電位であり、これはNPNトランジスタQ7のエミッタフォ
ロワを通って出力端子10に出力される。なお、各電流源
はI1＝I2＝I3,I10＝I11で、抵抗はR5＝R6になってい
る。
電位であり、これはNPNトランジスタQ7のエミッタフォ
ロワを通って出力端子10に出力される。なお、各電流源
はI1＝I2＝I3,I10＝I11で、抵抗はR5＝R6になってい
る。
VCA7aの利得は、（VBQ4−VBQ3）が約＋100mV以上で最
大であり、約R2/R1である。但し、VBQ4,VBQ3はそれぞれ
トランジスタQ4,Q3のベース電圧である。また、（VBQ4
−VBQ3）が小となる程、VCA7aの利得は小となり、約−1
00mV以下でおおよそ０となる。更にまた、（VBQ4−
VBQ3）＝０［Ｖ］で、VCA7aの利得は約R2/（2R1）とな
る。
大であり、約R2/R1である。但し、VBQ4,VBQ3はそれぞれ
トランジスタQ4,Q3のベース電圧である。また、（VBQ4
−VBQ3）が小となる程、VCA7aの利得は小となり、約−1
00mV以下でおおよそ０となる。更にまた、（VBQ4−
VBQ3）＝０［Ｖ］で、VCA7aの利得は約R2/（2R1）とな
る。
トランジスタQ15のコレクタ交流電圧vCQ15は第２減算
器４の逆相出力に相当し、トランジスタQ16のコレクタ
交流電圧vCQ16第２減算器４の同相出力に相当してお
り、NPNトランジスタQ11（Q12）のエミッタ交流電圧v
EQ11（Q12）はそれらの出力を上側に全波整流したもの
であり、PNPトランジスタQ9（Q10）のエミッタ交流電圧
vEQ9（Q10）はそれらの出力を下側に全波整流したもの
である。第５図（Ａ）に実線で示す曲線は上記トランジ
スタQ16のコレクタ交流電圧vCQ16の波形の例であり、そ
れに対応した、その他の上記各交流電圧の波形を同図
（Ａ）の破線と同図（Ｂ），（Ｃ）の実線で示す。
器４の逆相出力に相当し、トランジスタQ16のコレクタ
交流電圧vCQ16第２減算器４の同相出力に相当してお
り、NPNトランジスタQ11（Q12）のエミッタ交流電圧v
EQ11（Q12）はそれらの出力を上側に全波整流したもの
であり、PNPトランジスタQ9（Q10）のエミッタ交流電圧
vEQ9（Q10）はそれらの出力を下側に全波整流したもの
である。第５図（Ａ）に実線で示す曲線は上記トランジ
スタQ16のコレクタ交流電圧vCQ16の波形の例であり、そ
れに対応した、その他の上記各交流電圧の波形を同図
（Ａ）の破線と同図（Ｂ），（Ｃ）の実線で示す。
第２減算器４の出力が０の場合は、 （Vcc−R5・I10）＝（Vcc−R6・I11） であるから、 VBQ11（＝VBQ14）＝VBQ12（＝VBQ13） が成り立ち、また、 VBEQ11＝VBEQ12＝VBEQ13＝VBEQ14, VBEQ8＝GBEQ9＝VBEQ10 となるようにすると、 （VBQ4−VBQ3）＝R3・I7 となる。
但し、VBQ3,VBQ4,VBQ11,VBQ12,VBQ13,VBQ14はそれぞ
れトランジスタQ3,Q4,Q11,Q12,Q13,Q14のベース電圧で
あり、VBEQ8,VBEQ9,VBEQ10,VBEQ11,VBEQ12,VBEQ13,V
BEQ14はそれぞれPNPトランジスタQ8,Q9,Q10,NPNトラン
ジスタQ11,Q12,Q13,Q14のベース・エミッタ電圧であ
る。
れトランジスタQ3,Q4,Q11,Q12,Q13,Q14のベース電圧で
あり、VBEQ8,VBEQ9,VBEQ10,VBEQ11,VBEQ12,VBEQ13,V
BEQ14はそれぞれPNPトランジスタQ8,Q9,Q10,NPNトラン
ジスタQ11,Q12,Q13,Q14のベース・エミッタ電圧であ
る。
なお、第２減算器４の出力が小さい場合は、VCA7aの
利得を大としたいので、R3・I7は約100mV又はそれ以上
に設定する。
利得を大としたいので、R3・I7は約100mV又はそれ以上
に設定する。
第２減算器４の出力が０でない場合は、 （VBQ4−VBQ3）＝R3・I7−（vEQ11−vEQ9）となり、ま
た、vEQ11＝−vEQ9 であるから、 （VBQ4−VBQ3）＝R3・I7−2vEQ11となる。
た、vEQ11＝−vEQ9 であるから、 （VBQ4−VBQ3）＝R3・I7−2vEQ11となる。
但し、vEQ9,vEQ11はそれぞれトランジスタQ9,Q11のエ
ミッタ交流電圧である。
ミッタ交流電圧である。
従って、第２減算器４の出力の大きさを表わすvEQ11
に応じてVCA7aの利得が制御される。
に応じてVCA7aの利得が制御される。
VCA7aの利得は、（VBQ4−VBQ3）によって指数的に変
化するので、第10図に示す理想カーブに近い特性が得ら
れる。
化するので、第10図に示す理想カーブに近い特性が得ら
れる。
第２減算器４の同相出力（これは非線形回路７への入
力信号に対応する）の交流電圧波形が第５図（Ａ）に実
線で示すようなものである場合のVCA7aの出力（即ち、
非線形回路７の出力）の交流電圧波形を第５図（Ｄ）に
示す。図に示すように、第２減算器４の出力信号レベル
が或る所定値（第５図（Ａ）に２点鎖線で示すレベル）
のとき、非線形回路７の出力信号レベルが最大となり、
第５図（Ａ）の波形部分b,d,eのように、第２減算器４
の出力信号レベルが上記所定値以下では、非線形回路７
への入力信号レベルが増える程、その出力信号レベルが
増え、第５図（Ａ）の波形部分a,cのように、第２減算
器４の出力信号レベルが上記所定値以上では、非線形回
路７への入力信号レベルが増える程、その出力信号レベ
ルが減るように、非線形回路７を構成するVCA7aの利得
が制御される。
力信号に対応する）の交流電圧波形が第５図（Ａ）に実
線で示すようなものである場合のVCA7aの出力（即ち、
非線形回路７の出力）の交流電圧波形を第５図（Ｄ）に
示す。図に示すように、第２減算器４の出力信号レベル
が或る所定値（第５図（Ａ）に２点鎖線で示すレベル）
のとき、非線形回路７の出力信号レベルが最大となり、
第５図（Ａ）の波形部分b,d,eのように、第２減算器４
の出力信号レベルが上記所定値以下では、非線形回路７
への入力信号レベルが増える程、その出力信号レベルが
増え、第５図（Ａ）の波形部分a,cのように、第２減算
器４の出力信号レベルが上記所定値以上では、非線形回
路７への入力信号レベルが増える程、その出力信号レベ
ルが減るように、非線形回路７を構成するVCA7aの利得
が制御される。
なお、本発明は上述した実施例のものに限定されない
ことは言うまでもない。例えば、線順次色差信号や、更
に輝度信号や搬送色信号のノイズリデューサにも適用さ
れる。第６図はその一例を示す図である。同図におい
て、入力端子１には線順次色差信号（Ｒ−Y,B−Ｙ）が
入力され、２個の１ラインディレイライン3a,3bはそれ
ぞれ縦続に接続され、１個目の１ラインディレイライン
3aの出力信号と第１減算器２の出力信号はラインスイッ
チ11に供給され、ライン切換スイッチ信号によって切換
えられ、出力端子6a,6bにそれぞれ出力色差信号Ｒ−Y,B
−Ｙが得られる。
ことは言うまでもない。例えば、線順次色差信号や、更
に輝度信号や搬送色信号のノイズリデューサにも適用さ
れる。第６図はその一例を示す図である。同図におい
て、入力端子１には線順次色差信号（Ｒ−Y,B−Ｙ）が
入力され、２個の１ラインディレイライン3a,3bはそれ
ぞれ縦続に接続され、１個目の１ラインディレイライン
3aの出力信号と第１減算器２の出力信号はラインスイッ
チ11に供給され、ライン切換スイッチ信号によって切換
えられ、出力端子6a,6bにそれぞれ出力色差信号Ｒ−Y,B
−Ｙが得られる。
（発明の効果） 以上の如く、本発明になるノイズリデューサによれ
ば、第２の減算器の出力信号が入力される電圧制御型ア
ンプの利得を、入力信号レベルに応じて全波整流回路か
らの出力信号により、入力信号レベルが所定値以下の場
合は入力信号レベルが増える程その出力信号レベルが増
え、入力信号レベルが所定値以上の場合は入力信号レベ
ルが増える程その出力信号レベルが減るように制御する
ので、アナログ信号処理に適した方法でノイズリデュー
サ出力のボケが従来のリミッタの場合よりも少ない理想
カーブに近い特性の非線形カーブが得られ、ボケを視覚
上問題とならない程度に低減でき、特に、従来のリミッ
タに比べて、相関性が弱い部分でも高周波ノイズを有効
に低減でき、また、IC化にも非常に適しており、容易に
実現でき、コスト面でも優れているといった特長を有す
る。
ば、第２の減算器の出力信号が入力される電圧制御型ア
ンプの利得を、入力信号レベルに応じて全波整流回路か
らの出力信号により、入力信号レベルが所定値以下の場
合は入力信号レベルが増える程その出力信号レベルが増
え、入力信号レベルが所定値以上の場合は入力信号レベ
ルが増える程その出力信号レベルが減るように制御する
ので、アナログ信号処理に適した方法でノイズリデュー
サ出力のボケが従来のリミッタの場合よりも少ない理想
カーブに近い特性の非線形カーブが得られ、ボケを視覚
上問題とならない程度に低減でき、特に、従来のリミッ
タに比べて、相関性が弱い部分でも高周波ノイズを有効
に低減でき、また、IC化にも非常に適しており、容易に
実現でき、コスト面でも優れているといった特長を有す
る。
第１図及び第２図は本発明になるノイズリデューサの基
本ブロック構成図、第３図及び第４図は本発明になるノ
イズリデューサの一実施例を示す図、第５図は第４図の
各部の波形図、第６図は本発明になるノイズリデューサ
の他の例を示す図、第７図及び第８図は従来のノイズリ
デューサの基本ブロック構成図、第９図は第８図をディ
ジタル処理化するための従来のノイズリデューサの構成
図、第10図はリミッタによる非線形入出力特性及び理想
特性を示す図である。 1,8a,8b……入力端子、２……第１減算器、３……ディ
レイライン、 3b……１ラインディレイライン、４……第２減算器、6,
10……出力端子、７……非線形回路、 7a……電圧制御型アンプ（VCA）、 7b……全波整流回路、 9a,9b……クランプ回路、11……ラインスイッチ。
本ブロック構成図、第３図及び第４図は本発明になるノ
イズリデューサの一実施例を示す図、第５図は第４図の
各部の波形図、第６図は本発明になるノイズリデューサ
の他の例を示す図、第７図及び第８図は従来のノイズリ
デューサの基本ブロック構成図、第９図は第８図をディ
ジタル処理化するための従来のノイズリデューサの構成
図、第10図はリミッタによる非線形入出力特性及び理想
特性を示す図である。 1,8a,8b……入力端子、２……第１減算器、３……ディ
レイライン、 3b……１ラインディレイライン、４……第２減算器、6,
10……出力端子、７……非線形回路、 7a……電圧制御型アンプ（VCA）、 7b……全波整流回路、 9a,9b……クランプ回路、11……ラインスイッチ。
Claims (1)
- 【請求項１】ビデオ信号が同相入力端子に入力され、同
相入力端子に入力されるビデオ信号から逆相入力端子に
入力されるアンプ出力信号を減算して出力する第１の減
算器と、 この第１の減算器の出力信号又は前記ビデオ信号が入力
され、この入力信号を所定時間遅延して出力するディレ
イラインと、 前記ビデオ信号が同相入力端子に入力され、前記ディレ
イラインの出力信号が逆相入力端子に入力され、同相入
力端子に入力される前記ビデオ信号から逆相入力端子に
入力される信号を減算して出力する第２の減算器と、 この第２の減算器の出力信号が入力され、この入力信号
を全波整流して出力する全波整流回路と、 前記第２の減算器の出力信号が入力され、この入力信号
レベルに応じた前記全波整流回路からの出力信号によ
り、入力信号レベルが所定値以下の場合は入力信号レベ
ルが増える程その出力信号レベルが増え、入力信号レベ
ルが所定値以上の場合は入力信号レベルが増える程その
出力信号レベルが減るように利得が制御されて、前記ア
ンプ出力信号を出力する電圧制御型アンプと を具備してなり、 前記第１の減算器の出力よりノイズリデューサ出力を得
るようにしたことを特徴とするノイズリデューサ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031118A JPH0822022B2 (ja) | 1987-02-13 | 1987-02-13 | ノイズリデューサ |
| KR1019880001287A KR910003285B1 (ko) | 1987-02-13 | 1988-02-11 | 잡음 감쇠기 |
| US07/155,539 US4792855A (en) | 1987-02-13 | 1988-02-12 | Noise reducing circuit for video signal |
| EP88301218A EP0278786B1 (en) | 1987-02-13 | 1988-02-15 | Noise reducing circuit for video signal |
| DE8888301218T DE3877224T2 (de) | 1987-02-13 | 1988-02-15 | Schaltung zur reduzierung des rauschens fuer ein videosignal. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031118A JPH0822022B2 (ja) | 1987-02-13 | 1987-02-13 | ノイズリデューサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199576A JPS63199576A (ja) | 1988-08-18 |
| JPH0822022B2 true JPH0822022B2 (ja) | 1996-03-04 |
Family
ID=12322490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62031118A Expired - Lifetime JPH0822022B2 (ja) | 1987-02-13 | 1987-02-13 | ノイズリデューサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4792855A (ja) |
| EP (1) | EP0278786B1 (ja) |
| JP (1) | JPH0822022B2 (ja) |
| KR (1) | KR910003285B1 (ja) |
| DE (1) | DE3877224T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926361A (en) * | 1987-09-22 | 1990-05-15 | Hitachi, Ltd. | Digital noise reducer |
| US5260775A (en) * | 1990-03-30 | 1993-11-09 | Farouda Yves C | Time domain television noise reduction system |
| US5257109A (en) * | 1990-07-02 | 1993-10-26 | Akai Electric Co., Ltd. | Magnetic recording and reproducing apparatus |
| US5249064A (en) * | 1990-07-02 | 1993-09-28 | Akai Electric Co., Ltd. | Noise canceller for use in a magnetic reproducing apparatus |
| GB9600293D0 (en) * | 1996-01-08 | 1996-03-13 | Digi Media Vision Ltd | Improvements in or relating to noise reduction |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1605025A (en) * | 1975-04-25 | 1981-12-16 | British Broadcasting Corp | Noise reduction in electric signals |
| DE2809216A1 (de) * | 1976-04-27 | 1978-11-02 | Marconi Co Ltd | Einrichtung zur herabsetzung des rauschens in einem elektrischen eingangssignal |
| FR2393489A2 (fr) * | 1977-03-07 | 1978-12-29 | Marconi Co Ltd | Procede de reduction du bruit dans des signaux electriques |
| EP0004728B1 (en) * | 1978-04-03 | 1982-04-28 | British Broadcasting Corporation | Noise reduction in electrical signals |
| US4263616A (en) * | 1979-12-03 | 1981-04-21 | Zenith Radio Corporation | Signal peaking method and apparatus |
| US4261014A (en) * | 1979-12-03 | 1981-04-07 | Zenith Radio Corporation | Spot arrest system |
| US4415920A (en) * | 1980-09-19 | 1983-11-15 | Canon Kabushiki Kaisha | Image signal processing unit |
| US4331971A (en) * | 1980-11-19 | 1982-05-25 | Zenith Radio Corporation | Mode decision controller for selectively actuating a chrominance bandwith enhancement in a television receiver |
| NL8102181A (nl) * | 1981-05-04 | 1982-12-01 | Philips Nv | Ruisonderdrukkingsschakeling voor een videosignaal. |
| US4760449A (en) * | 1985-04-03 | 1988-07-26 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
-
1987
- 1987-02-13 JP JP62031118A patent/JPH0822022B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-11 KR KR1019880001287A patent/KR910003285B1/ko not_active IP Right Cessation
- 1988-02-12 US US07/155,539 patent/US4792855A/en not_active Expired - Lifetime
- 1988-02-15 EP EP88301218A patent/EP0278786B1/en not_active Expired - Lifetime
- 1988-02-15 DE DE8888301218T patent/DE3877224T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3877224T2 (de) | 1993-07-22 |
| EP0278786A1 (en) | 1988-08-17 |
| DE3877224D1 (de) | 1993-02-18 |
| KR880010409A (ko) | 1988-10-08 |
| US4792855A (en) | 1988-12-20 |
| EP0278786B1 (en) | 1993-01-07 |
| KR910003285B1 (ko) | 1991-05-25 |
| JPS63199576A (ja) | 1988-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514469B2 (ja) | ||
| JPH0822022B2 (ja) | ノイズリデューサ | |
| JPS6321394B2 (ja) | ||
| US5159442A (en) | Color signal processing apparatus | |
| US4931857A (en) | Voltage controlled comb filter | |
| JP3161178B2 (ja) | 雑音低減装置 | |
| JPH02231890A (ja) | 雑音低減回路 | |
| JP3128331B2 (ja) | 再生色信号処理回路 | |
| JPS58223973A (ja) | ノイズリダクシヨン回路 | |
| JPH026710Y2 (ja) | ||
| JPH0514468B2 (ja) | ||
| JPS6148312B2 (ja) | ||
| JP2564987B2 (ja) | 映像信号処理回路 | |
| JPH0215784A (ja) | ノイズ低減回路 | |
| JPS5939952B2 (ja) | ハンソウイロシンゴウシヨリカイロ | |
| JPS62200995A (ja) | 色雑音低減回路 | |
| JPS6167385A (ja) | 色信号処理装置 | |
| JPS5935542B2 (ja) | テレビジヨン受像機の直流分再生装置 | |
| JPH0681269B2 (ja) | 映像信号処理装置 | |
| JPS6374383A (ja) | 色ノイズ低減回路 | |
| JPS6374387A (ja) | 色ノイズ低減回路 | |
| JPH04120980A (ja) | 水平輸郭補償回路 | |
| JPH01198879A (ja) | ノイズリダクシヨン装置 | |
| JPH0244973A (ja) | ノイズ低減装置 | |
| JPH01220977A (ja) | 画質自動制御回路 |