JPH08204555A - 周波数シンセサイザ装置 - Google Patents

周波数シンセサイザ装置

Info

Publication number
JPH08204555A
JPH08204555A JP7028863A JP2886395A JPH08204555A JP H08204555 A JPH08204555 A JP H08204555A JP 7028863 A JP7028863 A JP 7028863A JP 2886395 A JP2886395 A JP 2886395A JP H08204555 A JPH08204555 A JP H08204555A
Authority
JP
Japan
Prior art keywords
signal
output
time constant
phase difference
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7028863A
Other languages
English (en)
Other versions
JP3226742B2 (ja
Inventor
Shunsuke Hirano
俊介 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP02886395A priority Critical patent/JP3226742B2/ja
Publication of JPH08204555A publication Critical patent/JPH08204555A/ja
Application granted granted Critical
Publication of JP3226742B2 publication Critical patent/JP3226742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 引込み動作時や突然の位相同期外れに対し
て、ローパスフィルタの時定数を自動的に切換えて、速
やかに安定状態に復帰する。 【構成】 電圧制御発振器1の出力を分周した信号と基
準信号との位相差が一定範囲内にあるかどうかを判定す
る位相比較手段3と、この位相差が一定範囲を超えてい
ると位相比較手段により判断されたときにローパスフィ
ルタ4の時定数をより小さい値に切換える信号を出力す
るフィルタ時定数切換手段5とを設ける。電圧制御発振
器の出力を分周した信号と基準信号との位相差が大きい
ときは、ローパスフィルタの時定数が自動的に小さい値
に設定され、速やかな引込みが行なわれる。引込みによ
り位相差が一定範囲内に戻った時は、それから一定時間
が経過するまで、ローパスフィルタの時定数が小さい値
に維持され、その後大きい時定数に変更される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信分野など、幅広い
分野において、希望周波数の信号を作り出すために使用
される周波数シンセサイザ装置に関し、特に、安定状態
への迅速な復帰を可能にしたものである。
【0002】
【従来の技術】任意の希望周波数の信号を出力する従来
の周波数シンセサイザ装置は、図6に示すように、印加
電圧に応じた周波数の信号を出力する電圧制御発振器1
と、設定された分周比で電圧制御発振器1の出力を分周
する可変分周器2と、基準信号と可変分周器2の出力と
の位相差を出力する位相比較器3と、位相比較器3の出
力を平均化するローパスフィルタ4とを備えている。
【0003】この周波数シンセサイザ装置では、電圧制
御発振器1の出力周波数が、可変分周器2と位相比較器
3とローパスフィルタ4とを結ぶフィードバックループ
によって制御される。
【0004】可変分周器2は、外部より設定された分周
比に基づいて、電圧制御発振器1の出力を分周し、位相
比較器3は、可変分周器2の出力と基準信号との位相を
比較して位相差を出力する。位相比較器3の出力は、ロ
ーパスフィルタ4で平均化された後に電圧制御発振器1
の制御電圧端子に入力する。電圧制御発振器1は、制御
電圧端子に加わる電圧に応じて、出力する信号の周波数
を変化させ、この信号は外部に出力されるとともに可変
分周器2に入力する。
【0005】このフィードバックループにより、周波数
シンセサイザの電圧制御発振器1における出力周波数
は、基準信号の周波数と可変分周器2の分周比との積
(以下、設定周波数)になったところで安定する。
【0006】この周波数シンセサイザ装置では、可変分
周器2に新しい分周比が設定されてから電圧制御発振器
1の出力周波数が安定するまでの時間(以下、引き込み
時間)はローパスフィルタ4の時定数に依存する。引き
込み時間を短縮するには、ローパスフィルタ4の時定数
を小さくすれば良いが、そうした場合に、電圧制御発振
器1の出力の信号純度が劣化する。電圧制御発振器1の
出力の信号純度を向上させるには、ローパスフィルタ4
の時定数を大きくすれば良いが、この場合は引き込み時
間が長くなる。このように電圧制御発振器1の出力の信
号純度と引き込み時間とは相反する性質を有しており、
これらを両立させることはできない。
【0007】そこで、従来この点を解決するために、引
き込み時においてローパスフィルタの時定数を切り換え
ることが行なわれている。
【0008】このローパスフィルタの時定数を切換える
従来の周波数シンセサイザ装置は、図7に示すように、
ローパスフィルタの時定数の切換えを制御する信号(以
下、フィルタ切換信号)がローパスフィルタ4に入力さ
れ、このフィルタ切換信号の制御でローパスフィルタ4
の時定数が変更される。その他の構成は、図6の装置と
変わりがない。
【0009】この装置では、可変分周器2の分周比の設
定値を変更すると、位相比較器3に入力する基準信号と
可変分周器2の出力との位相同期が外れ、周波数シンセ
サイザ装置の出力が不安定状態になる。そこで、可変分
周器2の分周比を変更すると同時に、フィルタ切換信号
の制御によりローパスフィルタ4の時定数を小さくす
る。それにより周波数シンセサイザ装置の応答が速くな
り、急速に電圧制御発振器1の出力周波数が設定周波数
に近づく。電圧制御発振器1の出力が安定した段階で、
フィルタ切換信号の制御により、ローパスフィルタ4の
時定数を大きくする。こうすることにより、電圧制御発
振器1の出力の信号純度が向上する。
【0010】このローパスフィルタ4の時定数の切換え
が可能な従来の周波数シンセサイザ装置は、引き込み動
作開始時のローパスフィルタ4の時定数を小さくして引
き込み時間を短縮し、引き込んだ後にローパスフィルタ
4の時定数を大きくして電圧制御発振器1の出力の信号
純度を向上させることにより、引き込み時間の短縮と出
力の信号純度向上とを同時に実現している。
【0011】
【発明が解決しようとする課題】しかし、従来の周波数
シンセサイザ装置では、外部からの信号でローパスフィ
ルタ4の時定数を切り換えているため、周波数シンセサ
イザ装置が引き込み動作を行なう度にフィルタ切換信号
を入力しなければならないという問題点がある。また、
周波数シンセサイザ装置の設定周波数を変更する時以外
に、突然位相同期が外れたような場合には、ローパスフ
ィルタの時定数が大きいままなので、安定状態に復帰す
るまでに多くの時間が掛かり、場合によっては、復帰で
きないという問題点がある。
【0012】本発明は、こうした従来の問題点を解決す
るものであり、引き込み動作時や突然の位相同期外れに
対して、ローパスフィルタの時定数を自動的に切り換え
て、速やかに安定状態に復帰することができる周波数シ
ンセサイザ装置を提供することを目的としている。
【0013】
【課題を解決するための手段】そこで、本発明では、電
圧制御発振器と、この電圧制御発振器の出力周波数を制
御する信号をローパスフィルタを介して電圧制御発振器
にフィードバックするフィードバックループとを備える
周波数シンセサイザ装置において、電圧制御発振器の出
力を分周した信号と基準信号との位相差が一定範囲内に
あるかどうかを判定する位相比較手段と、この位相差が
一定範囲を超えていると位相比較手段により判断された
ときにローパスフィルタの時定数をより小さい値に切換
える信号を出力するフィルタ時定数切換手段とを設けて
いる。
【0014】また、フィルタ時定数切換手段が、位相比
較手段によりこの位相差が一定範囲内に戻ったと判断さ
れたときから一定時間経過した後に、ローパスフィルタ
の時定数をより大きい値に切換えるように構成してい
る。
【0015】また、フィルタ時定数切換手段が、位相比
較手段によりこの位相差が一定範囲内に戻ったと判断さ
れたときにカウンタを起動する信号を出力し、カウンタ
が一定数を計時したときに、時定数のより大きい値への
切換えを行なうように構成している。
【0016】
【作用】そのため、電圧制御発振器の出力を分周した信
号と基準信号との位相差が大きくずれているときは、ロ
ーパスフィルタの時定数が自動的に小さい値に設定さ
れ、速やかな引き込みが行なわれる。この引き込みによ
って、位相差が一定範囲内に戻ったときは、その時点か
ら一定時間が経過するまで、ローパスフィルタの時定数
が小さい値に維持され、その後、大きい値の時定数に変
更される。
【0017】こうすることによって、位相差が一定範囲
を外れている間の引き込み動作を急激なものとすること
ができ、安定状態への迅速な復帰が可能になる。
【0018】
【実施例】本発明の実施例における周波数シンセサイザ
は、図1に示すように、電圧制御発振器1と、電圧制御
発振器1の出力周波数を設定された分周比で分周する可
変分周器2と、可変分周器2の出力と基準信号との間の
位相差を出力するとともに、その位相差が所定範囲を超
えたときに判定信号32を出力する位相比較器3と、位相
比較器3から出力された位相差信号を平均するローパス
フィルタ4と、位相比較器3の判定信号32に基づいてロ
ーパスフィルタ4の時定数を切換えるモード切換手段5
と、位相差が所定範囲に戻った時点から一定数をカウン
トするカウンタ6とを備えている。
【0019】この周波数シンセサイザでは、位相比較器
3が、基準信号と可変分周器2の出力との位相差を比較
し、位相差に基づいてパルス幅が増減する位相差検出信
号31をローパスフィルタ4に出力するとともに、その位
相差が例えば0〜2πの範囲を超えたときに、判定信号
32をモード切換手段5に出力する。
【0020】判定信号32を受けたモード切換手段5は、
ローパスフィルタ4の時定数を小さい値に切換えるフィ
ルタ切換信号52を出力し、その結果、電圧制御発振器1
の出力周波数が短期間の引き込みで修正され、基準信号
と可変分周器2出力との位相差が2π以下に戻る。
【0021】位相差が2π以下に減少すると、位相比較
器3は、モード切換手段5に出力していた判定信号32を
停止し、これを受けてモード切換手段5は、カウンタ6
の計数開始を指令するイネーブル信号51を出力し、カウ
ンタ6は、基準信号のパルスをカウントする。
【0022】カウンタ6は、カウント値が一定数に達す
ると、キャリー信号61を出力し、モード切換手段5は、
これを受けて、ローパスフィルタ4の時定数を元の大き
さに戻すフィルタ切換信号52を出力する。また、カウン
タ6は、キャリー信号61によってカウント値をリセット
する。
【0023】その結果、電圧制御発振器1の出力周波数
が設定周波数から大きく外れているときには、電圧制御
発振器1に対して迅速なフィードバックが掛かり、その
出力周波数の設定周波数からのずれが小さいときには、
安定的なフィードバックが掛かることになる。
【0024】位相比較器3は、図2に示すように、基準
信号を2分周する2分周回路301と、可変分周器2の出
力信号を2分周する2分周回路302と、2分周回路301及
び2分周回路302の位相差を出力する排他的論理和回路3
03と、基準信号と可変分周器2出力との位相差が2πを
超えるまでは1レベルを出力し、その位相差が2πを超
えると基準信号に同期して0レベルを出力するDフリッ
プフロップ回路304と、基準信号と可変分周器2出力と
の位相差が2πを超えるまでは1レベルを出力し、その
位相差が2πを超えると可変分周器2の出力に同期して
0レベルを出力するDフリップフロップ回路305と、D
フリップフロップ回路305が1レベルを出力している間
は排他的論理和回路303の出力の反転信号を出力し、D
フリップフロップ回路305が0レベルを出力している間
は1レベルを出力するNAND回路306と、Dフリップ
フロップ回路304が1レベルを出力している間は排他的
論理和回路303と同じ出力を、また、Dフリップフロッ
プ回路304が0レベルを出力している間は1レベルを位
相差検出信号31として出力するNAND回路307と、D
フリップフロップ回路304及びDフリップフロップ回路3
05の少なくとも一方が0レベルを出力している間、1レ
ベルの判定信号32を出力するNAND回路308とを備え
ている。
【0025】基準信号は2分周回路301に入力するとと
もにDフリップフロップ回路304のクロック端子に入力
し、また、可変分周器2の出力信号は2分周回路302に
入力するとともにDフリップフロップ回路305のクロッ
ク端子に入力する。2分周回路301、302の出力は、排他
的論理和回路303に入力し、排他的論理和回路303の出力
は3分岐され、Dフリップフロップ回路304、305の各D
端子とNAND回路306に入力する。Dフリップフロッ
プ回路304のQバー出力は3分岐され、NAND回路30
7、308及びDフリップフロップ回路305の負論理のセッ
ト端子に入力する。Dフリップフロップ回路305のQ出
力は3分岐され、NAND回路306、308及びDフリップ
フロップ回路304の負論理のクリア端子に入力する。N
AND回路306の出力はNAND回路307に入力し、NA
ND回路307の出力は位相差検出信号31として出力さ
れ、NAND回路308の出力は判定信号32として出力さ
れる。
【0026】この位相比較器3は、排他的論理和回路型
であるため、周波数シンセサイザ装置の出力の周波数に
よって安定状態での基準信号と可変分周器2の出力信号
との位相差は異なり、0〜2πの範囲の値を取り得る。
この範囲では、Dフリップフロップ回路304のQバー出
力とDフリップフロップ回路305のQ出力とは、ともに
1レベルを出力し、これにより排他的論理和回路303の
出力はNAND回路306とNAND回路307とを介して位
相差検出信号31として出力され、NAND回路308は判
定信号32として0レベルを出力する。
【0027】基準信号に対し可変分周器2の出力信号の
位相が2π以上遅れると、Dフリップフロップ回路304
のQバー出力は0レベルになり、これにより位相差検出
信号31と判定信号32はともに1レベルとなる。基準信号
に対し可変分周器2の出力信号の位相が進むと、これに
より位相差検出信号31が0レベルに、判定信号32は1レ
ベルになる。即ち、判定信号32は、前記位相差が0〜2
πの範囲内では0レベルを出力し、前記位相差が0〜2
πの範囲外では1レベルを出力する。
【0028】また、モード切換手段5は、図3に示すよ
うに、判定信号32の立上りに応じてフィルタ切換信号52
を出力するポジティブエッジトリガ型のDフリップフロ
ップ回路502と、判定信号32の立下りに応じてイネーブ
ル信号51を出力するネガティブエッジトリガ型のDフリ
ップフロップ回路501とを備えている。
【0029】このDフリップフロップ回路501及びDフ
リップフロップ回路502のD端子は1レベルと接続され
ている。また、それぞれクロック端子には、位相比較器
3からの判定信号32が入力し、各クリア端子には、カウ
ンタ6から出力されるキャリー信号61が入力する。
【0030】このモード切換手段5では、位相比較器3
の判定信号32が0レベルから1レベルに変わると、Dフ
リップフロップ回路502がQ出力としてフィルタ切換信
号52を出力し、また、判定信号32が1レベルから0レベ
ルに変わると、Dフリップフロップ回路501がQ出力と
してイネーブル信号51を出力する。また、このイネーブ
ル信号51で計数を開始したカウンタ6が一定数をカウン
トした後、キャリー信号61を出力すると、Dフリップフ
ロップ回路501及びDフリップフロップ回路502のクリア
端子に入力し、フィルタ切換信号52及びイネーブル信号
51の出力を停止する。
【0031】また、ローパスフィルタ4は、図4に示す
ように、位相差検出信号31が入力するバッファ401と、
コントロール入力端子に入力するフィルタ切換信号52に
よって出力状態を切換えるトライステートバッファ40
2、403と、複数の抵抗404〜409とコンデンサ410〜412と
を備えており、各抵抗404〜409の一端はコンデンサ410
〜412を介して接地されている。
【0032】バッファ401は抵抗404に接続し、抵抗404
の他端はコンデンサ410と抵抗405とに接続し、抵抗405
の他端は、コンデンサ411と抵抗408と抵抗406とに接続
し、抵抗408の他端はトライステートバッファ402の出力
端子と接続し、抵抗406の他端は、ローパスフィルタ4
の出力として電圧制御発振器1の制御電圧端子に接続す
る。また、抵抗406は抵抗407の一端にも接続し、抵抗40
7の他端はコンデンサ412と抵抗409とに接続し、抵抗408
の他端はトライステートバッファ403の出力端子に接続
している。
【0033】このローパスフィルタでは、フィルタ切換
信号52が0レベルのときは、トライステートバッファ40
2及びトライステートバッファ403の出力はハイインピー
ダンス状態となり、ローパスフィルタ4の時定数は抵抗
408と抵抗409とを除いた部分で決まる。フィルタ切換信
号52が1レベルのときは、トライステートバッファ402
とトライステートバッファ403の入出力は導通し、ロー
パスフィルタ4の時定数は小さくなる。即ち、フィルタ
切換信号52の制御によりローパスフィルタ4の時定数を
切換えることができる。
【0034】次に、周波数シンセサイザ装置の引き込み
時の動作について、図5のタイミングチャートを参照し
ながら説明する。以下の説明は、安定状態から設定周波
数を高くしたときの動作についての説明であるが、安定
状態から設定周波数を低くしたときの動作についても同
様に考えることができる。
【0035】時刻t1で周波数シンセサイザ装置の設定
周波数を変更すると、可変分周器2の出力の周波数が瞬
間的に変化し、基準信号に対する可変分周器2の出力信
号の位相遅れが蓄積されていく。
【0036】時刻t2で位相遅れが2π以上になると、
位相比較器3の出力する判定信号32が1レベルに変化
し、それに伴って、モード切換手段5がフィルタ切換信
号52を1レベルに変え、その結果、ローパスフィルタ4
の時定数が小さくなる。一方、位相比較器3から出力さ
れる位相差検出信号31は1レベルに固定され、ローパス
フィルタ4には急速に電荷がチャージされる。そのた
め、電圧制御発振器1の出力の周波数は急速に設定周波
数に近づく。
【0037】時刻t3において、基準信号に対する可変
分周器2の出力の位相差が0〜2πの範囲に入ると、位
相比較器3の出力する判定信号32が0レベルにダウン
し、モード切換手段5が、この立下りエッジにより、カ
ウンタ6に送るイネーブル信号51を1レベルに変え、そ
れに伴ってカウンタ6は基準信号の計数を開始する。
【0038】カウンタ6は、一定数nまで計数するとキ
ャリー信号61を出力し、このキャリー信号61を受けたモ
ード切換手段5は、イネーブル信号51とフィルタ切換信
号52とを0レベルに変え、それによってカウンタ6はカ
ウント値をリセットし、また、ローパスフィルタ4の時
定数は元に戻る。その結果、周波数シンセサイザ装置は
安定状態になる。
【0039】このように、実施例の周波数シンセサイザ
装置では、基準信号に対して可変分周器の出力の位相差
が所定範囲内にあるかどうかを判定し、位相差が所定範
囲から外れる場合には、ローパスフィルタの時定数を小
さくし、位相差が所定範囲内に戻った時点からカウンタ
で計数を開始し、所定値の計数が終了した後に、ローパ
スフィルタの時定数を大きくする、という一連の動作を
全て自動的に行なっている。そのため、引き込み動作時
に外部から制御信号を入力してローパスフィルタの時定
数を切換えるなどの措置が全く必要ない。
【0040】また、周波数シンセサイザ装置の出力が安
定している状態のときでも、基準信号と可変分周器の出
力との位相差を常に位相比較器でモニタしているため、
突然、位相同期が外れたような場合でも、ローパスフィ
ルタの時定数を自動的に切り換えることができ、それに
より速やかに安定状態に復帰することができる。
【0041】また、実施例の周波数シンセサイザ装置で
は、位相比較器3で排他的論理和回路を使って基準信号
と可変分周器2の出力信号との位相差を比較しており、
そのため、この位相差が所定範囲内に入った時点では、
設定周波数と電圧制御発信器1の出力周波数とはまだ異
なっている。しかし、判定信号32の立下がった後も、カ
ウンタ6が所定値の計数を終了するまでフィルタ切換信
号52が保持されるため、速やかな引き込み動作が可能で
ある。
【0042】なお、位相比較器が、基準信号と可変分周
器の出力信号との位相が一致したときに判定信号を立下
げ、それに伴って安定状態に入るように構成することも
できる。しかし、この場合には、引き込み過程におい
て、周波数が大きく異なっているにもかかわらず位相差
が瞬間的に0になったようなときに、時定数が大きい値
に切換わり、その後、再び時定数が小さい値に戻るとい
うように、引き込み過程での時定数の変動が発生しやす
い。
【0043】その点、実施例の装置の位相比較器3で
は、判定信号32が立下がった後も、カウンタ6が計数を
終了するまで、フィルタ切換信号52が保持されるので、
ローパスフィルタ4の時定数が引き込み過程で変動する
ことがない。また、位相が一致した時点で判定信号を立
下げる場合には、電圧制御発振器1の出力周波数を緩や
かに設定周波数に近づけて行かざるを得ないが、実施例
の位相比較器3では、基準信号と可変分周器出力との位
相差が所定範囲に入った時点で判定信号32を立下げてい
るため、引き込み動作の初期段階では、電圧制御発振器
1の出力周波数を急激に設定周波数に近づけることが可
能であり、周波数シンセサイザ装置の応答を速めること
ができ、速やかな引き込み動作を行なうことができる。
【0044】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の周波数シンセサイザ装置は、基準信号と可
変分周器出力との位相差に応じて、ローパスフィルタの
時定数を自動的に切換えることができ、出力周波数の設
定を変更したり、突発的に出力周波数が変動したとき
に、速やかな引き込み動作を行なうことができる。
【0045】また、この位相差が所定範囲内に入った時
点から一定期間をカウントして、その間、ローパスフィ
ルタの小さい時定数を維持することにより、安定的で迅
速な引き込み動作が可能となる。
【図面の簡単な説明】
【図1】本発明の実施例における周波数シンセサイザ装
置の構成を示すブロック図、
【図2】実施例のシンセサイザ装置における位相比較器
の構成を示す回路図、
【図3】実施例のシンセサイザ装置におけるモード切換
手段の構成を示す回路図、
【図4】実施例のシンセサイザ装置におけるローパスフ
ィルタの構成を示す回路図、
【図5】実施例のシンセサイザ装置の動作を示すタイミ
ングチャート図、
【図6】従来の周波数シンセサイザ装置の構成を示すブ
ロック図、
【図7】従来の他の周波数シンセサイザ装置の構成を示
すブロック図である。
【符号の説明】
1 電圧制御発信器 2 可変分周器 3 位相比較器 4 ローパスフィルタ 5 モード切換手段 6 カウンタ 31 位相差検出信号 32 判定信号 51 イネーブル信号 52 フィルタ切換信号 61 キャリー信号 301、302 2分周器 303 排他的論理和回路 304、305、501、502 Dフリップフロップ回路 306〜308 NAND回路 401 バッファ 402、403 トライステートバッファ 404〜409 抵抗 410〜412 コンデンサ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電圧制御発振器と、この電圧制御発振器
    の出力周波数を制御する信号をローパスフィルタを介し
    て電圧制御発振器にフィードバックするフィードバック
    ループとを備える周波数シンセサイザ装置において、 前記電圧制御発振器の出力を分周した信号と基準信号と
    の位相差が一定範囲内にあるかどうかを判定する位相比
    較手段と、 前記位相差が一定範囲を超えていると前記位相比較手段
    により判断されたときに前記ローパスフィルタの時定数
    をより小さい値に切換える信号を出力するフィルタ時定
    数切換手段とを設けたことを特徴とする周波数シンセサ
    イザ装置。
  2. 【請求項2】 前記フィルタ時定数切換手段が、前記位
    相比較手段により前記位相差が一定範囲内に戻ったと判
    断されたときから一定時間経過した後に、前記ローパス
    フィルタの時定数をより大きい値に切換えることを特徴
    とする請求項1に記載の周波数シンセサイザ装置。
  3. 【請求項3】 前記フィルタ時定数切換手段が、前記位
    相比較手段により前記位相差が一定範囲内に戻ったと判
    断されたときにカウンタを起動する信号を出力し、前記
    カウンタが一定数を計時したときに、前記時定数のより
    大きい値への切換えを行なうことを特徴とする請求項2
    に記載の周波数シンセサイザ装置。
JP02886395A 1995-01-26 1995-01-26 周波数シンセサイザ装置 Expired - Fee Related JP3226742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02886395A JP3226742B2 (ja) 1995-01-26 1995-01-26 周波数シンセサイザ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02886395A JP3226742B2 (ja) 1995-01-26 1995-01-26 周波数シンセサイザ装置

Publications (2)

Publication Number Publication Date
JPH08204555A true JPH08204555A (ja) 1996-08-09
JP3226742B2 JP3226742B2 (ja) 2001-11-05

Family

ID=12260222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02886395A Expired - Fee Related JP3226742B2 (ja) 1995-01-26 1995-01-26 周波数シンセサイザ装置

Country Status (1)

Country Link
JP (1) JP3226742B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100981A1 (ja) * 2005-03-18 2006-09-28 Nec Corporation 情報記録媒体、情報再生装置、情報再生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100981A1 (ja) * 2005-03-18 2006-09-28 Nec Corporation 情報記録媒体、情報再生装置、情報再生方法
JPWO2006100981A1 (ja) * 2005-03-18 2008-09-04 日本電気株式会社 情報記録媒体、情報再生装置、情報再生方法

Also Published As

Publication number Publication date
JP3226742B2 (ja) 2001-11-05

Similar Documents

Publication Publication Date Title
JP3587818B2 (ja) 位相制御回路
KR100361855B1 (ko) 주파수합성기
US5202906A (en) Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same
KR101295657B1 (ko) 스위치가능 pll 회로
JPH11514511A (ja) 周波数シンセサイザにおいて電圧制御発振器の同調範囲を制御する方法および装置
JP2841693B2 (ja) Pll周波数シンセサイザ
JPH11191735A (ja) Pllシンセサイザ及びその制御方法
AU2007325558B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
KR20010052061A (ko) 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법
CN107026647B (zh) 时间数字系统以及频率合成器
JP3434794B2 (ja) Pll回路
JP4459923B2 (ja) Pllシンセサイザ
JPH08204555A (ja) 周波数シンセサイザ装置
US6661293B2 (en) Method and arrangement for setting a frequency
CN111835344B (zh) 锁相环电路及终端
CN108566199B (zh) 一种锁相环及频率控制方法
CN110190846B (zh) 锁相环防频率过冲电路
JP2738103B2 (ja) Pllシンセサイザー
JP4082207B2 (ja) 周波数シンセサイザ
JP3270418B2 (ja) Pll回路
JPH04235416A (ja) Pllシンセサイザ回路
CN116865747A (zh) 锁相环的频率锁定控制方法、频率锁定电路及芯片
JP2001060866A (ja) 水平同期信号に対する位相同期ループ回路
JPH10322195A (ja) 発振回路
JP2994021B2 (ja) Pll周波数シンセサイザー

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees