JPH08203772A - チップ型電子部品の端子電極用導電性ペースト - Google Patents
チップ型電子部品の端子電極用導電性ペーストInfo
- Publication number
- JPH08203772A JPH08203772A JP1156395A JP1156395A JPH08203772A JP H08203772 A JPH08203772 A JP H08203772A JP 1156395 A JP1156395 A JP 1156395A JP 1156395 A JP1156395 A JP 1156395A JP H08203772 A JPH08203772 A JP H08203772A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- conductive paste
- chip
- electronic component
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【目的】 耐湿性に劣る酸化ビスマス無添加ではんだ付
け性に優れたチップ型電子部品の端子電極用導電性ペー
ストを提供する。 【構成】 金属粉末とガラスフリットと不活性有機ビヒ
クルとを含む導電性ペーストにおいて、金属粉末として
銀粉末と、比表面積が１〜６ｍ2 ／ｇのパラジウム粉末
を用いる。 【効果】 比表面積１〜６ｍ2 ／ｇのパラジウム粉末を
用いることにより、耐湿性に劣る酸化ビスマスを用いる
ことなく、パラジウム粉末を導電性ペースト中に適度に
分散させて、はんだ耐熱性とはんだ付け性との両特性を
兼ね備える上に、耐湿信頼性にも優れる端子電極を形成
することができる。
け性に優れたチップ型電子部品の端子電極用導電性ペー
ストを提供する。 【構成】 金属粉末とガラスフリットと不活性有機ビヒ
クルとを含む導電性ペーストにおいて、金属粉末として
銀粉末と、比表面積が１〜６ｍ2 ／ｇのパラジウム粉末
を用いる。 【効果】 比表面積１〜６ｍ2 ／ｇのパラジウム粉末を
用いることにより、耐湿性に劣る酸化ビスマスを用いる
ことなく、パラジウム粉末を導電性ペースト中に適度に
分散させて、はんだ耐熱性とはんだ付け性との両特性を
兼ね備える上に、耐湿信頼性にも優れる端子電極を形成
することができる。
Description
【０００１】
【産業上の利用分野】本発明はチップ型電子部品の端子
電極用導電性ペーストに係り、特にチップコンデンサ、
チップ抵抗、チップサーミスタ等のチップ型電子部品の
端子電極を形成するための導電性ペーストに関する。更
に詳しくは、本発明はチップ型電子部品の端子電極用導
電性ペーストのはんだ付け性の改良に関するものであ
る。
電極用導電性ペーストに係り、特にチップコンデンサ、
チップ抵抗、チップサーミスタ等のチップ型電子部品の
端子電極を形成するための導電性ペーストに関する。更
に詳しくは、本発明はチップ型電子部品の端子電極用導
電性ペーストのはんだ付け性の改良に関するものであ
る。
【０００２】
【従来の技術】チップコンデンサ、チップ抵抗、チップ
サーミスタ等のチップ型電子部品において、チップ型電
子部品を構成するセラミック誘電体からなるベアチップ
の表面には端子電極が形成される。この端子電極の形成
には、まず金属粉末とガラスフリットと酸化ビスマスと
不活性有機ビヒクルとを混練して調製された導電性ペー
ストをベアチップの表面に塗布して乾燥した後、６００
℃〜８００℃程度の温度で焼成する。その後、電解バレ
ルめっき或いは無電解めっき法でＮｉ，Ｃｕ，Ｓｎ，Ｓ
ｎ／Ｐｂ合金等のめっき膜を形成する。このようにして
作製されたチップ型電子部品は、その端子電極を基板に
はんだ付けして使用される。
サーミスタ等のチップ型電子部品において、チップ型電
子部品を構成するセラミック誘電体からなるベアチップ
の表面には端子電極が形成される。この端子電極の形成
には、まず金属粉末とガラスフリットと酸化ビスマスと
不活性有機ビヒクルとを混練して調製された導電性ペー
ストをベアチップの表面に塗布して乾燥した後、６００
℃〜８００℃程度の温度で焼成する。その後、電解バレ
ルめっき或いは無電解めっき法でＮｉ，Ｃｕ，Ｓｎ，Ｓ
ｎ／Ｐｂ合金等のめっき膜を形成する。このようにして
作製されたチップ型電子部品は、その端子電極を基板に
はんだ付けして使用される。
【０００３】従来、このような導電性ペーストの金属粉
末としては、はんだ付け性を良好にするための銀粉末と
はんだ耐熱性を良好にするためのパラジウム粉末とが混
合して使用されている。
末としては、はんだ付け性を良好にするための銀粉末と
はんだ耐熱性を良好にするためのパラジウム粉末とが混
合して使用されている。
【０００４】これら金属粉末のうち、銀粉末は、はんだ
付け性を良好にすることと、上記焼成温度で目標とする
焼結状態を得ることを目的として、比表面積の異なる複
数種類の粉末が使用される。一方、パラジウム粉末は、
はんだ耐熱性を得るために添加使用されるが、導電性ペ
ースト中にできるだけ均一に分散するように、比表面積
の大きい（６ｍ2 ／ｇ以上）、即ち、粒径の小さい粉末
が使用されている。
付け性を良好にすることと、上記焼成温度で目標とする
焼結状態を得ることを目的として、比表面積の異なる複
数種類の粉末が使用される。一方、パラジウム粉末は、
はんだ耐熱性を得るために添加使用されるが、導電性ペ
ースト中にできるだけ均一に分散するように、比表面積
の大きい（６ｍ2 ／ｇ以上）、即ち、粒径の小さい粉末
が使用されている。
【０００５】なお、導電性ペーストに酸化ビスマスを添
加する目的は、端子電極のはんだ付け性を良好にするた
めであり、そのはんだ付け性向上の機構は、焼結した端
子電極表面に存在させて、はんだ付け時にはんだ成分で
ある金属スズとの置換反応で、はんだ付け性を向上させ
るものである。
加する目的は、端子電極のはんだ付け性を良好にするた
めであり、そのはんだ付け性向上の機構は、焼結した端
子電極表面に存在させて、はんだ付け時にはんだ成分で
ある金属スズとの置換反応で、はんだ付け性を向上させ
るものである。
【０００６】
【発明が解決しようとする課題】しかしながら、酸化ビ
スマスが添加された導電性ペーストを用いて端子電極を
形成すると、酸化ビスマス自体の耐湿性が乏しいため、
形成される端子電極の耐湿信頼性が劣るものとなるとい
う問題があった。
スマスが添加された導電性ペーストを用いて端子電極を
形成すると、酸化ビスマス自体の耐湿性が乏しいため、
形成される端子電極の耐湿信頼性が劣るものとなるとい
う問題があった。
【０００７】従って、導電性ペーストの調製に当り、酸
化ビスマスの添加は、形成される端子電極の耐湿性の面
からは避けるのが望ましいが、従来の導電性ペーストに
おいては、酸化ビスマス無添加では、良好なはんだ付け
性は得られなかった。
化ビスマスの添加は、形成される端子電極の耐湿性の面
からは避けるのが望ましいが、従来の導電性ペーストに
おいては、酸化ビスマス無添加では、良好なはんだ付け
性は得られなかった。
【０００８】本発明は、上記従来の問題点を解決し、酸
化ビスマス無添加で、良好なはんだ付け性を示すチップ
型電子部品の端子電極用導電性ペーストを提供すること
を目的とする。
化ビスマス無添加で、良好なはんだ付け性を示すチップ
型電子部品の端子電極用導電性ペーストを提供すること
を目的とする。
【０００９】
【課題を解決するための手段】請求項１のチップ型電子
部品の端子電極用導電性ペーストは、金属粉末とガラス
フリットと不活性有機ビヒクルとを含み、セラミック誘
電体からなるベアチップの表面に塗布した後、焼き付け
て端子電極を形成するチップ型電子部品の端子電極用導
電性ペーストにおいて、前記金属粉末は銀粉末とパラジ
ウム粉末とを含み、該パラジウム粉末の比表面積が１〜
６ｍ2 ／ｇであることを特徴とする。
部品の端子電極用導電性ペーストは、金属粉末とガラス
フリットと不活性有機ビヒクルとを含み、セラミック誘
電体からなるベアチップの表面に塗布した後、焼き付け
て端子電極を形成するチップ型電子部品の端子電極用導
電性ペーストにおいて、前記金属粉末は銀粉末とパラジ
ウム粉末とを含み、該パラジウム粉末の比表面積が１〜
６ｍ2 ／ｇであることを特徴とする。
【００１０】請求項２のチップ型電子部品の端子電極用
導電性ペーストは、請求項１の導電性ペーストにおい
て、銀粉末として、比表面積の異なる複数種類の銀粉末
を用いることを特徴とする。
導電性ペーストは、請求項１の導電性ペーストにおい
て、銀粉末として、比表面積の異なる複数種類の銀粉末
を用いることを特徴とする。
【００１１】請求項３のチップ型電子部品の端子電極用
導電性ペーストは、請求項１又は２の導電性ペーストに
おいて、チップ型電子部品がセラミックコンデンサであ
ることを特徴とする。
導電性ペーストは、請求項１又は２の導電性ペーストに
おいて、チップ型電子部品がセラミックコンデンサであ
ることを特徴とする。
【００１２】請求項４のチップ型電子部品の端子電極用
導電性ペーストは、請求項３の導電性ペーストにおい
て、セラミックコンデンサを構成するセラミック誘電体
が鉛系ペロブスカイト又はチタン酸バリウムを主成分と
することを特徴とする。
導電性ペーストは、請求項３の導電性ペーストにおい
て、セラミックコンデンサを構成するセラミック誘電体
が鉛系ペロブスカイト又はチタン酸バリウムを主成分と
することを特徴とする。
【００１３】即ち、本発明者は、酸化ビスマス無添加
で、はんだ付け性の良好な導電性ペーストを得るべく鋭
意研究を重ねた結果、パラジウム粉末のペースト中への
分散性がはんだ付け性の良否を左右し、この分散性はパ
ラジウム粉末の比表面積を選定することにより制御でき
ることを見出し、本発明を完成させた。
で、はんだ付け性の良好な導電性ペーストを得るべく鋭
意研究を重ねた結果、パラジウム粉末のペースト中への
分散性がはんだ付け性の良否を左右し、この分散性はパ
ラジウム粉末の比表面積を選定することにより制御でき
ることを見出し、本発明を完成させた。
【００１４】以下に本発明を詳細に説明する。
【００１５】本発明のチップ型電子部品の端子電極用導
電性ペーストは、好ましくは次のようにして調製され
る。即ち、まず、金属粉末として銀粉末８０〜９５重量
％と比表面積１〜６ｍ2 ／ｇのパラジウム粉末２０〜５
重量％とを用い、これにガラスフリットを金属粉末に対
して１〜１０重量％添加する。更に、不活性有機ビヒク
ルを３０〜２０重量％添加して導電性ペーストを調製す
る。特に、本発明の導電性ペーストは、ペースト全量を
１００重量％とするとき、６５〜８０重量％の金属粉末
と、この金属粉末に対して１〜１０重量％のガラスフリ
ットと、残部有機ビヒクルとにより構成されることが好
ましい。
電性ペーストは、好ましくは次のようにして調製され
る。即ち、まず、金属粉末として銀粉末８０〜９５重量
％と比表面積１〜６ｍ2 ／ｇのパラジウム粉末２０〜５
重量％とを用い、これにガラスフリットを金属粉末に対
して１〜１０重量％添加する。更に、不活性有機ビヒク
ルを３０〜２０重量％添加して導電性ペーストを調製す
る。特に、本発明の導電性ペーストは、ペースト全量を
１００重量％とするとき、６５〜８０重量％の金属粉末
と、この金属粉末に対して１〜１０重量％のガラスフリ
ットと、残部有機ビヒクルとにより構成されることが好
ましい。
【００１６】金属粉末は、焼結により形成される端子電
極に導電性を付与するために添加されるが、導電性ペー
スト１００重量部中の金属粉末の割合が６５重量部未満
であると、形成される端子電極の導電性が劣り、８０重
量部を超えるとベアチップとの接着性が劣化する。
極に導電性を付与するために添加されるが、導電性ペー
スト１００重量部中の金属粉末の割合が６５重量部未満
であると、形成される端子電極の導電性が劣り、８０重
量部を超えるとベアチップとの接着性が劣化する。
【００１７】本発明においては、この金属粉末として、
銀粉末とパラジウム粉末とを用いるが、このうち、パラ
ジウム粉末として、比表面積１〜６ｍ2 ／ｇであって、
タップ密度１．８〜３．５ｇ／ｃｃ、粒径０．２５〜
０．９５μｍのものを用いる。パラジウム粉末の比表面
積が１ｍ2 ／ｇ未満であると、粒径は０．９５μｍを超
え、導電性ペースト中での分散に片寄りが生じ、部分的
にはんだ耐熱性が損なわれて、はんだ付け時にベアチッ
プが露出してしまう。一方、比表面積が６ｍ2 ／ｇを超
えると、導電性ペースト中で高分散するため、端子電極
表面に分布するパラジウムが増加し、酸化ビスマス無く
しては、良好なはんだ付け性が得られなくなる。
銀粉末とパラジウム粉末とを用いるが、このうち、パラ
ジウム粉末として、比表面積１〜６ｍ2 ／ｇであって、
タップ密度１．８〜３．５ｇ／ｃｃ、粒径０．２５〜
０．９５μｍのものを用いる。パラジウム粉末の比表面
積が１ｍ2 ／ｇ未満であると、粒径は０．９５μｍを超
え、導電性ペースト中での分散に片寄りが生じ、部分的
にはんだ耐熱性が損なわれて、はんだ付け時にベアチッ
プが露出してしまう。一方、比表面積が６ｍ2 ／ｇを超
えると、導電性ペースト中で高分散するため、端子電極
表面に分布するパラジウムが増加し、酸化ビスマス無く
しては、良好なはんだ付け性が得られなくなる。
【００１８】なお、パラジウム粉末の粉末形状としては
特に制限はないが、通常の場合、不定形のものを用い
る。
特に制限はないが、通常の場合、不定形のものを用い
る。
【００１９】銀粉末としては、比表面積の異なる複数種
類のものを用いるのが好ましく、特に、比表面積０．２
〜０．４ｍ2 ／ｇの銀粉末と、比表面積０．６〜０．９
ｍ2／ｇの銀粉末とを６０：４０〜７０：３０（重量
比）で用いるのが好ましい。
類のものを用いるのが好ましく、特に、比表面積０．２
〜０．４ｍ2 ／ｇの銀粉末と、比表面積０．６〜０．９
ｍ2／ｇの銀粉末とを６０：４０〜７０：３０（重量
比）で用いるのが好ましい。
【００２０】不活性有機ビヒクルは、導電性ペーストの
粘度を調整し、ベアチップ表面への塗布を容易にするた
めに用いる。この不活性有機ビヒクルとしては、通常の
場合、メチルセルロース、エチルセルロース、アルキッ
ド樹脂、アクリル樹脂等をテルピネオール、ブチルカル
ビトール等の有機溶剤に５〜３０重量％の割合で混合溶
解したものが用いられる。
粘度を調整し、ベアチップ表面への塗布を容易にするた
めに用いる。この不活性有機ビヒクルとしては、通常の
場合、メチルセルロース、エチルセルロース、アルキッ
ド樹脂、アクリル樹脂等をテルピネオール、ブチルカル
ビトール等の有機溶剤に５〜３０重量％の割合で混合溶
解したものが用いられる。
【００２１】本発明の導電性ペーストは、セラミック誘
電体からなるベアチップの表面に塗布した後、焼き付け
ることにより、積層セラミックコンデンサ、チップサー
ミスター、チップ抵抗等のチップ型電子部品の端子電極
形成に用いられ、特に、チップ型積層セラミックコンデ
ンサの端子電極形成に好適に用いられる。この場合、積
層セラミックコンデンサを構成するセラミック誘電体と
しては、鉛系ペロブスカイト又はチタン酸バリウムを主
成分とするセラミック誘電体材料が好ましい。鉛系ペロ
ブスカイトを主成分にする誘電体材料としてはＰｂ（Ｍ
ｇ1/3 Ｎｂ2/3）Ｏ3 ，Ｐｂ（Ｆｅ1/2 Ｎｂ1/2 ）Ｏ
3 ，ＰｂＴｉＯ3 等が挙げられる。本発明の導電性ペー
ストを焼き付けて形成した電極層の表面にはめっき層を
設けても良い。
電体からなるベアチップの表面に塗布した後、焼き付け
ることにより、積層セラミックコンデンサ、チップサー
ミスター、チップ抵抗等のチップ型電子部品の端子電極
形成に用いられ、特に、チップ型積層セラミックコンデ
ンサの端子電極形成に好適に用いられる。この場合、積
層セラミックコンデンサを構成するセラミック誘電体と
しては、鉛系ペロブスカイト又はチタン酸バリウムを主
成分とするセラミック誘電体材料が好ましい。鉛系ペロ
ブスカイトを主成分にする誘電体材料としてはＰｂ（Ｍ
ｇ1/3 Ｎｂ2/3）Ｏ3 ，Ｐｂ（Ｆｅ1/2 Ｎｂ1/2 ）Ｏ
3 ，ＰｂＴｉＯ3 等が挙げられる。本発明の導電性ペー
ストを焼き付けて形成した電極層の表面にはめっき層を
設けても良い。
【００２２】
【作用】導電性ペーストの金属粉末として用いるパラジ
ウム粉末の比表面積が１ｍ2 ／ｇ未満であると、導電性
ペースト中での分散性が悪くなり、形成される端子電極
のはんだ耐熱性に問題が生じる。一方、この比表面積が
６ｍ2 ／ｇを超えると、ペースト中で高分散となり、焼
結させて得られる端子電極表面にパラジウムが過剰に存
在しすぎて、はんだ付け性を劣化させるため、酸化ビス
マス無添加で十分なはんだ付け性を確保し得なくなる。
ウム粉末の比表面積が１ｍ2 ／ｇ未満であると、導電性
ペースト中での分散性が悪くなり、形成される端子電極
のはんだ耐熱性に問題が生じる。一方、この比表面積が
６ｍ2 ／ｇを超えると、ペースト中で高分散となり、焼
結させて得られる端子電極表面にパラジウムが過剰に存
在しすぎて、はんだ付け性を劣化させるため、酸化ビス
マス無添加で十分なはんだ付け性を確保し得なくなる。
【００２３】本発明に従って、比表面積１〜６ｍ2 ／ｇ
のパラジウム粉末を用いることにより、耐湿性に劣る酸
化ビスマスを用いることなく、パラジウム粉末を導電性
ペースト中に適度に分散させて、はんだ耐熱性とはんだ
付け性との両特性を兼ね備える上に、耐湿信頼性にも優
れる端子電極を形成することができる。
のパラジウム粉末を用いることにより、耐湿性に劣る酸
化ビスマスを用いることなく、パラジウム粉末を導電性
ペースト中に適度に分散させて、はんだ耐熱性とはんだ
付け性との両特性を兼ね備える上に、耐湿信頼性にも優
れる端子電極を形成することができる。
【００２４】
【実施例】次に実施例及び比較例を挙げて、本発明をよ
り具体的に説明する。
り具体的に説明する。
【００２５】実施例１〜６，比較例１〜４ チップ型電子部品として、図１に示すチップ型積層セラ
ミックコンデンサ１０を作製し、その特性を調べること
により各種導電性ペーストの評価を行なった。図１に示
すセラミックコンデンサ１０は、ベアチップ１１と、こ
のチップ１１の両端部に形成された端子電極１２とを備
える。チップ１１は鉛ペロブスカイト系（Ｐｂ（Ｍｇ
1/3 Ｎｂ2/3 ）Ｏ3 ）であって、貴金属のＡｇ７０／Ｐ
ｄ３０からなる内部電極１３を有し、長さ３．２ｍｍ、
幅１．６ｍｍ、厚み０．８５ｍｍのサイズを有する。
ミックコンデンサ１０を作製し、その特性を調べること
により各種導電性ペーストの評価を行なった。図１に示
すセラミックコンデンサ１０は、ベアチップ１１と、こ
のチップ１１の両端部に形成された端子電極１２とを備
える。チップ１１は鉛ペロブスカイト系（Ｐｂ（Ｍｇ
1/3 Ｎｂ2/3 ）Ｏ3 ）であって、貴金属のＡｇ７０／Ｐ
ｄ３０からなる内部電極１３を有し、長さ３．２ｍｍ、
幅１．６ｍｍ、厚み０．８５ｍｍのサイズを有する。
【００２６】端子電極１２は次の条件により形成した。
【００２７】まず、下記配合にて導電性ペーストを調製
した。
した。
【００２８】導電性ペースト（１００重量部）の配合 金属粉末：７５重量部 ガラスフリット：金属粉末に対して５重量％ 不活性有機ビヒクル：残部 なお、金属粉末としては表２に示すパラジウム粉末と銀
粉末とを表２に示す使用割合（Ｐｄ／Ａｇ）で用い、銀
粉末としては下記表１に示す比表面積の異なる４種類の
銀粉末〜を、：：：＝３：３：２：２（重
量比）の割合で用いた。
粉末とを表２に示す使用割合（Ｐｄ／Ａｇ）で用い、銀
粉末としては下記表１に示す比表面積の異なる４種類の
銀粉末〜を、：：：＝３：３：２：２（重
量比）の割合で用いた。
【００２９】
【表１】
【００３０】また、ガラスフリットとしては、Ｂ2 Ｏ3
３５重量％−ＰｂＯ３０重量％−ＺｎＯ３５重量％から
なるホウ酸鉛亜鉛ガラスフリットを用いた。不活性有機
ビヒクルとしてはエチルセルロースＮ４００及びアクリ
ル樹脂を７：３（重量比）で混合したものを用い、これ
をペースト全体を１００重量％とした時、６重量％とな
るように添加した。また、有機溶剤としては、テルピネ
オールとブチルカルビトールとを５：５（重量比）で混
合したものを用い、これをペースト全体を１００重量％
とした時、２０重量％添加した。
３５重量％−ＰｂＯ３０重量％−ＺｎＯ３５重量％から
なるホウ酸鉛亜鉛ガラスフリットを用いた。不活性有機
ビヒクルとしてはエチルセルロースＮ４００及びアクリ
ル樹脂を７：３（重量比）で混合したものを用い、これ
をペースト全体を１００重量％とした時、６重量％とな
るように添加した。また、有機溶剤としては、テルピネ
オールとブチルカルビトールとを５：５（重量比）で混
合したものを用い、これをペースト全体を１００重量％
とした時、２０重量％添加した。
【００３１】この導電性ペーストを、焼き付け後の厚さ
が９０μｍになるようにベアチップの両端部にディップ
方式で塗布し、大気圧下、１８０℃で１０分間乾燥し
た。このチップを２５℃／分の速度で、大気圧下、７５
０℃まで昇温し、同温度で５分間保持した後、２０℃／
分の速度で室温まで降温して端子電極を形成して積層セ
ラミックコンデンサを得た。
が９０μｍになるようにベアチップの両端部にディップ
方式で塗布し、大気圧下、１８０℃で１０分間乾燥し
た。このチップを２５℃／分の速度で、大気圧下、７５
０℃まで昇温し、同温度で５分間保持した後、２０℃／
分の速度で室温まで降温して端子電極を形成して積層セ
ラミックコンデンサを得た。
【００３２】作製した積層セラミックコンデンサについ
て、次の（ａ）〜（ｃ）の特性を調べ、結果を表１に示
した。なお、（ａ）〜（ｃ）において、括弧内の数値ｎ
は試験した試料数である。
て、次の（ａ）〜（ｃ）の特性を調べ、結果を表１に示
した。なお、（ａ）〜（ｃ）において、括弧内の数値ｎ
は試験した試料数である。
【００３３】（ａ） はんだ付け性（ｎ＝２０） ２３０℃の銀入り共晶はんだ（Ｓｎ６２／Ｐｂ３６／Ａ
ｇ２）中に２秒間試料を浸漬した後、端子電極表面のは
んだで覆われている面積を調べ、下記基準で評価した。
ｇ２）中に２秒間試料を浸漬した後、端子電極表面のは
んだで覆われている面積を調べ、下記基準で評価した。
【００３４】◎：端子電極の９９％以上がはんだで覆わ
れ「極めて良好」 ○：端子電極の８０％以上９９％未満がはんだで覆われ
「良好」 △：端子電極の７０％以上８０％未満がはんだで覆われ
「不良」 ×：端子電極の７０％未満しかはんだで覆われておらず
「極めて不良」 （ｂ） はんだ耐熱性（ｎ＝２０） ２３０℃の銀入り共晶はんだ（Ｓｎ６２／Ｐｂ３６／Ａ
ｇ２）中に１２秒間試料を浸漬した後、端子電極がはん
だで喰われているか否かを調べ、下記基準で評価した。
れ「極めて良好」 ○：端子電極の８０％以上９９％未満がはんだで覆われ
「良好」 △：端子電極の７０％以上８０％未満がはんだで覆われ
「不良」 ×：端子電極の７０％未満しかはんだで覆われておらず
「極めて不良」 （ｂ） はんだ耐熱性（ｎ＝２０） ２３０℃の銀入り共晶はんだ（Ｓｎ６２／Ｐｂ３６／Ａ
ｇ２）中に１２秒間試料を浸漬した後、端子電極がはん
だで喰われているか否かを調べ、下記基準で評価した。
【００３５】◎：端子電極のはんだ喰われが無く「極め
て良好」 △：端子電極の２０％未満がはんだ喰われで「不良」 ×：端子電極の２０％以上がはんだ喰われで「極めて不
良」 （ｃ） 信頼性（耐湿負荷試験）（ｎ＝２０） ＋８５℃の温度で８５％の相対湿度下、１６Ｖの直流電
圧を印加して１０００時間に至るまでの劣化が生じる時
間ないし劣化の有無を調べた。
て良好」 △：端子電極の２０％未満がはんだ喰われで「不良」 ×：端子電極の２０％以上がはんだ喰われで「極めて不
良」 （ｃ） 信頼性（耐湿負荷試験）（ｎ＝２０） ＋８５℃の温度で８５％の相対湿度下、１６Ｖの直流電
圧を印加して１０００時間に至るまでの劣化が生じる時
間ないし劣化の有無を調べた。
【００３６】比較例５，６ パラジウム粉末として表１に示すものを用いると共に、
酸化ビスマスを用いて、導電性ペーストの配合を下記の
通りとしたこと以外は実施例１と同様にして積層セラミ
ックコンデンサを作製し、同様に諸特性の評価を行っ
て、結果を表２に示した。
酸化ビスマスを用いて、導電性ペーストの配合を下記の
通りとしたこと以外は実施例１と同様にして積層セラミ
ックコンデンサを作製し、同様に諸特性の評価を行っ
て、結果を表２に示した。
【００３７】導電性ペースト（１００重量部）の配合 金属粉末：７５重量部 ガラスフリット：金属粉末に対して５重量％ 酸化ビスマス：金属粉末に対して５重量％ 不活性有機ビヒクル：残部
【００３８】
【表２】
【００３９】表２より次のことが明らかである。
【００４０】即ち、パラジウム粉末の比表面積が１〜６
ｍ2 ／ｇにあたる実施例１〜６では、はんだ付け性、耐
熱性、信頼性とも優れていた。これに対し、上記範囲外
のパラジウム粉末を使用した比較例１〜４ははんだ付け
性もしくは耐熱性において問題が発生し、また、酸化ビ
スマスを添加した比較例５，６では、はんだ付け性、耐
熱性には問題ないものの、耐湿信頼性に劣る。
ｍ2 ／ｇにあたる実施例１〜６では、はんだ付け性、耐
熱性、信頼性とも優れていた。これに対し、上記範囲外
のパラジウム粉末を使用した比較例１〜４ははんだ付け
性もしくは耐熱性において問題が発生し、また、酸化ビ
スマスを添加した比較例５，６では、はんだ付け性、耐
熱性には問題ないものの、耐湿信頼性に劣る。
【００４１】
【発明の効果】以上詳述した通り、本発明のチップ型電
子部品の端子電極用導電性ペーストによれば、酸化ビス
マスの添加無しに、パラジウム粉末の比表面積を調整す
ることにより、はんだ付け性及びはんだ耐熱性に優れ、
耐湿性も良好で高い信頼性を有する端子電極を形成する
ことができる。
子部品の端子電極用導電性ペーストによれば、酸化ビス
マスの添加無しに、パラジウム粉末の比表面積を調整す
ることにより、はんだ付け性及びはんだ耐熱性に優れ、
耐湿性も良好で高い信頼性を有する端子電極を形成する
ことができる。
【００４２】特に、請求項２に従って、銀粉末として比
表面積の異なる複数種類のものを用いることにより、よ
り一層良好な特性が得られる。
表面積の異なる複数種類のものを用いることにより、よ
り一層良好な特性が得られる。
【００４３】本発明の導電性ペーストは、特にセラミッ
クコンデンサ、とりわけ、鉛ペロブスカイト又はチタン
酸バリウムを主成分とするセラミック誘電体よりなるセ
ラミックコンデンサの端子電極形成に極めて有効であ
る。
クコンデンサ、とりわけ、鉛ペロブスカイト又はチタン
酸バリウムを主成分とするセラミック誘電体よりなるセ
ラミックコンデンサの端子電極形成に極めて有効であ
る。
【図１】実施例及び比較例で作製した積層セラミックコ
ンデンサの断面図である。
ンデンサの断面図である。
１０ 積層セラミックコンデンサ １１ ベアチップ １２ 端子電極 １３ 内部電極
Claims (4)
- 【請求項１】 金属粉末とガラスフリットと不活性有機
ビヒクルとを含み、セラミック誘電体からなるベアチッ
プの表面に塗布した後、焼き付けて端子電極を形成する
チップ型電子部品の端子電極用導電性ペーストにおい
て、前記金属粉末は銀粉末とパラジウム粉末とを含み、
該パラジウム粉末の比表面積が１〜６ｍ2 ／ｇであるこ
とを特徴とするチップ型電子部品の端子電極用導電性ペ
ースト。 - 【請求項２】 請求項１の導電性ペーストにおいて、銀
粉末として、比表面積の異なる複数種類の銀粉末を用い
ることを特徴とするチップ型電子部品の端子電極用導電
性ペースト。 - 【請求項３】 請求項１又は２の導電性ペーストにおい
て、チップ型電子部品がセラミックコンデンサであるこ
とを特徴とするチップ型電子部品の端子電極用導電性ペ
ースト。 - 【請求項４】 請求項３の導電性ペーストにおいて、セ
ラミックコンデンサを構成するセラミック誘電体が鉛系
ペロブスカイト又はチタン酸バリウムを主成分とするこ
とを特徴とするチップ型電子部品の端子電極用導電性ペ
ースト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156395A JPH08203772A (ja) | 1995-01-27 | 1995-01-27 | チップ型電子部品の端子電極用導電性ペースト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156395A JPH08203772A (ja) | 1995-01-27 | 1995-01-27 | チップ型電子部品の端子電極用導電性ペースト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203772A true JPH08203772A (ja) | 1996-08-09 |
Family
ID=11781412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1156395A Withdrawn JPH08203772A (ja) | 1995-01-27 | 1995-01-27 | チップ型電子部品の端子電極用導電性ペースト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0899550A1 (de) * | 1997-08-23 | 1999-03-03 | Philips Patentverwaltung GmbH | Schaltungsanordnung mit einem SMD-Bauelement, insbesondere Temperatursensor und Verfahren zur Herstellung eines Temperatursensors |
| JP2000100647A (ja) * | 1998-09-24 | 2000-04-07 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
-
1995
- 1995-01-27 JP JP1156395A patent/JPH08203772A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0899550A1 (de) * | 1997-08-23 | 1999-03-03 | Philips Patentverwaltung GmbH | Schaltungsanordnung mit einem SMD-Bauelement, insbesondere Temperatursensor und Verfahren zur Herstellung eines Temperatursensors |
| JP2000100647A (ja) * | 1998-09-24 | 2000-04-07 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10284343A (ja) | チップ型電子部品 | |
| JP4244466B2 (ja) | 導電性ペーストおよびそれを用いた半導体セラミック電子部品 | |
| JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
| JP3257036B2 (ja) | チップ型電子部品用導電性ペースト | |
| JPS58178903A (ja) | 導電性ペ−スト | |
| JPH09190950A (ja) | 電子部品の外部電極 | |
| JPH08203772A (ja) | チップ型電子部品の端子電極用導電性ペースト | |
| JP3291831B2 (ja) | チップ型電子部品用導電性ペースト | |
| JPH08138969A (ja) | 電子部品の製造方法 | |
| JP2996016B2 (ja) | チップ型電子部品の外部電極 | |
| JP2003347102A (ja) | 抵抗体ペースト、抵抗器およびその製造方法 | |
| JPS6127003A (ja) | 導電性ペ−スト組成物 | |
| JPH10163067A (ja) | チップ型電子部品の外部電極 | |
| JP2550630B2 (ja) | 導電性被膜形成用銅ペースト | |
| JPS635842B2 (ja) | ||
| JP3376717B2 (ja) | 電子部品の外部電極用導電性組成物およびそれを用いて形成されるセラミック電子部品 | |
| JP3123310B2 (ja) | チップ型電子部品用導電性ペースト | |
| JPH09266129A (ja) | チップ型電子部品の外部電極 | |
| JPH09115772A (ja) | チップ型電子部品の外部電極 | |
| JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
| JPH0878279A (ja) | チップ型電子部品の外部電極形成方法 | |
| JP3318299B2 (ja) | Ｐｂフリー低温焼成型導電塗料 | |
| JP2968316B2 (ja) | 積層型セラミックコンデンサ | |
| JP2000260654A (ja) | 極小チップ型電子部品 | |
| JPH07105721A (ja) | 導電性ペーストの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |