JPH08194949A - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置Info
- Publication number
- JPH08194949A JPH08194949A JP7007650A JP765095A JPH08194949A JP H08194949 A JPH08194949 A JP H08194949A JP 7007650 A JP7007650 A JP 7007650A JP 765095 A JP765095 A JP 765095A JP H08194949 A JPH08194949 A JP H08194949A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- run length
- value
- sample value
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】 記録媒体に記録情報が高密度記録されている
場合においても、再生クロック信号のジッタを抑制して
誤り率の低い再生ディジタル信号を得ることができるデ
ィジタル信号再生装置を提供することを目的とする。 【構成】 記録媒体から読み取られた読取信号を再生ク
ロック信号のタイミング毎にサンプリングして得たサン
プル値系列の内、ランレングスが所定長より長い記録信
号が連続して読み取られた際の記録信号のエッジ区間に
て得られたサンプル値に基づいて上記再生クロック信号
の位相補正を行う。
場合においても、再生クロック信号のジッタを抑制して
誤り率の低い再生ディジタル信号を得ることができるデ
ィジタル信号再生装置を提供することを目的とする。 【構成】 記録媒体から読み取られた読取信号を再生ク
ロック信号のタイミング毎にサンプリングして得たサン
プル値系列の内、ランレングスが所定長より長い記録信
号が連続して読み取られた際の記録信号のエッジ区間に
て得られたサンプル値に基づいて上記再生クロック信号
の位相補正を行う。
Description
【０００１】
【産業上の利用分野】本発明は、光学式記録媒体に記録
されているディジタル信号の再生を行うディジタル信号
再生装置に関する。
されているディジタル信号の再生を行うディジタル信号
再生装置に関する。
【０００２】
【従来の技術】図１は、かかるディジタル信号再生装置
の概略構成、図２は、かかる構成による回路動作を示す
図である。図１において、光ピックアップ１は、スピン
ドルモータ２によって回転駆動される光学式記録媒体と
しての光ディスク３にレーザビーム光を照射する。更
に、光ピックアップ１は、かかる光ディスク３からの反
射光を光電変換して読取信号ａを得てこれをコンパレー
タ４に供給する。
の概略構成、図２は、かかる構成による回路動作を示す
図である。図１において、光ピックアップ１は、スピン
ドルモータ２によって回転駆動される光学式記録媒体と
しての光ディスク３にレーザビーム光を照射する。更
に、光ピックアップ１は、かかる光ディスク３からの反
射光を光電変換して読取信号ａを得てこれをコンパレー
タ４に供給する。
【０００３】ここで、かかる光ディスク３上の記録トラ
ックには、記録情報としてのディジタル記録信号に対応
した複数の記録ピットＰｔが図２に示されるが如く形成
されている。かかる記録ピットＰｔのランレングスＮＴ
は、そのディジタル記録信号の変調方式に応じて数段階
に分類される。例えば、ディジタル記録信号がＲＬＬ
（１、７）変調符号化されたものである場合には、ラン
レングスが２Ｔ〜８Ｔに制限された記録ピットＰｔが記
録トラック上に形成されることになる。
ックには、記録情報としてのディジタル記録信号に対応
した複数の記録ピットＰｔが図２に示されるが如く形成
されている。かかる記録ピットＰｔのランレングスＮＴ
は、そのディジタル記録信号の変調方式に応じて数段階
に分類される。例えば、ディジタル記録信号がＲＬＬ
（１、７）変調符号化されたものである場合には、ラン
レングスが２Ｔ〜８Ｔに制限された記録ピットＰｔが記
録トラック上に形成されることになる。
【０００４】光ピックアップ１は、かかる光ディスク３
に形成されている記録ピットＰｔの読み取りに応じて、
図２にて示されるが如き信号レベルを有する読取信号ａ
をコンパレータ４に供給するのである。コンパレータ４
は、かかる読取信号ａの信号レベルと所定閾値ｂとのレ
ベル比較を行なう。この際、コンパレータ４は、上記読
取信号ａの信号レベルが所定閾値ｂより大である場合に
は、高レベル「１」の２値信号ｃを判定回路５及びクロ
ック発生回路６の各々に供給する一方、かかる読取信号
ａの信号レベルが所定閾値ｂよりも小である場合は低レ
ベル「０」の２値信号ｃを判定回路５及びクロック発生
回路６の各々に供給する。
に形成されている記録ピットＰｔの読み取りに応じて、
図２にて示されるが如き信号レベルを有する読取信号ａ
をコンパレータ４に供給するのである。コンパレータ４
は、かかる読取信号ａの信号レベルと所定閾値ｂとのレ
ベル比較を行なう。この際、コンパレータ４は、上記読
取信号ａの信号レベルが所定閾値ｂより大である場合に
は、高レベル「１」の２値信号ｃを判定回路５及びクロ
ック発生回路６の各々に供給する一方、かかる読取信号
ａの信号レベルが所定閾値ｂよりも小である場合は低レ
ベル「０」の２値信号ｃを判定回路５及びクロック発生
回路６の各々に供給する。
【０００５】クロック発生回路６は、２値信号ｃのエッ
ジタイミングと位相同期した再生クロック信号ｄを発生
する。判定回路５は、コンパレータ４から供給された２
値信号ｃを上記再生クロック信号ｄのタイミングでサン
プリングしたものを再生ディジタル信号ｅとして出力す
る。以上の如く、かかるディジタル信号再生装置におい
ては、読取信号を所定閾値にて２値信号化してこの２値
信号のエッジに位相同期した再生クロック信号を生成
し、上記２値信号をこの再生クロック信号に同期せしめ
たものを再生ディジタル信号とする構成としている。
ジタイミングと位相同期した再生クロック信号ｄを発生
する。判定回路５は、コンパレータ４から供給された２
値信号ｃを上記再生クロック信号ｄのタイミングでサン
プリングしたものを再生ディジタル信号ｅとして出力す
る。以上の如く、かかるディジタル信号再生装置におい
ては、読取信号を所定閾値にて２値信号化してこの２値
信号のエッジに位相同期した再生クロック信号を生成
し、上記２値信号をこの再生クロック信号に同期せしめ
たものを再生ディジタル信号とする構成としている。
【０００６】この際、上記ディジタル記録信号としての
記録ピットＰｔを光ディスク３に高密度記録するにつれ
て上記読取信号の振幅レベルが小なる値になると共に、
読取信号のレベル変化の傾斜が緩やかなものになる。特
に、記録ピットＰｔのランレングスＮＴが小なる程、そ
の変化度合いが大である。例えば、記録信号がＲＬＬ
（１、７）符号化されたものである場合には、図３に示
されるように、ランレングスが最短である２Ｔの記録ピ
ットＰｔに応じて得られた読取信号の振幅レベルは、ラ
ンレングスが最長である８Ｔの記録ピットＰｔに応じて
得られた読取信号の振幅レベルに比して小となる。又、
図３の破線にて示されるが如く、高密度記録に応じて読
取信号の周波数が高くなるとその振幅レベルは低くなる
のである。
記録ピットＰｔを光ディスク３に高密度記録するにつれ
て上記読取信号の振幅レベルが小なる値になると共に、
読取信号のレベル変化の傾斜が緩やかなものになる。特
に、記録ピットＰｔのランレングスＮＴが小なる程、そ
の変化度合いが大である。例えば、記録信号がＲＬＬ
（１、７）符号化されたものである場合には、図３に示
されるように、ランレングスが最短である２Ｔの記録ピ
ットＰｔに応じて得られた読取信号の振幅レベルは、ラ
ンレングスが最長である８Ｔの記録ピットＰｔに応じて
得られた読取信号の振幅レベルに比して小となる。又、
図３の破線にて示されるが如く、高密度記録に応じて読
取信号の周波数が高くなるとその振幅レベルは低くなる
のである。
【０００７】更に、図４に示されるように、実線にて示
されるが如きランレングス２Ｔの記録ピットＰｔに応じ
て得られた読取信号は、破線にて示されるが如きランレ
ングス８Ｔの記録ピットＰｔに応じて得られた読取信号
よりもその信号レベル変化の傾斜が緩やかなものにな
る。これは、高密度記録化によって読取信号の振幅レベ
ルが低くなることと、更に、ランレングス８Ｔの記録ピ
ットＰｔに応じて得られた読取信号は高調波成分を含ん
でいるためにその波形が方形波に近くなるが、ランレン
グス２Ｔの記録ピットＰｔに応じて得られた読取信号は
この高調波成分を含んでいないのでその波形が正弦波と
なるために生じるものである。
されるが如きランレングス２Ｔの記録ピットＰｔに応じ
て得られた読取信号は、破線にて示されるが如きランレ
ングス８Ｔの記録ピットＰｔに応じて得られた読取信号
よりもその信号レベル変化の傾斜が緩やかなものにな
る。これは、高密度記録化によって読取信号の振幅レベ
ルが低くなることと、更に、ランレングス８Ｔの記録ピ
ットＰｔに応じて得られた読取信号は高調波成分を含ん
でいるためにその波形が方形波に近くなるが、ランレン
グス２Ｔの記録ピットＰｔに応じて得られた読取信号は
この高調波成分を含んでいないのでその波形が正弦波と
なるために生じるものである。
【０００８】この際、上記図１にて示されるが如きディ
ジタル信号再生装置にて、読取信号ａを所定閾値ｂにて
２値信号化すると、その読取信号の信号レベル変化の傾
斜が緩やかな程、再生クロック信号ｄに生じるジッタが
大となる。従って、かかる従来のディジタル信号再生装
置においては、ランレングス２Ｔの記録信号に対応した
読取信号に基づいて生成された再生クロック信号ｄに生
じるジッタが大きいため、かかる再生クロック信号ｄに
て同期化して得られた再生ディジタル信号の誤り率が増
加するという問題が発生した。
ジタル信号再生装置にて、読取信号ａを所定閾値ｂにて
２値信号化すると、その読取信号の信号レベル変化の傾
斜が緩やかな程、再生クロック信号ｄに生じるジッタが
大となる。従って、かかる従来のディジタル信号再生装
置においては、ランレングス２Ｔの記録信号に対応した
読取信号に基づいて生成された再生クロック信号ｄに生
じるジッタが大きいため、かかる再生クロック信号ｄに
て同期化して得られた再生ディジタル信号の誤り率が増
加するという問題が発生した。
【０００９】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、光ディスクに記録情
報が高密度記録されている場合においても、再生クロッ
ク信号のジッタを抑制して誤り率の低い再生ディジタル
信号を得ることができるディジタル信号再生装置を提供
することを目的とする。
を解決すべくなされたものであり、光ディスクに記録情
報が高密度記録されている場合においても、再生クロッ
ク信号のジッタを抑制して誤り率の低い再生ディジタル
信号を得ることができるディジタル信号再生装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】本発明によるディジタル
信号再生装置は、ランレングスの制限された記録信号が
記録されている記録媒体から読取られた読取信号に基づ
いて再生ディジタル信号を得るディジタル信号再生装置
であって、前記読取信号を再生クロック信号のタイミン
グにて順次サンプリングしてサンプル値に変換するＡ／
Ｄ変換器と、前記サンプル値に基づいて前記再生ディジ
タル信号の復号を行う復号手段と、前記サンプル値に基
づいて前記ランレングスが所定長より長い記録信号が連
続して読み取られた区間における前記記録信号のエッジ
区間を検出する長ランレングス検出手段と、前記サンプ
ル値の内から前記エッジ区間中において得られたサンプ
ル値を抽出してこの抽出したサンプル値に対応した位相
誤差信号を生成する位相誤差生成手段と、前記位相誤差
信号に基づいて変化する位相を有するクロック信号を前
記再生クロック信号として生成するクロック発生手段と
を有する。
信号再生装置は、ランレングスの制限された記録信号が
記録されている記録媒体から読取られた読取信号に基づ
いて再生ディジタル信号を得るディジタル信号再生装置
であって、前記読取信号を再生クロック信号のタイミン
グにて順次サンプリングしてサンプル値に変換するＡ／
Ｄ変換器と、前記サンプル値に基づいて前記再生ディジ
タル信号の復号を行う復号手段と、前記サンプル値に基
づいて前記ランレングスが所定長より長い記録信号が連
続して読み取られた区間における前記記録信号のエッジ
区間を検出する長ランレングス検出手段と、前記サンプ
ル値の内から前記エッジ区間中において得られたサンプ
ル値を抽出してこの抽出したサンプル値に対応した位相
誤差信号を生成する位相誤差生成手段と、前記位相誤差
信号に基づいて変化する位相を有するクロック信号を前
記再生クロック信号として生成するクロック発生手段と
を有する。
【００１１】
【作用】読取信号を再生クロック信号のタイミング毎に
サンプリングして得たサンプル値系列の内、ランレング
スが所定長より長い記録信号が連続して読み取られた際
の記録信号のエッジ区間にて得られたサンプル値に基づ
いて上記再生クロック信号の位相補正を行う。
サンプリングして得たサンプル値系列の内、ランレング
スが所定長より長い記録信号が連続して読み取られた際
の記録信号のエッジ区間にて得られたサンプル値に基づ
いて上記再生クロック信号の位相補正を行う。
【００１２】
【実施例】以下、本発明の実施例について説明する。図
５は、本発明によるディジタル信号再生装置の構成を示
す図である。図５において、光ピックアップ１は、スピ
ンドルモータ２によって回転駆動される光学式記録媒体
としての光ディスク３にレーザビーム光を照射する。更
に、光ピックアップ１は、かかる光ディスク３からの反
射光を光電変換して読取信号ａを得てこれをＡ／Ｄ変換
器２１に供給する。尚、かかる光ディスク３には、ラン
レングスの制限された記録信号に対応した記録ピットが
形成されているものとする。
５は、本発明によるディジタル信号再生装置の構成を示
す図である。図５において、光ピックアップ１は、スピ
ンドルモータ２によって回転駆動される光学式記録媒体
としての光ディスク３にレーザビーム光を照射する。更
に、光ピックアップ１は、かかる光ディスク３からの反
射光を光電変換して読取信号ａを得てこれをＡ／Ｄ変換
器２１に供給する。尚、かかる光ディスク３には、ラン
レングスの制限された記録信号に対応した記録ピットが
形成されているものとする。
【００１３】Ａ／Ｄ変換器２１は、クロック発生回路２
２から供給される再生クロック信号ｖのタイミングにて
上記読取信号ａをサンプリングして得られたサンプル値
ｑを復号器２３、位相誤差生成回路２４及び長ランレン
グス検出回路２５の各々に供給する。復号器２３は、例
えばビタビ復号器からなり、上記Ａ／Ｄ変換器２１から
順次供給されてくるサンプル値ｑを連続したサンプル値
の時系列として捉え、これを「１」又は「０」の２値か
らなる再生ディジタル信号に復号する。
２から供給される再生クロック信号ｖのタイミングにて
上記読取信号ａをサンプリングして得られたサンプル値
ｑを復号器２３、位相誤差生成回路２４及び長ランレン
グス検出回路２５の各々に供給する。復号器２３は、例
えばビタビ復号器からなり、上記Ａ／Ｄ変換器２１から
順次供給されてくるサンプル値ｑを連続したサンプル値
の時系列として捉え、これを「１」又は「０」の２値か
らなる再生ディジタル信号に復号する。
【００１４】長ランレングス検出回路２５は、上記Ａ／
Ｄ変換器２１から順次供給されてくるサンプル値ｑに基
づいて、所定長よりも長いランレングスの記録信号が連
続して読み取られた区間を検出し、この検出区間中にお
いてかかる記録信号の極性が変化するエッジ区間を示す
長ランレングス検出信号ｒを発生してこれを位相誤差生
成回路２４に供給する。尚、上記所定長とは、例えば、
記録信号がＲＬＬ（１、７）変調されていてそのランレ
ングスが２Ｔ〜８Ｔに制限されている場合には、最短の
ランレングス２Ｔである。
Ｄ変換器２１から順次供給されてくるサンプル値ｑに基
づいて、所定長よりも長いランレングスの記録信号が連
続して読み取られた区間を検出し、この検出区間中にお
いてかかる記録信号の極性が変化するエッジ区間を示す
長ランレングス検出信号ｒを発生してこれを位相誤差生
成回路２４に供給する。尚、上記所定長とは、例えば、
記録信号がＲＬＬ（１、７）変調されていてそのランレ
ングスが２Ｔ〜８Ｔに制限されている場合には、最短の
ランレングス２Ｔである。
【００１５】更に、長ランレングス検出回路２５は、上
記長ランレングス検出時におけるサンプル値ｑのレベル
変化の極性、つまり、サンプル値ｑのレベル変化が上昇
傾向であるのか、あるいは下降傾向であるのかを示す極
性フラグ信号ｓを位相誤差生成回路２４に供給する。位
相誤差生成回路２４は、上記Ａ／Ｄ変換器２１から順次
供給されてくるサンプル値ｑの中から、上記長ランレン
グス検出信号ｒによる長ランレングス検出時におけるサ
ンプル値のみを抽出する。この際、位相誤差生成回路２
４は、上記長ランレングス検出時におけるサンプル値ｑ
のレベル変化が上昇傾向であることを示す極性フラグ信
号ｓが供給された場合には、上記の如く抽出したサンプ
ル値を位相誤差信号ｕとしてクロック発生回路２２に供
給する一方、下降傾向であることを示す極性フラグ信号
ｓが供給された場合は、上述の如く抽出したサンプル値
の極性を反転したものを上記位相誤差信号ｕとしてクロ
ック発生回路２２に供給する。
記長ランレングス検出時におけるサンプル値ｑのレベル
変化の極性、つまり、サンプル値ｑのレベル変化が上昇
傾向であるのか、あるいは下降傾向であるのかを示す極
性フラグ信号ｓを位相誤差生成回路２４に供給する。位
相誤差生成回路２４は、上記Ａ／Ｄ変換器２１から順次
供給されてくるサンプル値ｑの中から、上記長ランレン
グス検出信号ｒによる長ランレングス検出時におけるサ
ンプル値のみを抽出する。この際、位相誤差生成回路２
４は、上記長ランレングス検出時におけるサンプル値ｑ
のレベル変化が上昇傾向であることを示す極性フラグ信
号ｓが供給された場合には、上記の如く抽出したサンプ
ル値を位相誤差信号ｕとしてクロック発生回路２２に供
給する一方、下降傾向であることを示す極性フラグ信号
ｓが供給された場合は、上述の如く抽出したサンプル値
の極性を反転したものを上記位相誤差信号ｕとしてクロ
ック発生回路２２に供給する。
【００１６】すなわち、かかる位相誤差生成回路２４
は、上記長ランレングス検出回路にて検出された長ラン
レングス検出区間中におけるサンプル値系列中から、そ
のサンプル値レベルが増加もしくは減少するエッジ区間
におけるサンプル値を抽出して、この抽出したサンプル
値に応じた位相誤差信号ｕを生成するのである。クロッ
ク発生回路２２は、かかる位相誤差信号ｕに応じた位相
を有するクロック信号を発生して、これを再生クロック
信号ｖとして上記Ａ／Ｄ変換器２１に供給する。
は、上記長ランレングス検出回路にて検出された長ラン
レングス検出区間中におけるサンプル値系列中から、そ
のサンプル値レベルが増加もしくは減少するエッジ区間
におけるサンプル値を抽出して、この抽出したサンプル
値に応じた位相誤差信号ｕを生成するのである。クロッ
ク発生回路２２は、かかる位相誤差信号ｕに応じた位相
を有するクロック信号を発生して、これを再生クロック
信号ｖとして上記Ａ／Ｄ変換器２１に供給する。
【００１７】図６は、長ランレングス検出回路２５の内
部構成の一例を示す図である。図６において、上記Ａ／
Ｄ変換器２１から順次供給されてくるサンプル値ｑの最
上位ビット信号は、ＤフリップフロップＦ１１〜Ｆ１５
からなるシフトレジスタに順次供給される。かかるシフ
トレジスタは、上記サンプル値ｑの最上位ビット信号
を、再生クロック信号ｖと同一タイミングにて順次Ｆ１
１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５の順にシフトせ
しめる。アンドゲートＧ８は、上記サンプル値ｑの最上
位ビット信号、ＤフリップフロップＦ１１、Ｆ１２、Ｆ
１３、Ｆ１４及びＦ１５夫々の値が、「０、０、０、
１、１、１」となった時のみに論理値「１」の極性フラ
グ信号ｓ1を出力する。アンドゲートＧ９は、上記サン
プル値ｑの最上位ビット信号、ＤフリップフロップＦ１
１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５夫々の値が、
「１、１、１、０、０、０」となった時のみに論理値
「１」の極性フラグ信号ｓ2を出力する。オアゲートＧ
１０は、かかる極性フラグ信号ｓ1もしくは極性フラグ
信号ｓ2のいずれかが論理値「１」の信号である場合に
論理値「１」の長ランレングス検出信号ｒを出力する。
部構成の一例を示す図である。図６において、上記Ａ／
Ｄ変換器２１から順次供給されてくるサンプル値ｑの最
上位ビット信号は、ＤフリップフロップＦ１１〜Ｆ１５
からなるシフトレジスタに順次供給される。かかるシフ
トレジスタは、上記サンプル値ｑの最上位ビット信号
を、再生クロック信号ｖと同一タイミングにて順次Ｆ１
１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５の順にシフトせ
しめる。アンドゲートＧ８は、上記サンプル値ｑの最上
位ビット信号、ＤフリップフロップＦ１１、Ｆ１２、Ｆ
１３、Ｆ１４及びＦ１５夫々の値が、「０、０、０、
１、１、１」となった時のみに論理値「１」の極性フラ
グ信号ｓ1を出力する。アンドゲートＧ９は、上記サン
プル値ｑの最上位ビット信号、ＤフリップフロップＦ１
１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５夫々の値が、
「１、１、１、０、０、０」となった時のみに論理値
「１」の極性フラグ信号ｓ2を出力する。オアゲートＧ
１０は、かかる極性フラグ信号ｓ1もしくは極性フラグ
信号ｓ2のいずれかが論理値「１」の信号である場合に
論理値「１」の長ランレングス検出信号ｒを出力する。
【００１８】すなわち、かかる長ランレングス検出回路
２５においては、Ａ／Ｄ変換器２１から順次供給されて
くるサンプル値ｑの最上位ビット信号の列が「０、０、
０、１、１、１」もしくは「１、１、１、０、０、０」
なる系列となることを検出することにより、ランレング
スが３Ｔ以上の記録信号が連続して読み取られたと判定
して、この際、論理値「１」の長ランレングス検出信号
ｒを出力するのである。
２５においては、Ａ／Ｄ変換器２１から順次供給されて
くるサンプル値ｑの最上位ビット信号の列が「０、０、
０、１、１、１」もしくは「１、１、１、０、０、０」
なる系列となることを検出することにより、ランレング
スが３Ｔ以上の記録信号が連続して読み取られたと判定
して、この際、論理値「１」の長ランレングス検出信号
ｒを出力するのである。
【００１９】又、上述した如きサンプル値系列に基づい
て長ランレングスの検出を行う構成として、図７に示さ
れるが如き内部構成の長ランレングス検出回路２５を採
用しても良い。図７において、複数のＤフリップフロッ
プがパラレル構成となっているＤレジスタＤＲ５は、上
記Ａ／Ｄ変換器２１から順次供給されてくるサンプル値
ｑを、上記再生クロック信号ｖと同一タイミングにて取
り込みこれをコンパレータＣ６に供給する。コンパレー
タＣ６は、Ａ／Ｄ変換器２１から順次供給されてくるサ
ンプル値ｑの値が、上記ＤレジスタＤＲ５から供給され
てくるサンプル値よりも大なる場合に、論理値「１」の
信号をＤフリップフロップＦ１６及びアンドゲートＧ２
１の各々に供給する一方、かかるサンプル値ｑの値が上
記ＤレジスタＤＲ５から供給されてくるサンプル値より
も小なる場合には、論理値「０」の信号をＤフリップフ
ロップＦ１６及びアンドゲートＧ２１の各々に供給す
る。又、コンパレータＣ６は、Ａ／Ｄ変換器２１から順
次供給されてくるサンプル値ｑの値が、上記Ｄレジスタ
ＤＲ５から供給されてくるサンプル値よりも大なる場合
に、論理値「０」の信号をＤフリップフロップＦ１７及
びアンドゲートＧ２２の各々に供給する一方、かかるサ
ンプル値ｑの値が上記ＤレジスタＤＲ５から供給されて
くるサンプル値よりも小なる場合には、論理値「１」の
信号をＤフリップフロップＦ１７及びアンドゲートＧ２
２の各々に供給する。
て長ランレングスの検出を行う構成として、図７に示さ
れるが如き内部構成の長ランレングス検出回路２５を採
用しても良い。図７において、複数のＤフリップフロッ
プがパラレル構成となっているＤレジスタＤＲ５は、上
記Ａ／Ｄ変換器２１から順次供給されてくるサンプル値
ｑを、上記再生クロック信号ｖと同一タイミングにて取
り込みこれをコンパレータＣ６に供給する。コンパレー
タＣ６は、Ａ／Ｄ変換器２１から順次供給されてくるサ
ンプル値ｑの値が、上記ＤレジスタＤＲ５から供給され
てくるサンプル値よりも大なる場合に、論理値「１」の
信号をＤフリップフロップＦ１６及びアンドゲートＧ２
１の各々に供給する一方、かかるサンプル値ｑの値が上
記ＤレジスタＤＲ５から供給されてくるサンプル値より
も小なる場合には、論理値「０」の信号をＤフリップフ
ロップＦ１６及びアンドゲートＧ２１の各々に供給す
る。又、コンパレータＣ６は、Ａ／Ｄ変換器２１から順
次供給されてくるサンプル値ｑの値が、上記Ｄレジスタ
ＤＲ５から供給されてくるサンプル値よりも大なる場合
に、論理値「０」の信号をＤフリップフロップＦ１７及
びアンドゲートＧ２２の各々に供給する一方、かかるサ
ンプル値ｑの値が上記ＤレジスタＤＲ５から供給されて
くるサンプル値よりも小なる場合には、論理値「１」の
信号をＤフリップフロップＦ１７及びアンドゲートＧ２
２の各々に供給する。
【００２０】アンドゲートＧ２１は、上記Ｄフリップフ
ロップＦ１６及びコンパレータＣ６から供給された信号
各々の論理値が共に「１」である場合には、サンプル値
ｑのレベル変化が上昇傾向であることを示す論理値
「１」の極性フラグ信号ｓ2を出力する一方、上記Ｄフ
リップフロップＦ１６及びコンパレータＣ６から供給さ
れた信号のいずれかが「０」である場合には、論理値
「０」の極性フラグ信号ｓ2を出力する。アンドゲート
Ｇ２２は、上記ＤフリップフロップＦ１７及びコンパレ
ータＣ６から供給された信号各々の論理値が共に「１」
である場合には、サンプル値ｑのレベル変化が下降傾向
であることを示す論理値「１」の極性フラグ信号ｓ1を
出力する一方、上記ＤフリップフロップＦ１７及びコン
パレータＣ６から供給された信号のいずれかが「０」で
ある場合には、論理値「０」の極性フラグ信号ｓ1を出
力する。
ロップＦ１６及びコンパレータＣ６から供給された信号
各々の論理値が共に「１」である場合には、サンプル値
ｑのレベル変化が上昇傾向であることを示す論理値
「１」の極性フラグ信号ｓ2を出力する一方、上記Ｄフ
リップフロップＦ１６及びコンパレータＣ６から供給さ
れた信号のいずれかが「０」である場合には、論理値
「０」の極性フラグ信号ｓ2を出力する。アンドゲート
Ｇ２２は、上記ＤフリップフロップＦ１７及びコンパレ
ータＣ６から供給された信号各々の論理値が共に「１」
である場合には、サンプル値ｑのレベル変化が下降傾向
であることを示す論理値「１」の極性フラグ信号ｓ1を
出力する一方、上記ＤフリップフロップＦ１７及びコン
パレータＣ６から供給された信号のいずれかが「０」で
ある場合には、論理値「０」の極性フラグ信号ｓ1を出
力する。
【００２１】すなわち、かかる図７にて示される長ラン
レングス検出回路２５においては、連続する２つのサン
プル値の内、現時点におけるサンプル値が、１サンプル
前のサンプル値よりも大であるが小であるかにより、サ
ンプル値ｑのレベル変化が上昇傾向であるのか、あるい
は下降傾向であるのかを検出するのである。図８は、長
ランレングス検出回路２５の内部構成の他の実施例を示
す図である。
レングス検出回路２５においては、連続する２つのサン
プル値の内、現時点におけるサンプル値が、１サンプル
前のサンプル値よりも大であるが小であるかにより、サ
ンプル値ｑのレベル変化が上昇傾向であるのか、あるい
は下降傾向であるのかを検出するのである。図８は、長
ランレングス検出回路２５の内部構成の他の実施例を示
す図である。
【００２２】図８において、コンパレータＣ１は、上記
Ａ／Ｄ変換器２１から順次供給されてくるサンプル値ｑ
の値が正の閾値Ｖ+よりも大なる場合に、論理値「１」
の信号をＤフリップフロップＦ１及びアンドゲートＧ２
の各々に供給する一方、かかるサンプル値ｑの値が正の
閾値Ｖ+よりも小なる場合には、論理値「０」の信号を
ＤフリップフロップＦ１及びアンドゲートＧ２の各々に
供給する。ＤフリップフロップＦ１は、供給された信号
を上記再生クロック信号ｖと同一タイミングにて順次取
り込みこれをＤフリップフロップＦ２に供給する。Ｄフ
リップフロップＦ２は、供給された信号を上記再生クロ
ック信号ｖと同一タイミングにて順次取り込みこれをア
ンドゲートＧ１に供給する。
Ａ／Ｄ変換器２１から順次供給されてくるサンプル値ｑ
の値が正の閾値Ｖ+よりも大なる場合に、論理値「１」
の信号をＤフリップフロップＦ１及びアンドゲートＧ２
の各々に供給する一方、かかるサンプル値ｑの値が正の
閾値Ｖ+よりも小なる場合には、論理値「０」の信号を
ＤフリップフロップＦ１及びアンドゲートＧ２の各々に
供給する。ＤフリップフロップＦ１は、供給された信号
を上記再生クロック信号ｖと同一タイミングにて順次取
り込みこれをＤフリップフロップＦ２に供給する。Ｄフ
リップフロップＦ２は、供給された信号を上記再生クロ
ック信号ｖと同一タイミングにて順次取り込みこれをア
ンドゲートＧ１に供給する。
【００２３】コンパレータＣ２は、Ａ／Ｄ変換器２１か
ら順次供給されてくるサンプル値ｑの値が負の閾値Ｖ-
よりも小なる場合に、論理値「１」の信号をＤフリップ
フロップＦ３及びアンドゲートＧ１の各々に供給する一
方、かかるサンプル値ｑの値が負の閾値Ｖ-よりも大な
る場合には、論理値「０」の信号をＤフリップフロップ
Ｆ３及びアンドゲートＧ１の各々に供給する。Ｄフリッ
プフロップＦ３は、供給された信号を上記再生クロック
信号ｖと同一タイミングにて順次取り込みこれをＤフリ
ップフロップＦ４に供給する。ＤフリップフロップＦ４
は、供給された信号を上記再生クロック信号ｖと同一タ
イミングにて順次取り込みこれをアンドゲートＧ２に供
給する。
ら順次供給されてくるサンプル値ｑの値が負の閾値Ｖ-
よりも小なる場合に、論理値「１」の信号をＤフリップ
フロップＦ３及びアンドゲートＧ１の各々に供給する一
方、かかるサンプル値ｑの値が負の閾値Ｖ-よりも大な
る場合には、論理値「０」の信号をＤフリップフロップ
Ｆ３及びアンドゲートＧ１の各々に供給する。Ｄフリッ
プフロップＦ３は、供給された信号を上記再生クロック
信号ｖと同一タイミングにて順次取り込みこれをＤフリ
ップフロップＦ４に供給する。ＤフリップフロップＦ４
は、供給された信号を上記再生クロック信号ｖと同一タ
イミングにて順次取り込みこれをアンドゲートＧ２に供
給する。
【００２４】アンドゲートＧ１は、上記Ｄフリップフロ
ップＦ２及びコンパレータＣ２から供給された信号各々
の論理値が共に「１」である場合には、サンプル値ｑの
レベル変化が下降傾向であることを示す論理値「１」の
極性フラグ信号ｓ1を出力する一方、上記Ｄフリップフ
ロップＦ２及びコンパレータＣ２から供給された信号の
いずれかが「０」である場合には、論理値「０」の極性
フラグ信号ｓ1を出力する。アンドゲートＧ２は、上記
ＤフリップフロップＦ４及びコンパレータＣ１から供給
された信号各々の論理値が共に「１」である場合には、
サンプル値ｑのレベル変化が上昇傾向であることを示す
論理値「１」の極性フラグ信号ｓ2を出力する一方、上
記ＤフリップフロップＦ４及びコンパレータＣ１から供
給された信号のいずれかが「０」である場合には、論理
値「０」の極性フラグ信号ｓ2を出力する。オアゲート
Ｇ３は、極性フラグ信号ｓ1もしくは極性フラグ信号ｓ2
のいずれかが論理値「１」の信号である場合に論理値
「１」の長ランレングス検出信号ｒを出力する。
ップＦ２及びコンパレータＣ２から供給された信号各々
の論理値が共に「１」である場合には、サンプル値ｑの
レベル変化が下降傾向であることを示す論理値「１」の
極性フラグ信号ｓ1を出力する一方、上記Ｄフリップフ
ロップＦ２及びコンパレータＣ２から供給された信号の
いずれかが「０」である場合には、論理値「０」の極性
フラグ信号ｓ1を出力する。アンドゲートＧ２は、上記
ＤフリップフロップＦ４及びコンパレータＣ１から供給
された信号各々の論理値が共に「１」である場合には、
サンプル値ｑのレベル変化が上昇傾向であることを示す
論理値「１」の極性フラグ信号ｓ2を出力する一方、上
記ＤフリップフロップＦ４及びコンパレータＣ１から供
給された信号のいずれかが「０」である場合には、論理
値「０」の極性フラグ信号ｓ2を出力する。オアゲート
Ｇ３は、極性フラグ信号ｓ1もしくは極性フラグ信号ｓ2
のいずれかが論理値「１」の信号である場合に論理値
「１」の長ランレングス検出信号ｒを出力する。
【００２５】つまり、かかる図８にて示されるが如き構
成の長ランレングス検出回路２５においては、上記Ａ／
Ｄ変換器２１から順次供給されてくる連続した３つのサ
ンプル値ｑの値が、上記正の閾値Ｖ+よりも大なる値か
ら、上記負の閾値Ｖ-よりも小なる値へと変化したこと
を検出した場合に論理値「１」の長ランレングス検出信
号ｒを発生する。又、かかる長ランレングス検出回路２
５は、上記Ａ／Ｄ変換器２１から順次供給されてくる連
続した３つのサンプル値ｑの値が、上記負の閾値Ｖ-よ
りも小なる値から、上記正の閾値Ｖ+よりも大なる値へ
と変化したことを検出した場合に論理値「１」の長ラン
レングス検出信号ｒを発生するのである。
成の長ランレングス検出回路２５においては、上記Ａ／
Ｄ変換器２１から順次供給されてくる連続した３つのサ
ンプル値ｑの値が、上記正の閾値Ｖ+よりも大なる値か
ら、上記負の閾値Ｖ-よりも小なる値へと変化したこと
を検出した場合に論理値「１」の長ランレングス検出信
号ｒを発生する。又、かかる長ランレングス検出回路２
５は、上記Ａ／Ｄ変換器２１から順次供給されてくる連
続した３つのサンプル値ｑの値が、上記負の閾値Ｖ-よ
りも小なる値から、上記正の閾値Ｖ+よりも大なる値へ
と変化したことを検出した場合に論理値「１」の長ラン
レングス検出信号ｒを発生するのである。
【００２６】すなわち、図８にて示されるが如き構成か
らなる長ランレングス検出回路２５においては、ランレ
ングスの長い記録信号の読み取りに応じて得られた読取
信号ａの振幅値が、ランレングスの短い記録信号の読み
取りに応じて得られた読取信号ａの振幅値よりも大なる
値になる事に着目して、３サンプル分の時間内にサンプ
ル値ｑのレベル推移が、所定範囲（負の閾値Ｖ-〜正の
閾値Ｖ+）を越えて連続増加あるいは連続減少したこと
を検出することにより、長ランレングスの検出を行うよ
うにしたのである。
らなる長ランレングス検出回路２５においては、ランレ
ングスの長い記録信号の読み取りに応じて得られた読取
信号ａの振幅値が、ランレングスの短い記録信号の読み
取りに応じて得られた読取信号ａの振幅値よりも大なる
値になる事に着目して、３サンプル分の時間内にサンプ
ル値ｑのレベル推移が、所定範囲（負の閾値Ｖ-〜正の
閾値Ｖ+）を越えて連続増加あるいは連続減少したこと
を検出することにより、長ランレングスの検出を行うよ
うにしたのである。
【００２７】尚、上述した実施例においては、図６〜図
８において長ランレングス検出回路２５の内部構成の一
例を示したが、長ランレングス検出回路２５の内部構成
としてはかかる構成に限定されるものではない。図９
は、長ランレングス検出回路２５の内部構成の他の実施
例を示す図である。
８において長ランレングス検出回路２５の内部構成の一
例を示したが、長ランレングス検出回路２５の内部構成
としてはかかる構成に限定されるものではない。図９
は、長ランレングス検出回路２５の内部構成の他の実施
例を示す図である。
【００２８】図９において、極性反転回路Ｖ２は、上記
Ａ／Ｄ変換器２１から供給されたサンプル値ｑの極性を
反転した逆極性サンプル値をセレクタＳＬ２に供給す
る。つまり、極性反転回路Ｖ２は、かかるサンプル値ｑ
の値が正の値である場合には、これを負の値に変換する
一方、サンプル値ｑの値が負の値である場合には、これ
を正の値に変換するのである。セレクタＳＬ２は、かか
るサンプル値ｑの最上位ビットの論理値が「０」である
場合は、上記極性反転回路Ｖ２から供給されたサンプル
値ｑの極性を反転した逆極性サンプル値を選択的にコン
パレータＣ３に供給する一方、かかるサンプル値ｑの最
上位ビットの論理値が「１」である場合には、上記サン
プル値ｑを選択的にコンパレータＣ３に供給する。
Ａ／Ｄ変換器２１から供給されたサンプル値ｑの極性を
反転した逆極性サンプル値をセレクタＳＬ２に供給す
る。つまり、極性反転回路Ｖ２は、かかるサンプル値ｑ
の値が正の値である場合には、これを負の値に変換する
一方、サンプル値ｑの値が負の値である場合には、これ
を正の値に変換するのである。セレクタＳＬ２は、かか
るサンプル値ｑの最上位ビットの論理値が「０」である
場合は、上記極性反転回路Ｖ２から供給されたサンプル
値ｑの極性を反転した逆極性サンプル値を選択的にコン
パレータＣ３に供給する一方、かかるサンプル値ｑの最
上位ビットの論理値が「１」である場合には、上記サン
プル値ｑを選択的にコンパレータＣ３に供給する。
【００２９】すなわち、かかる極性反転回路Ｖ２及びセ
レクタＳＬ２からなる構成により、サンプル値ｑの絶対
値が求められて、これがコンパレータＣ３に供給される
のである。コンパレータＣ３は、かかるセレクタＳＬ２
から供給されたサンプル値ｑの絶対値が正の閾値Ｖ+よ
りも大なる場合に、論理値「１」の信号をＤフリップフ
ロップＦ５及びアンドゲートＧ４の各々に供給する一
方、かかるサンプル値ｑの絶対値が正の閾値Ｖ+よりも
小なる場合には、論理値「０」の信号をＤフリップフロ
ップＦ５及びアンドゲートＧ４の各々に供給する。Ｄフ
リップフロップＦ５は、供給された信号を上記再生クロ
ック信号ｖと同一タイミングにて順次取り込みこれをＤ
フリップフロップＦ６及びアンドゲートＧ４の各々に供
給する。ＤフリップフロップＦ６は、供給された信号を
上記再生クロック信号ｖと同一タイミングにて順次取り
込みこれをアンドゲートＧ４に供給する。アンドゲート
Ｇ４は、これらコンパレータＣ３、Ｄフリップフロップ
Ｆ５及びＤフリップフロップＦ６各々から供給された信
号の論理値が、夫々「１、０、１」となった場合にのみ
論理値「１」の長ランレングス検出信号ｒを出力する。
一方、上記サンプル値ｑの最上位ビットに対応した信号
は、ＤフリップフロップＦ７及びＤフリップフロップＦ
８を介して極性フラグ信号Ｓ1として出力される。
レクタＳＬ２からなる構成により、サンプル値ｑの絶対
値が求められて、これがコンパレータＣ３に供給される
のである。コンパレータＣ３は、かかるセレクタＳＬ２
から供給されたサンプル値ｑの絶対値が正の閾値Ｖ+よ
りも大なる場合に、論理値「１」の信号をＤフリップフ
ロップＦ５及びアンドゲートＧ４の各々に供給する一
方、かかるサンプル値ｑの絶対値が正の閾値Ｖ+よりも
小なる場合には、論理値「０」の信号をＤフリップフロ
ップＦ５及びアンドゲートＧ４の各々に供給する。Ｄフ
リップフロップＦ５は、供給された信号を上記再生クロ
ック信号ｖと同一タイミングにて順次取り込みこれをＤ
フリップフロップＦ６及びアンドゲートＧ４の各々に供
給する。ＤフリップフロップＦ６は、供給された信号を
上記再生クロック信号ｖと同一タイミングにて順次取り
込みこれをアンドゲートＧ４に供給する。アンドゲート
Ｇ４は、これらコンパレータＣ３、Ｄフリップフロップ
Ｆ５及びＤフリップフロップＦ６各々から供給された信
号の論理値が、夫々「１、０、１」となった場合にのみ
論理値「１」の長ランレングス検出信号ｒを出力する。
一方、上記サンプル値ｑの最上位ビットに対応した信号
は、ＤフリップフロップＦ７及びＤフリップフロップＦ
８を介して極性フラグ信号Ｓ1として出力される。
【００３０】すなわち、かかる図９に示されるが如き長
ランレングス検出回路２５においては、サンプル値ｑの
絶対値が正の閾値Ｖ+よりも大なる値になることを検出
することにより、長ランレングスの検出を行うようにし
たのである。図１０は、上記位相誤差生成回路２４の内
部構成の一例を示す図である。図１０において、複数の
Ｄフリップフロップがパラレル構成となっているＤレジ
スタＤＲ１は、上記Ａ／Ｄ変換器２１から順次供給され
てくるサンプル値ｑを、上記再生クロック信号ｖと同一
タイミングにて取り込みこれをセレクタＳＬ１及び極性
反転回路Ｖ１の各々に供給する。極性反転回路Ｖ１は、
ＤレジスタＤＲ１から供給されたサンプル値の極性を反
転した逆極性サンプル値をセレクタＳＬ１に供給する。
つまり、極性反転回路Ｖ１は、上記ＤレジスタＤＲ１か
ら供給されたサンプル値の値が正の値である場合には、
これを負の値に変換する一方、かかるＤレジスタＤＲ１
から供給されたサンプル値の値が負の値である場合に
は、これを正の値に変換するのである。セレクタＳＬ１
は、上記長ランレングス検出回路２５から論理値「０」
の極性フラグ信号ｓ1が供給された場合は、上記Ｄレジ
スタＤＲ１から供給されたサンプル値を選択的にＤレジ
スタＤＲ２に供給する一方、かかる長ランレングス検出
回路２５から論理値「１」の極性フラグ信号ｓ 1が供給
された場合は、上記極性反転回路Ｖ１から供給された逆
極性のサンプル値を選択的にＤレジスタＤＲ２に供給す
る。複数のＤフリップフロップがパラレル構成となって
いる上記ＤレジスタＤＲ２は、上記長ランレングス検出
回路２５から論理値「１」の長ランレングス検出信号ｒ
が供給された場合にのみ、上記セレクタＳＬ１から供給
されたサンプル値を取り込んでこれを位相誤差信号ｕと
して出力する。
ランレングス検出回路２５においては、サンプル値ｑの
絶対値が正の閾値Ｖ+よりも大なる値になることを検出
することにより、長ランレングスの検出を行うようにし
たのである。図１０は、上記位相誤差生成回路２４の内
部構成の一例を示す図である。図１０において、複数の
Ｄフリップフロップがパラレル構成となっているＤレジ
スタＤＲ１は、上記Ａ／Ｄ変換器２１から順次供給され
てくるサンプル値ｑを、上記再生クロック信号ｖと同一
タイミングにて取り込みこれをセレクタＳＬ１及び極性
反転回路Ｖ１の各々に供給する。極性反転回路Ｖ１は、
ＤレジスタＤＲ１から供給されたサンプル値の極性を反
転した逆極性サンプル値をセレクタＳＬ１に供給する。
つまり、極性反転回路Ｖ１は、上記ＤレジスタＤＲ１か
ら供給されたサンプル値の値が正の値である場合には、
これを負の値に変換する一方、かかるＤレジスタＤＲ１
から供給されたサンプル値の値が負の値である場合に
は、これを正の値に変換するのである。セレクタＳＬ１
は、上記長ランレングス検出回路２５から論理値「０」
の極性フラグ信号ｓ1が供給された場合は、上記Ｄレジ
スタＤＲ１から供給されたサンプル値を選択的にＤレジ
スタＤＲ２に供給する一方、かかる長ランレングス検出
回路２５から論理値「１」の極性フラグ信号ｓ 1が供給
された場合は、上記極性反転回路Ｖ１から供給された逆
極性のサンプル値を選択的にＤレジスタＤＲ２に供給す
る。複数のＤフリップフロップがパラレル構成となって
いる上記ＤレジスタＤＲ２は、上記長ランレングス検出
回路２５から論理値「１」の長ランレングス検出信号ｒ
が供給された場合にのみ、上記セレクタＳＬ１から供給
されたサンプル値を取り込んでこれを位相誤差信号ｕと
して出力する。
【００３１】図１１は、上記クロック発生回路２２の内
部構成の一例を示す図である。図１１において、Ｄ／Ａ
変換器２２０は、上記位相誤差生成回路２４から供給さ
れた位相誤差信号ｕをアナログ電圧に変換してこれをＬ
ＰＦ（ローパスフィルタ）２２１に供給する。ＬＰＦ２
２１は、供給されたアナログ電圧を平均化してＶＣＯ
（電圧制御発振器）２２２に供給する。ＶＣＯ２２２
は、ＬＰＦ２２１から供給された平均アナログ電圧に応
じた発振周波数を有する再生クロック信号ｖを発生出力
する。かかる構成により、クロック発生回路２２は、位
相誤差信号ｕに応じた位相を有する再生クロック信号ｖ
を出力するのである。
部構成の一例を示す図である。図１１において、Ｄ／Ａ
変換器２２０は、上記位相誤差生成回路２４から供給さ
れた位相誤差信号ｕをアナログ電圧に変換してこれをＬ
ＰＦ（ローパスフィルタ）２２１に供給する。ＬＰＦ２
２１は、供給されたアナログ電圧を平均化してＶＣＯ
（電圧制御発振器）２２２に供給する。ＶＣＯ２２２
は、ＬＰＦ２２１から供給された平均アナログ電圧に応
じた発振周波数を有する再生クロック信号ｖを発生出力
する。かかる構成により、クロック発生回路２２は、位
相誤差信号ｕに応じた位相を有する再生クロック信号ｖ
を出力するのである。
【００３２】図１２は、上記図５〜図１１にて示される
ディジタル信号再生装置における動作波形の一例を示す
図である。尚、図１２の動作例においては、図５におけ
る光ピックアップ１が、光ディスク３の１記録トラック
上に形成されているランレングスの長い記録信号に対応
した記録ピットＰt1、及びランレングスの短い記録信号
に対応した記録ピットＰt2及びＰt3各々を順にトレース
した際に得られる各動作波形を示すものである。
ディジタル信号再生装置における動作波形の一例を示す
図である。尚、図１２の動作例においては、図５におけ
る光ピックアップ１が、光ディスク３の１記録トラック
上に形成されているランレングスの長い記録信号に対応
した記録ピットＰt1、及びランレングスの短い記録信号
に対応した記録ピットＰt2及びＰt3各々を順にトレース
した際に得られる各動作波形を示すものである。
【００３３】図１２に示されるが如く、ランレングスの
長い記録ピットＰt1の読み取りに応じて得られたサンプ
ル値ｑ1〜ｑ3及びｑ6〜ｑ8なる系列は、そのレベル変化
範囲が負の閾値Ｖ-〜正の閾値Ｖ+の範囲を越えたもので
ある。一方、ランレングスの短い記録ピットＰt2及びＰ
t3の読み取りに応じて得られたサンプル値ｑ14〜ｑ20な
る系列は、いずれもそのレベル変化が負の閾値Ｖ-〜正
の閾値Ｖ+の範囲内に収まっている。
長い記録ピットＰt1の読み取りに応じて得られたサンプ
ル値ｑ1〜ｑ3及びｑ6〜ｑ8なる系列は、そのレベル変化
範囲が負の閾値Ｖ-〜正の閾値Ｖ+の範囲を越えたもので
ある。一方、ランレングスの短い記録ピットＰt2及びＰ
t3の読み取りに応じて得られたサンプル値ｑ14〜ｑ20な
る系列は、いずれもそのレベル変化が負の閾値Ｖ-〜正
の閾値Ｖ+の範囲内に収まっている。
【００３４】よって、図１２に示されるが如く、上昇傾
向を示す３つの連続したサンプル値ｑ1〜ｑ3に応じて、
論理値「１」の極性フラグ信号ｓ2及び長ランレングス
検出信号ｒ各々が得られると共に、下降傾向を示す３つ
の連続したサンプル値ｑ6〜ｑ8に応じて、論理値「１」
の極性フラグ信号ｓ1及び長ランレングス検出信号ｒ各
々が得られるのである。この際、上記最初の長ランレン
グス検出信号ｒに応じて、サンプル値ｑ1〜ｑ3の中間の
サンプル値ｑ2が誤差信号ｕとなる。又、次の長ランレ
ングス検出信号ｒ及び極性フラグ信号ｓ1に応じて、上
記サンプル値ｑ6〜ｑ8の中間のサンプル値ｑ7の極性を
反転した−ｑ7が誤差信号ｕとなるのである。
向を示す３つの連続したサンプル値ｑ1〜ｑ3に応じて、
論理値「１」の極性フラグ信号ｓ2及び長ランレングス
検出信号ｒ各々が得られると共に、下降傾向を示す３つ
の連続したサンプル値ｑ6〜ｑ8に応じて、論理値「１」
の極性フラグ信号ｓ1及び長ランレングス検出信号ｒ各
々が得られるのである。この際、上記最初の長ランレン
グス検出信号ｒに応じて、サンプル値ｑ1〜ｑ3の中間の
サンプル値ｑ2が誤差信号ｕとなる。又、次の長ランレ
ングス検出信号ｒ及び極性フラグ信号ｓ1に応じて、上
記サンプル値ｑ6〜ｑ8の中間のサンプル値ｑ7の極性を
反転した−ｑ7が誤差信号ｕとなるのである。
【００３５】次に、かかる位相誤差信号ｕによる再生ク
ロック信号ｖの位相補正動作を図１３を参照しつつ説明
する。この際、図１３（ａ）〜（ｃ）においては、上記
図１２にて示されるが如き上昇傾向を示す３つの連続し
たサンプル値ｑ1〜ｑ3に応じて為される位相補正動作を
示す。又、図１３（ｄ）〜（ｆ）においては、上記図１
２にて示されるが如き下降傾向を示す３つの連続したサ
ンプル値ｑ6〜ｑ8に応じて為される位相補正動作を示す
ものである。尚、かかる図１３中の破線は、クロック発
生回路２２が発生する正常位相時の再生クロック信号ｖ
のタイミング位置を示す。又、図中の一点鎖線はサンプ
ル値の中心レベルＱを示すものである。
ロック信号ｖの位相補正動作を図１３を参照しつつ説明
する。この際、図１３（ａ）〜（ｃ）においては、上記
図１２にて示されるが如き上昇傾向を示す３つの連続し
たサンプル値ｑ1〜ｑ3に応じて為される位相補正動作を
示す。又、図１３（ｄ）〜（ｆ）においては、上記図１
２にて示されるが如き下降傾向を示す３つの連続したサ
ンプル値ｑ6〜ｑ8に応じて為される位相補正動作を示す
ものである。尚、かかる図１３中の破線は、クロック発
生回路２２が発生する正常位相時の再生クロック信号ｖ
のタイミング位置を示す。又、図中の一点鎖線はサンプ
ル値の中心レベルＱを示すものである。
【００３６】先ず、図１３（ａ）においては、サンプル
値ｑ1、ｑ2、ｑ3各々が正常なタイミングでサンプリン
グされている場合を示すものである。この際、サンプル
値ｑ2は、かかる所定レベルＱと等しくなる。よって、
クロック発生回路２２には、位相誤差信号ｕとしてこの
所定レベルＱが供給されることになる。従って、この
際、クロック発生回路２２は現状の位相にて再生クロッ
ク信号ｖの発生を行う。
値ｑ1、ｑ2、ｑ3各々が正常なタイミングでサンプリン
グされている場合を示すものである。この際、サンプル
値ｑ2は、かかる所定レベルＱと等しくなる。よって、
クロック発生回路２２には、位相誤差信号ｕとしてこの
所定レベルＱが供給されることになる。従って、この
際、クロック発生回路２２は現状の位相にて再生クロッ
ク信号ｖの発生を行う。
【００３７】次に、図１３（ｂ）においては、サンプル
値ｑ1、ｑ2、ｑ3各々が正常な位置よりも早いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ2は、上記所定レベルＱよりも小な
る値となる。よって、クロック発生回路２２には、位相
誤差信号ｕとしてこの所定レベルＱよりもサンプル値ｑ
2の分だけ少ない値が供給されることになる。従って、
この際、クロック発生回路２２は、サンプル値ｑ2に対
応した分だけ位相を遅らせた再生クロック信号ｖの発生
を行ってクロックの位相進みを補正するのである。
値ｑ1、ｑ2、ｑ3各々が正常な位置よりも早いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ2は、上記所定レベルＱよりも小な
る値となる。よって、クロック発生回路２２には、位相
誤差信号ｕとしてこの所定レベルＱよりもサンプル値ｑ
2の分だけ少ない値が供給されることになる。従って、
この際、クロック発生回路２２は、サンプル値ｑ2に対
応した分だけ位相を遅らせた再生クロック信号ｖの発生
を行ってクロックの位相進みを補正するのである。
【００３８】次に、図１３（ｃ）においては、サンプル
値ｑ1、ｑ2、ｑ3各々が正常な位置よりも遅いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ2は、上記所定レベルＱよりも大な
る値となる。よって、クロック発生回路２２には、位相
誤差信号ｕとしてこの所定レベルＱよりもサンプル値ｑ
2の分だけ大なる値が供給されることになる。従って、
この際、クロック発生回路２２は、サンプル値ｑ2に対
応した分だけ位相を進ませた再生クロック信号ｖの発生
を行ってクロックの位相遅れを補正するのである。
値ｑ1、ｑ2、ｑ3各々が正常な位置よりも遅いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ2は、上記所定レベルＱよりも大な
る値となる。よって、クロック発生回路２２には、位相
誤差信号ｕとしてこの所定レベルＱよりもサンプル値ｑ
2の分だけ大なる値が供給されることになる。従って、
この際、クロック発生回路２２は、サンプル値ｑ2に対
応した分だけ位相を進ませた再生クロック信号ｖの発生
を行ってクロックの位相遅れを補正するのである。
【００３９】次に、図１３（ｄ）においては、サンプル
値ｑ6、ｑ7、ｑ8各々が正常なタイミングでサンプリン
グされている場合を示すものである。この際、サンプル
値ｑ7は、一点鎖線で示される所定レベルＱと等しくな
る。ここで、サンプル値ｑ6、ｑ7、ｑ8なる系列のレベ
ル変化は下降傾向である。よって、クロック発生回路２
２には、位相誤差信号ｕとして、この所定レベルＱの極
性反転値が供給されることになる。従って、この際、ク
ロック発生回路２２は現状の位相にて再生クロック信号
ｖの発生を行うのである。
値ｑ6、ｑ7、ｑ8各々が正常なタイミングでサンプリン
グされている場合を示すものである。この際、サンプル
値ｑ7は、一点鎖線で示される所定レベルＱと等しくな
る。ここで、サンプル値ｑ6、ｑ7、ｑ8なる系列のレベ
ル変化は下降傾向である。よって、クロック発生回路２
２には、位相誤差信号ｕとして、この所定レベルＱの極
性反転値が供給されることになる。従って、この際、ク
ロック発生回路２２は現状の位相にて再生クロック信号
ｖの発生を行うのである。
【００４０】次に、図１３（ｅ）においては、サンプル
値ｑ6、ｑ7、ｑ8各々が正常な位置よりも早いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ7は、上記所定レベルＱよりも大な
る値となる。ここで、サンプル値ｑ6、ｑ7、ｑ8なる系
列のレベル変化は下降傾向である。よって、クロック発
生回路２２には、位相誤差信号ｕとして、このサンプル
値（ｑ7）の極性を反転した信号、すなわち、上記所定
レベルＱよりもサンプル値ｑ7の分だけ少ない値が供給
されることになる。従って、この際、クロック発生回路
２２は、サンプル値ｑ7に応じた分だけ位相を遅らせた
再生クロック信号ｖの発生を行ってクロックの位相進み
を補正するのである。
値ｑ6、ｑ7、ｑ8各々が正常な位置よりも早いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ7は、上記所定レベルＱよりも大な
る値となる。ここで、サンプル値ｑ6、ｑ7、ｑ8なる系
列のレベル変化は下降傾向である。よって、クロック発
生回路２２には、位相誤差信号ｕとして、このサンプル
値（ｑ7）の極性を反転した信号、すなわち、上記所定
レベルＱよりもサンプル値ｑ7の分だけ少ない値が供給
されることになる。従って、この際、クロック発生回路
２２は、サンプル値ｑ7に応じた分だけ位相を遅らせた
再生クロック信号ｖの発生を行ってクロックの位相進み
を補正するのである。
【００４１】次に、図１３（ｆ）においては、サンプル
値ｑ6、ｑ7、ｑ8各々が正常な位置よりも遅いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ7は上記所定レベルＱよりも小なる
値となる。ここで、サンプル値ｑ6、ｑ7、ｑ8なる系列
のレベル変化は下降傾向である。よって、クロック発生
回路２２には、位相誤差信号ｕとして、このサンプル値
ｑ7の極性を反転した信号、すなわち、上記所定レベル
Ｑよりもサンプル値ｑ7の分だけ大なる値が供給される
ことになる。従って、この際、クロック発生回路２２
は、サンプル値ｑ7に応じた分だけ位相を進ませた再生
クロック信号ｖの発生を行ってクロックの位相遅れを補
正するのである。
値ｑ6、ｑ7、ｑ8各々が正常な位置よりも遅いタイミン
グでサンプリングされている場合を示すものである。こ
の際、サンプル値ｑ7は上記所定レベルＱよりも小なる
値となる。ここで、サンプル値ｑ6、ｑ7、ｑ8なる系列
のレベル変化は下降傾向である。よって、クロック発生
回路２２には、位相誤差信号ｕとして、このサンプル値
ｑ7の極性を反転した信号、すなわち、上記所定レベル
Ｑよりもサンプル値ｑ7の分だけ大なる値が供給される
ことになる。従って、この際、クロック発生回路２２
は、サンプル値ｑ7に応じた分だけ位相を進ませた再生
クロック信号ｖの発生を行ってクロックの位相遅れを補
正するのである。
【００４２】以上の如く、かかるディジタル信号再生装
置においては、光ディスクから読み取られた読取信号を
再生クロック信号のタイミング毎にサンプリングして得
たサンプル値系列の内、ランレングスが所定長より長い
記録信号が連続して読み取られた際の記録信号のエッジ
区間にて得られたサンプル値に基づいて上記再生クロッ
ク信号の位相補正を行う構成としている。この際、ラン
レングスの長い記録信号の読み取りに応じて得られたサ
ンプル値系列のレベル変化は、ランレングスの短い記録
信号の読み取りに応じて得られたサンプル値系列のレベ
ル変化に比して急峻である。上記ディジタル信号再生装
置においては、このレベル変化の急峻なサンプル値系列
のみを用いて再生クロック信号の位相補正を行うので、
ジッタの少ない再生クロック信号を得ることが出来るの
である。
置においては、光ディスクから読み取られた読取信号を
再生クロック信号のタイミング毎にサンプリングして得
たサンプル値系列の内、ランレングスが所定長より長い
記録信号が連続して読み取られた際の記録信号のエッジ
区間にて得られたサンプル値に基づいて上記再生クロッ
ク信号の位相補正を行う構成としている。この際、ラン
レングスの長い記録信号の読み取りに応じて得られたサ
ンプル値系列のレベル変化は、ランレングスの短い記録
信号の読み取りに応じて得られたサンプル値系列のレベ
ル変化に比して急峻である。上記ディジタル信号再生装
置においては、このレベル変化の急峻なサンプル値系列
のみを用いて再生クロック信号の位相補正を行うので、
ジッタの少ない再生クロック信号を得ることが出来るの
である。
【００４３】又、上記実施例においては、連続する３つ
のサンプルからなるサンプル値系列に基づいて長ランレ
ングスの検出を行っているが、連続する２つのサンプル
からなるサンプル値系列に基づいて長ランレングスの検
出を行うようにしても良い。図１４は、連続する２つの
サンプルからなるサンプル値系列に基づいて長ランレン
グスの検出を行うようにした長ランレングス検出回路２
５の他の実施例を示す図である。
のサンプルからなるサンプル値系列に基づいて長ランレ
ングスの検出を行っているが、連続する２つのサンプル
からなるサンプル値系列に基づいて長ランレングスの検
出を行うようにしても良い。図１４は、連続する２つの
サンプルからなるサンプル値系列に基づいて長ランレン
グスの検出を行うようにした長ランレングス検出回路２
５の他の実施例を示す図である。
【００４４】図１４において、コンパレータＣ４は、Ａ
／Ｄ変換器２１から順次供給されてくるサンプル値ｑの
値が正の閾値Ｖ+よりも大なる場合に、論理値「１」の
信号をＤフリップフロップＦ９及びアンドゲートＧ６の
各々に供給する一方、かかるサンプル値ｑの値が正の閾
値Ｖ+よりも小なる場合には、論理値「０」の信号をＤ
フリップフロップＦ９及びアンドゲートＧ６の各々に供
給する。ＤフリップフロップＦ９は、供給された信号を
上記再生クロック信号ｖと同一タイミングにて順次取り
込みこれをアンドゲートＧ５に供給する。
／Ｄ変換器２１から順次供給されてくるサンプル値ｑの
値が正の閾値Ｖ+よりも大なる場合に、論理値「１」の
信号をＤフリップフロップＦ９及びアンドゲートＧ６の
各々に供給する一方、かかるサンプル値ｑの値が正の閾
値Ｖ+よりも小なる場合には、論理値「０」の信号をＤ
フリップフロップＦ９及びアンドゲートＧ６の各々に供
給する。ＤフリップフロップＦ９は、供給された信号を
上記再生クロック信号ｖと同一タイミングにて順次取り
込みこれをアンドゲートＧ５に供給する。
【００４５】コンパレータＣ５は、Ａ／Ｄ変換器２１か
ら順次供給されてくるサンプル値ｑの値が負の閾値Ｖ-
よりも小なる場合に、論理値「１」の信号をＤフリップ
フロップＦ１０及びアンドゲートＧ５の各々に供給する
一方、かかるサンプル値ｑの値が負の閾値Ｖ-よりも大
なる場合には、論理値「０」の信号をＤフリップフロッ
プＦ１０及びアンドゲートＧ５の各々に供給する。Ｄフ
リップフロップＦ１０は、供給された信号を上記再生ク
ロック信号ｖと同一タイミングにて順次取り込みこれを
アンドゲートＧ６に供給する。
ら順次供給されてくるサンプル値ｑの値が負の閾値Ｖ-
よりも小なる場合に、論理値「１」の信号をＤフリップ
フロップＦ１０及びアンドゲートＧ５の各々に供給する
一方、かかるサンプル値ｑの値が負の閾値Ｖ-よりも大
なる場合には、論理値「０」の信号をＤフリップフロッ
プＦ１０及びアンドゲートＧ５の各々に供給する。Ｄフ
リップフロップＦ１０は、供給された信号を上記再生ク
ロック信号ｖと同一タイミングにて順次取り込みこれを
アンドゲートＧ６に供給する。
【００４６】アンドゲートＧ５は、上記Ｄフリップフロ
ップＦ９及びコンパレータＣ５から供給された信号各々
の論理値が共に「１」である場合には、サンプル値ｑの
レベル変化が下降傾向であることを示す論理値「１」の
極性フラグ信号ｓ1を出力する一方、上記Ｄフリップフ
ロップＦ９及びコンパレータＣ５から供給された信号の
いずれかが「０」である場合には、論理値「０」の極性
フラグ信号ｓ1を出力する。アンドゲートＧ６は、上記
ＤフリップフロップＦ１０及びコンパレータＣ４から供
給された信号各々の論理値が共に「１」である場合に
は、サンプル値ｑのレベル変化が上昇傾向であることを
示す論理値「１」の極性フラグ信号ｓ2を出力する一
方、上記ＤフリップフロップＦ１０及びコンパレータＣ
４から供給された信号のいずれかが「０」である場合に
は、論理値「０」の極性フラグ信号ｓ 2を出力する。
ップＦ９及びコンパレータＣ５から供給された信号各々
の論理値が共に「１」である場合には、サンプル値ｑの
レベル変化が下降傾向であることを示す論理値「１」の
極性フラグ信号ｓ1を出力する一方、上記Ｄフリップフ
ロップＦ９及びコンパレータＣ５から供給された信号の
いずれかが「０」である場合には、論理値「０」の極性
フラグ信号ｓ1を出力する。アンドゲートＧ６は、上記
ＤフリップフロップＦ１０及びコンパレータＣ４から供
給された信号各々の論理値が共に「１」である場合に
は、サンプル値ｑのレベル変化が上昇傾向であることを
示す論理値「１」の極性フラグ信号ｓ2を出力する一
方、上記ＤフリップフロップＦ１０及びコンパレータＣ
４から供給された信号のいずれかが「０」である場合に
は、論理値「０」の極性フラグ信号ｓ 2を出力する。
【００４７】すなわち、かかる図１４にて示される長ラ
ンレングス検出回路２５においては、連続する２つのサ
ンプル値が、正の閾値Ｖ+及び負の閾値Ｖ-を境に、
「高」から「低」あるいは「低」から「高」へと変化し
たことを検出することにより、長ランレングスの検出を
行うようにしたのである。図１５は、かかる図１４にて
示されるが如き内部構成の長ランレングス検出回路２５
を採用した場合に適用される位相誤差生成回路２４の他
の実施例を示す図である。
ンレングス検出回路２５においては、連続する２つのサ
ンプル値が、正の閾値Ｖ+及び負の閾値Ｖ-を境に、
「高」から「低」あるいは「低」から「高」へと変化し
たことを検出することにより、長ランレングスの検出を
行うようにしたのである。図１５は、かかる図１４にて
示されるが如き内部構成の長ランレングス検出回路２５
を採用した場合に適用される位相誤差生成回路２４の他
の実施例を示す図である。
【００４８】図１５において、複数のＤフリップフロッ
プがパラレル構成となっているＤレジスタＤＲ３は、上
記Ａ／Ｄ変換器２１から順次供給されてくるサンプル値
ｑを、上記再生クロック信号ｖと同一タイミングにて取
り込みこれを加算器Ｋ１に供給する。加算器Ｋ１は、こ
のＤレジスタＤＲ３から供給されたサンプル値と、上記
Ａ／Ｄ変換器２１から供給されたサンプル値ｑとを加算
して得られた加算値をセレクタＳＬ３及び極性反転回路
Ｖ３の各々に供給する。極性反転回路Ｖ３は、かかる加
算器Ｋ１から供給された加算値の極性を反転した極性反
転加算値をセレクタＳＬ３に供給する。つまり、極性反
転回路Ｖ３は、かかる加算値が正の値である場合には、
これを負の値に変換する一方、負の値である場合には正
の値に変換した値を上記極性反転加算値としてセレクタ
ＳＬ３に供給するのである。
プがパラレル構成となっているＤレジスタＤＲ３は、上
記Ａ／Ｄ変換器２１から順次供給されてくるサンプル値
ｑを、上記再生クロック信号ｖと同一タイミングにて取
り込みこれを加算器Ｋ１に供給する。加算器Ｋ１は、こ
のＤレジスタＤＲ３から供給されたサンプル値と、上記
Ａ／Ｄ変換器２１から供給されたサンプル値ｑとを加算
して得られた加算値をセレクタＳＬ３及び極性反転回路
Ｖ３の各々に供給する。極性反転回路Ｖ３は、かかる加
算器Ｋ１から供給された加算値の極性を反転した極性反
転加算値をセレクタＳＬ３に供給する。つまり、極性反
転回路Ｖ３は、かかる加算値が正の値である場合には、
これを負の値に変換する一方、負の値である場合には正
の値に変換した値を上記極性反転加算値としてセレクタ
ＳＬ３に供給するのである。
【００４９】セレクタＳＬ３は、上記図１４にて示され
るが如き内部構成の長ランレングス検出回路２５から供
給された極性フラグ信号Ｓ1の論理値が「０」である場
合には、上記加算器Ｋ１から供給された加算値を選択的
にＤレジスタＤＲ４に供給する一方、かかる極性フラグ
信号Ｓ1の論理値が「１」である場合は、上記極性反転
回路Ｖ３から供給された極性反転加算値を選択的にＤレ
ジスタＤＲ４に供給する。ＤレジスタＤＲ４は、上記図
１４にて示されるが如き内部構成の長ランレングス検出
回路２５から論理値「１」の長ランレングス検出信号ｒ
が供給された場合にのみ、上記セレクタＳＬ３から供給
されたサンプル値を取り込んでこれを位相誤差信号ｕと
して出力する。
るが如き内部構成の長ランレングス検出回路２５から供
給された極性フラグ信号Ｓ1の論理値が「０」である場
合には、上記加算器Ｋ１から供給された加算値を選択的
にＤレジスタＤＲ４に供給する一方、かかる極性フラグ
信号Ｓ1の論理値が「１」である場合は、上記極性反転
回路Ｖ３から供給された極性反転加算値を選択的にＤレ
ジスタＤＲ４に供給する。ＤレジスタＤＲ４は、上記図
１４にて示されるが如き内部構成の長ランレングス検出
回路２５から論理値「１」の長ランレングス検出信号ｒ
が供給された場合にのみ、上記セレクタＳＬ３から供給
されたサンプル値を取り込んでこれを位相誤差信号ｕと
して出力する。
【００５０】すなわち、上記図１５にて示されるが如き
内部構成の位相誤差生成回路２４においては、上記図１
４の長ランレングス検出回路２５にて長ランレングス検
出された区間における連続した２つのサンプル値の各々
を加算して、この加算値をこれら２つのサンプル値の平
均値に対応したものとして位相誤差信号ｕとするのであ
る。尚、上記加算値を１／２することにより実際に平均
値を求めて、これを位相誤差信号ｕとしても良いことは
言うまでもない。
内部構成の位相誤差生成回路２４においては、上記図１
４の長ランレングス検出回路２５にて長ランレングス検
出された区間における連続した２つのサンプル値の各々
を加算して、この加算値をこれら２つのサンプル値の平
均値に対応したものとして位相誤差信号ｕとするのであ
る。尚、上記加算値を１／２することにより実際に平均
値を求めて、これを位相誤差信号ｕとしても良いことは
言うまでもない。
【００５１】図１６は、上記図１４に示されるが如き構
成の長ランレングス検出回路２５、及び上記図１５にて
示されるが如き内部構成の位相誤差生成回路２４を、図
５に示されるディジタル信号再生装置に適用した場合の
動作波形の一例を示す図である。尚、かかる図１６の動
作例においては、図５における光ピックアップ１が、光
ディスク３の１記録トラック上に形成されているランレ
ングスの長い記録信号に対応した記録ピットＰt1、及び
ランレングスの短い記録信号に対応した記録ピットＰt2
及びＰt3各々を順にトレースした際に得られる各動作波
形を示すものである。図１６に示されるが如く、ランレ
ングスの長い記録ピットＰt1の読み取りに応じて得られ
たサンプル値ｑ2、ｑ3及びサンプル値ｑ7、ｑ8なる各系
列は、正の閾値Ｖ+及び負の閾値Ｖ-を境に、「低」から
「高」、及び「高」から「低」へと変化している。一
方、ランレングスの短い記録ピットＰt2及びＰt3の読み
取りに応じて得られたサンプル値ｑ14〜ｑ20なる系列
は、いずれも正の閾値Ｖ+及び負の閾値Ｖ-の範囲を越え
ていない。
成の長ランレングス検出回路２５、及び上記図１５にて
示されるが如き内部構成の位相誤差生成回路２４を、図
５に示されるディジタル信号再生装置に適用した場合の
動作波形の一例を示す図である。尚、かかる図１６の動
作例においては、図５における光ピックアップ１が、光
ディスク３の１記録トラック上に形成されているランレ
ングスの長い記録信号に対応した記録ピットＰt1、及び
ランレングスの短い記録信号に対応した記録ピットＰt2
及びＰt3各々を順にトレースした際に得られる各動作波
形を示すものである。図１６に示されるが如く、ランレ
ングスの長い記録ピットＰt1の読み取りに応じて得られ
たサンプル値ｑ2、ｑ3及びサンプル値ｑ7、ｑ8なる各系
列は、正の閾値Ｖ+及び負の閾値Ｖ-を境に、「低」から
「高」、及び「高」から「低」へと変化している。一
方、ランレングスの短い記録ピットＰt2及びＰt3の読み
取りに応じて得られたサンプル値ｑ14〜ｑ20なる系列
は、いずれも正の閾値Ｖ+及び負の閾値Ｖ-の範囲を越え
ていない。
【００５２】よって、図１６に示されるが如く、上昇傾
向を示す２つの連続したサンプル値ｑ2、ｑ3に応じて、
論理値「１」の極性フラグ信号ｓ2及び長ランレングス
検出信号ｒ各々が得られる。更に、下降傾向を示す２つ
の連続したサンプル値ｑ7、ｑ8に応じて、論理値「１」
の極性フラグ信号ｓ1及び長ランレングス検出信号ｒ各
々が得られるのである。この際、最初の長ランレングス
検出信号ｒに応じて、上記サンプル値ｑ2及びｑ3の加算
値が位相誤差信号ｕとなる。又、次の長ランレングス検
出信号ｒ及び極性フラグ信号ｓ1に応じて、上記サンプ
ル値ｑ7及びｑ8の加算値の極性を反転した値が位相誤差
信号ｕとなるのである。
向を示す２つの連続したサンプル値ｑ2、ｑ3に応じて、
論理値「１」の極性フラグ信号ｓ2及び長ランレングス
検出信号ｒ各々が得られる。更に、下降傾向を示す２つ
の連続したサンプル値ｑ7、ｑ8に応じて、論理値「１」
の極性フラグ信号ｓ1及び長ランレングス検出信号ｒ各
々が得られるのである。この際、最初の長ランレングス
検出信号ｒに応じて、上記サンプル値ｑ2及びｑ3の加算
値が位相誤差信号ｕとなる。又、次の長ランレングス検
出信号ｒ及び極性フラグ信号ｓ1に応じて、上記サンプ
ル値ｑ7及びｑ8の加算値の極性を反転した値が位相誤差
信号ｕとなるのである。
【００５３】又、上述した如きディジタル信号再生装置
においては、Ａ／Ｄ変換器２１から順次供給されてくる
サンプル値ｑに基づいて長ランレングス検出を行うよう
にしているが、復号器２３による復号後の再生ディジタ
ル信号に基づいてかかる長ランレングス検出を行うよう
にしても良い。図１７は、かかる復号後の再生ディジタ
ル信号に基づいて長ランレングス検出を行うようにした
本発明の他の実施例によるディジタル信号再生装置の構
成を示す図である。
においては、Ａ／Ｄ変換器２１から順次供給されてくる
サンプル値ｑに基づいて長ランレングス検出を行うよう
にしているが、復号器２３による復号後の再生ディジタ
ル信号に基づいてかかる長ランレングス検出を行うよう
にしても良い。図１７は、かかる復号後の再生ディジタ
ル信号に基づいて長ランレングス検出を行うようにした
本発明の他の実施例によるディジタル信号再生装置の構
成を示す図である。
【００５４】尚、かかる実施例においては、光ディスク
３に記録されるべき記録信号がＲＬＬ（１、７）符号化
されていて、そのランレングスの段階が２Ｔ〜８Ｔに制
限された記録ピットＰｔが記録トラック上に形成されて
いるものとする。かかる図１７において、光ピックアッ
プ１は、スピンドルモータ２によって回転駆動される光
学式記録媒体としての光ディスク３にレーザビーム光を
照射する。更に、光ピックアップ１は、かかる光ディス
ク３からの反射光を光電変換して読取信号ａを得てこれ
をＡ／Ｄ変換器２１に供給する。
３に記録されるべき記録信号がＲＬＬ（１、７）符号化
されていて、そのランレングスの段階が２Ｔ〜８Ｔに制
限された記録ピットＰｔが記録トラック上に形成されて
いるものとする。かかる図１７において、光ピックアッ
プ１は、スピンドルモータ２によって回転駆動される光
学式記録媒体としての光ディスク３にレーザビーム光を
照射する。更に、光ピックアップ１は、かかる光ディス
ク３からの反射光を光電変換して読取信号ａを得てこれ
をＡ／Ｄ変換器２１に供給する。
【００５５】Ａ／Ｄ変換器２１は、クロック発生回路２
２から供給される再生クロック信号ｖのタイミングにて
上記読取信号ａをサンプリングして得られたサンプル値
ｑを復号器２３及び遅延回路３１の各々に供給する。復
号器２３は、例えばビタビ復号器からなり、上記Ａ／Ｄ
変換器２１から順次供給されてくるサンプル値ｑを連続
したサンプル値の時系列として捉え、これを「１」又は
「０」の２値からなるシリアル形態の再生ディジタル信
号に復号する。
２から供給される再生クロック信号ｖのタイミングにて
上記読取信号ａをサンプリングして得られたサンプル値
ｑを復号器２３及び遅延回路３１の各々に供給する。復
号器２３は、例えばビタビ復号器からなり、上記Ａ／Ｄ
変換器２１から順次供給されてくるサンプル値ｑを連続
したサンプル値の時系列として捉え、これを「１」又は
「０」の２値からなるシリアル形態の再生ディジタル信
号に復号する。
【００５６】長ランレングス検出回路３０は、上記再生
ディジタル信号に基づいて、ランレングスが３Ｔ以上の
記録信号の読み取りが行われたか否かを検出して、かか
る検出に応じた長ランレングス検出信号ｒを位相誤差生
成回路２４に供給する。更に、長ランレングス検出回路
３０は、かかる長ランレングス検出時における上記再生
ディジタル信号のエッジ極性に応じた極性フラグ信号ｓ
を位相誤差生成回路２４に供給する。
ディジタル信号に基づいて、ランレングスが３Ｔ以上の
記録信号の読み取りが行われたか否かを検出して、かか
る検出に応じた長ランレングス検出信号ｒを位相誤差生
成回路２４に供給する。更に、長ランレングス検出回路
３０は、かかる長ランレングス検出時における上記再生
ディジタル信号のエッジ極性に応じた極性フラグ信号ｓ
を位相誤差生成回路２４に供給する。
【００５７】図１８は、かかる長ランレングス検出回路
３０の内部構成の一例を示す図である。図１８におい
て、復号器２３において復号された「１」又は「０」の
２値からなるシリアル形態の再生ディジタル信号は、Ｄ
フリップフロップＦ１１〜Ｆ１５からなるシフトレジス
タに順次供給される。かかるシフトレジスタは、上記再
生ディジタル信号を、再生クロック信号ｖと同一タイミ
ングにて順次Ｆ１１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１
５の順にシフトせしめる。アンドゲートＧ８は、供給さ
れた上記再生ディジタル信号、ＤフリップフロップＦ１
１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５夫々の値が、
「０、０、０、１、１、１」となった時のみに論理値
「１」の極性フラグ信号ｓ1を出力する。アンドゲート
Ｇ９は、供給された上記再生ディジタル信号、Ｄフリッ
プフロップＦ１１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５
夫々の値が、「１、１、１、０、０、０」となった時の
みに論理値「１」の極性フラグ信号ｓ2を出力する。オ
アゲートＧ１０は、かかる極性フラグ信号ｓ1もしくは
極性フラグ信号ｓ2のいずれかが論理値「１」の信号で
ある場合に論理値「１」の長ランレングス検出信号ｒを
出力する。
３０の内部構成の一例を示す図である。図１８におい
て、復号器２３において復号された「１」又は「０」の
２値からなるシリアル形態の再生ディジタル信号は、Ｄ
フリップフロップＦ１１〜Ｆ１５からなるシフトレジス
タに順次供給される。かかるシフトレジスタは、上記再
生ディジタル信号を、再生クロック信号ｖと同一タイミ
ングにて順次Ｆ１１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１
５の順にシフトせしめる。アンドゲートＧ８は、供給さ
れた上記再生ディジタル信号、ＤフリップフロップＦ１
１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５夫々の値が、
「０、０、０、１、１、１」となった時のみに論理値
「１」の極性フラグ信号ｓ1を出力する。アンドゲート
Ｇ９は、供給された上記再生ディジタル信号、Ｄフリッ
プフロップＦ１１、Ｆ１２、Ｆ１３、Ｆ１４及びＦ１５
夫々の値が、「１、１、１、０、０、０」となった時の
みに論理値「１」の極性フラグ信号ｓ2を出力する。オ
アゲートＧ１０は、かかる極性フラグ信号ｓ1もしくは
極性フラグ信号ｓ2のいずれかが論理値「１」の信号で
ある場合に論理値「１」の長ランレングス検出信号ｒを
出力する。
【００５８】すなわち、かかる長ランレングス検出回路
３０においては、再生ディジタル信号のビット信号列が
「０、０、０、１、１、１」もしくは「１、１、１、
０、０、０」なる系列となることを検出した時に、ラン
レングスが３Ｔ以上の記録信号の読み取りが行われたと
判定して、論理値「１」の長ランレングス検出信号ｒを
出力するのである。
３０においては、再生ディジタル信号のビット信号列が
「０、０、０、１、１、１」もしくは「１、１、１、
０、０、０」なる系列となることを検出した時に、ラン
レングスが３Ｔ以上の記録信号の読み取りが行われたと
判定して、論理値「１」の長ランレングス検出信号ｒを
出力するのである。
【００５９】遅延回路３１は、例えば、シフトレジス
タ、ＦＩＦＯ等からなり、上記Ａ／Ｄ変換器２１から順
次供給されてくるサンプル値ｑを所定時間遅延して位相
誤差生成回路２４に供給する。この際、かかる遅延回路
３１による遅延時間は、上記復号器２３の復号処理に費
やされる時間と、長ランレングス検出回路３０の検出処
理に費やされる時間とを加算した時間に対応したもので
ある。
タ、ＦＩＦＯ等からなり、上記Ａ／Ｄ変換器２１から順
次供給されてくるサンプル値ｑを所定時間遅延して位相
誤差生成回路２４に供給する。この際、かかる遅延回路
３１による遅延時間は、上記復号器２３の復号処理に費
やされる時間と、長ランレングス検出回路３０の検出処
理に費やされる時間とを加算した時間に対応したもので
ある。
【００６０】位相誤差生成回路２４は、上記遅延回路３
１にて遅延されてから順次供給されてくるサンプル値ｑ
の中から、上記長ランレングス検出信号ｒによる長ラン
レングス検出時におけるサンプル値のみを抽出する。こ
の際、位相誤差生成回路２４は、上記長ランレングス検
出時におけるサンプル値ｑのレベル変化が上昇傾向であ
ることを示す極性フラグ信号ｓが供給された場合には、
上記の如く抽出したサンプル値を位相誤差信号ｕとして
クロック発生回路２２に供給する一方、下降傾向である
ことを示す極性フラグ信号ｓが供給された場合は、上述
の如く抽出したサンプル値の極性を反転したものを上記
位相誤差信号ｕとしてクロック発生回路２２に供給す
る。クロック発生回路２２は、かかる位相誤差信号ｕに
応じた位相を有するクロック信号を発生して、これを再
生クロック信号ｖとして上記Ａ／Ｄ変換器２１に供給す
る。
１にて遅延されてから順次供給されてくるサンプル値ｑ
の中から、上記長ランレングス検出信号ｒによる長ラン
レングス検出時におけるサンプル値のみを抽出する。こ
の際、位相誤差生成回路２４は、上記長ランレングス検
出時におけるサンプル値ｑのレベル変化が上昇傾向であ
ることを示す極性フラグ信号ｓが供給された場合には、
上記の如く抽出したサンプル値を位相誤差信号ｕとして
クロック発生回路２２に供給する一方、下降傾向である
ことを示す極性フラグ信号ｓが供給された場合は、上述
の如く抽出したサンプル値の極性を反転したものを上記
位相誤差信号ｕとしてクロック発生回路２２に供給す
る。クロック発生回路２２は、かかる位相誤差信号ｕに
応じた位相を有するクロック信号を発生して、これを再
生クロック信号ｖとして上記Ａ／Ｄ変換器２１に供給す
る。
【００６１】以上の如く、かかるディジタル信号再生装
置においては、読取信号を再生クロック信号のタイミン
グ毎にサンプリングして得られたサンプル値系列に基づ
いて復号された再生ディジタル信号のビット信号列に基
づいて、ランレングスが３Ｔ以上の記録信号が連続して
読み取られた際におけるこの記録信号のエッジ区間を検
出して、このエッジ区間におけるサンプル値に基づいて
上記再生クロック信号の位相補正を行う構成としてい
る。この際、ランレングスの長い記録信号の読み取りに
応じて得られたサンプル値系列のレベル変化は、ランレ
ングスの短い記録信号の読み取りに応じて得られたサン
プル値系列のレベル変化に比して急峻である。上記ディ
ジタル信号再生装置においては、このレベル変化の急峻
なサンプル値系列のみを用いて再生クロック信号の位相
補正を行うので、ジッタの少ない再生クロック信号を得
ることが出来るのである。
置においては、読取信号を再生クロック信号のタイミン
グ毎にサンプリングして得られたサンプル値系列に基づ
いて復号された再生ディジタル信号のビット信号列に基
づいて、ランレングスが３Ｔ以上の記録信号が連続して
読み取られた際におけるこの記録信号のエッジ区間を検
出して、このエッジ区間におけるサンプル値に基づいて
上記再生クロック信号の位相補正を行う構成としてい
る。この際、ランレングスの長い記録信号の読み取りに
応じて得られたサンプル値系列のレベル変化は、ランレ
ングスの短い記録信号の読み取りに応じて得られたサン
プル値系列のレベル変化に比して急峻である。上記ディ
ジタル信号再生装置においては、このレベル変化の急峻
なサンプル値系列のみを用いて再生クロック信号の位相
補正を行うので、ジッタの少ない再生クロック信号を得
ることが出来るのである。
【００６２】尚、上記実施例においては、３Ｔ以上のラ
ンレングスを長ランレングスとして検出するようにして
いるが、３Ｔより大なる４Ｔ以上のランレングスを長ラ
ンレングスとして検出するようにしても構わない。又、
上記実施例においては、光ディスク３に記録されるべき
記録信号の変調方式をＲＬＬ（１、７）符号としている
が、ＲＬＬ（２、７）符号、あるいはＣＤ（コンパクト
ディスク）等に採用されているＥＦＭ変調方式において
も適用可能である。例えば、光ディスク３に記録される
べき記録信号の変調方式が上記ＥＦＭ変調である場合に
は、そのランレングスは３Ｔ〜１１Ｔに制限される。よ
って、この際、３Ｔを除外した４Ｔ以上のランレングス
を有する記録信号に対応した読み取り情報に基づいて再
生クロック信号の位相補正を行うようにするのである。
ンレングスを長ランレングスとして検出するようにして
いるが、３Ｔより大なる４Ｔ以上のランレングスを長ラ
ンレングスとして検出するようにしても構わない。又、
上記実施例においては、光ディスク３に記録されるべき
記録信号の変調方式をＲＬＬ（１、７）符号としている
が、ＲＬＬ（２、７）符号、あるいはＣＤ（コンパクト
ディスク）等に採用されているＥＦＭ変調方式において
も適用可能である。例えば、光ディスク３に記録される
べき記録信号の変調方式が上記ＥＦＭ変調である場合に
は、そのランレングスは３Ｔ〜１１Ｔに制限される。よ
って、この際、３Ｔを除外した４Ｔ以上のランレングス
を有する記録信号に対応した読み取り情報に基づいて再
生クロック信号の位相補正を行うようにするのである。
【００６３】又、上記実施例においては、Ａ／Ｄ変換器
２１から順次供給されてくる２あるいは３つの連続した
サンプル値系列のレベル変化に基づいて長ランレングス
検出を行うようにしているが、４あるいは５つの連続し
たサンプル値系列のレベル変化に基づいて長ランレング
ス検出を行うようにしても良い。又、上記実施例におい
ては、その位相誤差信号ｕを生成するにあたり、長ラン
レングス検出時における１サンプル値、あるいは長ラン
レングス検出時における２サンプル値の平均値を用いる
ようにしているが、例えば、３サンプルもしくは４サン
プル分の重み付け平均値を用いるようにしても良い。
２１から順次供給されてくる２あるいは３つの連続した
サンプル値系列のレベル変化に基づいて長ランレングス
検出を行うようにしているが、４あるいは５つの連続し
たサンプル値系列のレベル変化に基づいて長ランレング
ス検出を行うようにしても良い。又、上記実施例におい
ては、その位相誤差信号ｕを生成するにあたり、長ラン
レングス検出時における１サンプル値、あるいは長ラン
レングス検出時における２サンプル値の平均値を用いる
ようにしているが、例えば、３サンプルもしくは４サン
プル分の重み付け平均値を用いるようにしても良い。
【００６４】
【発明の効果】以上の如く、本発明によるディジタル信
号再生装置は、光ディスクから読み取られた読取信号を
再生クロック信号のタイミング毎にサンプリングして得
たサンプル値系列の内、ランレングスが所定長より長い
記録信号が連続して読み取られた際の記録信号のエッジ
区間にて得られたサンプル値に基づいて上記再生クロッ
ク信号の位相補正を行う構成としている。
号再生装置は、光ディスクから読み取られた読取信号を
再生クロック信号のタイミング毎にサンプリングして得
たサンプル値系列の内、ランレングスが所定長より長い
記録信号が連続して読み取られた際の記録信号のエッジ
区間にて得られたサンプル値に基づいて上記再生クロッ
ク信号の位相補正を行う構成としている。
【００６５】つまり、かかるディジタル信号再生装置に
よれば、そのレベル変化が比較的急峻となっている記録
信号のエッジ区間におけるサンプル値に基づいて再生ク
ロック信号の位相補正が為されるようになる。よって、
本発明によれば、光ディスクに記録情報が高密度記録さ
れている場合においてもジッタの少ない再生クロック信
号を得ることが可能となるので、誤り率の低い再生ディ
ジタル信号を得ることができて好ましいのである。
よれば、そのレベル変化が比較的急峻となっている記録
信号のエッジ区間におけるサンプル値に基づいて再生ク
ロック信号の位相補正が為されるようになる。よって、
本発明によれば、光ディスクに記録情報が高密度記録さ
れている場合においてもジッタの少ない再生クロック信
号を得ることが可能となるので、誤り率の低い再生ディ
ジタル信号を得ることができて好ましいのである。
【図面の簡単な説明】
【図１】従来のディジタル信号再生装置の概略構成を示
す図である。
す図である。
【図２】従来のディジタル信号再生装置における動作波
形を示す図である。
形を示す図である。
【図３】ランレングスと読取信号の振幅レベルとの対応
関係を示す図である。
関係を示す図である。
【図４】ランレングスと読取信号の振幅レベルとの対応
関係を示す図である。
関係を示す図である。
【図５】本発明によるディジタル信号再生装置の構成を
示す図である。
示す図である。
【図６】長ランレングス検出回路２５の内部構成の一例
を示す図である。
を示す図である。
【図７】長ランレングス検出回路２５の内部構成の他の
実施例を示す図である。
実施例を示す図である。
【図８】長ランレングス検出回路２５の内部構成の他の
実施例を示す図である。
実施例を示す図である。
【図９】長ランレングス検出回路２５の内部構成の他の
実施例を示す図である。
実施例を示す図である。
【図１０】位相誤差生成回路２４の内部構成の一例を示
す図である。
す図である。
【図１１】クロック発生回路２２の内部構成の一例を示
す図である。
す図である。
【図１２】本発明のディジタル信号再生装置による動作
波形の一例を示す図である。
波形の一例を示す図である。
【図１３】再生クロック信号の位相補正動作を説明する
ための図である。
ための図である。
【図１４】長ランレングス検出回路２５の内部構成の他
の実施例を示す図である。
の実施例を示す図である。
【図１５】位相誤差生成回路２４の内部構成の他の実施
例を示す図である。
例を示す図である。
【図１６】本発明の他の実施例によるディジタル信号再
生装置の動作波形の一例を示す図である。
生装置の動作波形の一例を示す図である。
【図１７】本発明の他の実施例によるディジタル信号再
生装置の構成を示す図である。
生装置の構成を示す図である。
【図１８】長ランレングス検出回路３０の内部構成を示
す図である。
す図である。
２２ クロック発生回路 ２４ 位相誤差生成回路 ２５、３０ 長ランレングス検出回路
【手続補正書】
【提出日】平成７年１２月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】アンドゲートＧ２１は、上記Ｄフリップフ
ロップＦ１６及びコンパレータＣ６から供給された信号
各々の論理値が共に「１」である場合には、サンプル値
ｑのレベル変化が上昇傾向であることを示す論理値
「１」の極性フラグ信号ｓ２を出力する一方、上記Ｄフ
リップフロップＦ１６及びコンパレータＣ６から供給さ
れた信号のいずれかが「０」である場合には、論理値
「０」の極性フラグ信号ｓ２を出力する。アンドゲート
Ｇ２２は、上記ＤフリップフロップＦ１７及びコンパレ
ータＣ６から供給された信号各々の論理値が共に「１」
である場合には、サンプル値ｑのレベル変化が下降傾向
であることを示す論理値「１」の極性フラグ信号ｓ１を
出力する一方、上記ＤフリップフロップＦ１７及びコン
パレータＣ６から供給された信号のいずれかが「０」で
ある場合には、論理値「０」の極性フラグ信号ｓ１を出
力する。オアゲートＧ２３は、かかる極性フラグ信号ｓ
１もしくは極性フラグ信号ｓ２のいずれかが論理値
「１」の信号である場合に論理値「１」の長ランレング
ス検出信号ｒを出力する。
ロップＦ１６及びコンパレータＣ６から供給された信号
各々の論理値が共に「１」である場合には、サンプル値
ｑのレベル変化が上昇傾向であることを示す論理値
「１」の極性フラグ信号ｓ２を出力する一方、上記Ｄフ
リップフロップＦ１６及びコンパレータＣ６から供給さ
れた信号のいずれかが「０」である場合には、論理値
「０」の極性フラグ信号ｓ２を出力する。アンドゲート
Ｇ２２は、上記ＤフリップフロップＦ１７及びコンパレ
ータＣ６から供給された信号各々の論理値が共に「１」
である場合には、サンプル値ｑのレベル変化が下降傾向
であることを示す論理値「１」の極性フラグ信号ｓ１を
出力する一方、上記ＤフリップフロップＦ１７及びコン
パレータＣ６から供給された信号のいずれかが「０」で
ある場合には、論理値「０」の極性フラグ信号ｓ１を出
力する。オアゲートＧ２３は、かかる極性フラグ信号ｓ
１もしくは極性フラグ信号ｓ２のいずれかが論理値
「１」の信号である場合に論理値「１」の長ランレング
ス検出信号ｒを出力する。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
Claims (7)
- 【請求項１】 ランレングスの制限された記録信号が記
録されている記録媒体から読取られた読取信号に基づい
て再生ディジタル信号を得るディジタル信号再生装置で
あって、 前記読取信号を再生クロック信号のタイミングにて順次
サンプリングしてサンプル値に変換するＡ／Ｄ変換器
と、 前記サンプル値に基づいて前記再生ディジタル信号の復
号を行う復号手段と、 前記サンプル値に基づいて前記ランレングスが所定長よ
り長い記録信号が連続して読み取られた区間における前
記記録信号のエッジ区間を検出する長ランレングス検出
手段と、 前記サンプル値の内から前記エッジ区間中において得ら
れたサンプル値を抽出してこの抽出したサンプル値に対
応した位相誤差信号を生成する位相誤差生成手段と、 前記位相誤差信号に基づいて変化する位相を有するクロ
ック信号を前記再生クロック信号として生成するクロッ
ク発生手段とを有することを特徴とするディジタル信号
再生装置。 - 【請求項２】 前記長ランレングス検出手段は、前記サ
ンプル値が所定時間に亘り連続増加もしくは連続減少す
る区間を検出することを特徴とする請求項１記載のディ
ジタル信号再生装置。 - 【請求項３】 前記長ランレングス検出手段は、前記サ
ンプル値が所定閾値を越えて変化する区間を検出するこ
とを特徴とする請求項１記載のディジタル信号再生装
置。 - 【請求項４】 ランレングスの制限された記録信号が記
録されている記録媒体から読取られた読取信号に基づい
て再生ディジタル信号を得るディジタル信号再生装置で
あって、 前記読取信号を再生クロック信号のタイミングにて順次
サンプリングしてサンプル値に変換するＡ／Ｄ変換器
と、 前記サンプル値に基づいて前記再生ディジタル信号の復
号を行う復号手段と、 前記再生ディジタル信号に基づいて前記ランレングスが
所定長より長い記録信号が連続して読み取られた区間に
おける前記記録信号のエッジ区間を検出する長ランレン
グス検出手段と、 前記サンプル値の内から前記エッジ区間中において得ら
れたサンプル値を抽出してこの抽出したサンプル値に対
応した位相誤差信号を生成する位相誤差生成手段と、 前記位相誤差信号に基づいて変化する位相を有するクロ
ック信号を前記再生クロック信号として生成するクロッ
ク発生手段とを有することを特徴とするディジタル信号
再生装置。 - 【請求項５】 前記所定長は、前記記録信号における最
短ランレングスであることを特徴とする請求項１または
４記載のディジタル信号再生装置。 - 【請求項６】 前記位相誤差生成手段は、前記エッジ区
間の中間点におけるサンプル値に応じた信号を前記位相
誤差信号として生成することを特徴とする請求項１また
は４記載のディジタル信号再生装置。 - 【請求項７】 前記位相誤差生成手段は、前記エッジ区
間の中間点の前後における各サンプル値の平均値に応じ
た信号を前記位相誤差信号として生成することを特徴と
する請求項１または４記載のディジタル信号再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00765095A JP3417704B2 (ja) | 1995-01-20 | 1995-01-20 | ディジタル信号再生装置 |
| US08/581,335 US5606540A (en) | 1995-01-20 | 1995-12-29 | Digital signal reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00765095A JP3417704B2 (ja) | 1995-01-20 | 1995-01-20 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08194949A true JPH08194949A (ja) | 1996-07-30 |
| JP3417704B2 JP3417704B2 (ja) | 2003-06-16 |
Family
ID=11671705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00765095A Expired - Fee Related JP3417704B2 (ja) | 1995-01-20 | 1995-01-20 | ディジタル信号再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5606540A (ja) |
| JP (1) | JP3417704B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608180B1 (ko) * | 1996-07-16 | 2007-01-31 | 소니 가부시끼 가이샤 | 광 디스크 장치 및 광 디스크 기록 방법 |
| JP2010182414A (ja) * | 2002-04-03 | 2010-08-19 | Panasonic Corp | 光情報装置及び光記憶媒体及び光記憶媒体検査装置及び光記憶媒体検査方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09161411A (ja) * | 1995-12-11 | 1997-06-20 | Sony Corp | 再生クロック位相補正回路 |
| DE69724201T2 (de) * | 1996-02-08 | 2004-06-17 | Sony Corp. | Datendekoder |
| JPH1031869A (ja) * | 1996-07-16 | 1998-02-03 | Pioneer Electron Corp | 再生装置 |
| KR100289714B1 (ko) * | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
| KR100289821B1 (ko) | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
| JPH1196692A (ja) * | 1997-09-24 | 1999-04-09 | Pioneer Electron Corp | 記録情報再生装置におけるクロック生成装置 |
| JP3795218B2 (ja) * | 1998-02-27 | 2006-07-12 | パイオニア株式会社 | 情報再生装置 |
| TWI233605B (en) * | 2003-01-10 | 2005-06-01 | Mediatek Inc | A method for writing data onto an optical storage medium |
| JP3837742B2 (ja) * | 2003-02-21 | 2006-10-25 | ソニー株式会社 | 復号装置および復号方法、記録再生装置、プログラム格納媒体、並びに、プログラム |
| KR100750111B1 (ko) * | 2003-05-20 | 2007-08-17 | 삼성전자주식회사 | 정보 저장매체 및 데이터의 기록 및/또는 재생 장치 |
| CN1910677A (zh) * | 2004-01-12 | 2007-02-07 | 皇家飞利浦电子股份有限公司 | 在读取期间控制读出参数的方法和设备 |
| TWI258753B (en) * | 2004-04-30 | 2006-07-21 | Mediatek Inc | Optical recording apparatus and related method |
| US6980140B1 (en) * | 2004-06-18 | 2005-12-27 | Nortel Networks Limited | Flash ADC receiver with reduced errors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2589759B2 (ja) * | 1988-05-27 | 1997-03-12 | 松下電器産業株式会社 | データ識別装置 |
| JPH07220409A (ja) * | 1994-02-04 | 1995-08-18 | Pioneer Electron Corp | ディジタル信号再生装置 |
-
1995
- 1995-01-20 JP JP00765095A patent/JP3417704B2/ja not_active Expired - Fee Related
- 1995-12-29 US US08/581,335 patent/US5606540A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608180B1 (ko) * | 1996-07-16 | 2007-01-31 | 소니 가부시끼 가이샤 | 광 디스크 장치 및 광 디스크 기록 방법 |
| JP2010182414A (ja) * | 2002-04-03 | 2010-08-19 | Panasonic Corp | 光情報装置及び光記憶媒体及び光記憶媒体検査装置及び光記憶媒体検査方法 |
| USRE44808E1 (en) | 2002-04-03 | 2014-03-18 | Panasonic Corporation | Optical disc drive, optical storage medium, optical storage medium inspection apparatus, and optical storage medium inspection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3417704B2 (ja) | 2003-06-16 |
| US5606540A (en) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417704B2 (ja) | ディジタル信号再生装置 | |
| US20080013429A1 (en) | ADIP demodulation method and apparatus | |
| JP3450922B2 (ja) | ディジタル信号再生装置 | |
| JPH0120568B2 (ja) | ||
| JPH08235767A (ja) | 光ディスクプレーヤ | |
| JP2001101807A (ja) | 光ディスク及び光ディスク再生装置 | |
| JPH07326139A (ja) | 記録符号化ディジタル信号再生装置 | |
| JPH0936746A (ja) | 信号２値化回路及びデイジタル信号処理装置 | |
| TWI280564B (en) | Regenerated signal processor and optical disk player | |
| US5056116A (en) | Data demodulation apparatus | |
| JPH06243593A (ja) | ディジタル信号再生装置 | |
| JPH0554554A (ja) | 情報記録再生方法及びその装置 | |
| JPH08221910A (ja) | ディジタル信号再生装置 | |
| JP2000285466A (ja) | 光ディスク、光ディスク記録装置、光ディスクの記録方法、光ディスク再生装置及び光ディスクの再生方法 | |
| JP4322487B2 (ja) | リードチャネル回路及びその復調方法 | |
| JP2888187B2 (ja) | 情報検出装置 | |
| JP4541816B2 (ja) | 再生装置 | |
| JPH09120598A (ja) | 情報再生装置 | |
| JPH0778422A (ja) | クロック抽出回路 | |
| JP2942696B2 (ja) | 光ディスクからのデータ再生システム | |
| JPH07264069A (ja) | アナログ−デジタル変換ユニット及びそれを用いた信号処理システム | |
| JP2001006287A (ja) | ディジタル信号再生装置 | |
| JPH05334802A (ja) | ディジタル信号再生装置 | |
| JP3586877B2 (ja) | 光ディスク再生方法 | |
| JP2004326871A (ja) | 位相誤差検出回路および情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |