JP4322487B2 - リードチャネル回路及びその復調方法 - Google Patents
リードチャネル回路及びその復調方法 Download PDFInfo
- Publication number
- JP4322487B2 JP4322487B2 JP2002268996A JP2002268996A JP4322487B2 JP 4322487 B2 JP4322487 B2 JP 4322487B2 JP 2002268996 A JP2002268996 A JP 2002268996A JP 2002268996 A JP2002268996 A JP 2002268996A JP 4322487 B2 JP4322487 B2 JP 4322487B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binarized
- slice level
- level
- edge phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ディスク再生装置等の再生信号を復号するリードチャネル回路及びその復調方法に関し、特に、高チャネル周波数に適応する最尤復号機能を備えたリードチャネル回路及びその復調方法に関する。
【０００２】
【従来の技術】
ＤＶＤの再生装置等に適用される従来のリードチャネル回路２は、図８（ａ）に示すように、コンパレータ７０、スライスレベル生成器７１、チャネルクロック生成器７２、フリップフロップ７３を備える。コンパレータ７０の正極（＋）端子及び負極（−）端子にはそれぞれ、リードチャネル回路２に入力される受信信号（＝再生信号）とスライスレベル生成器７１で生成されたスライスレベル信号が入力される。コンパレータ７０は、負極端子の入力電圧レベルが正極端子の入力電圧レベルよりも高い場合には「Ｌ（ロウ）」レベルの信号を出力し、逆に、負極端子への入力電圧レベルが正極端子の入力電圧レベルよりも低い場合には「Ｈ（ハイ）」レベルの信号を出力する。したがって、コンパレータ７０から出力される出力信号は、ＬレベルとＨレベルの２値化信号となる。コンパレータ７０から出力される２値化信号は、その後、スライスレベル生成器７１、チャネルクロック生成器７２及びフリップフロップ７３に入力される。スライスレベル生成器７１は、コンパレータ７０から入力される２値化信号に応答して、平均デューティ比が５０％となるように、スライスレベル信号を生成する。チャネルクロック生成器７２は、コンパレータ７０から入力される２値化信号に位相同期したチャネルクロック信号を生成し、チャネルクロック信号をフリップフロップ７３のクロック端子に出力する。なお、この例においてチャネルクロック生成器７２は、２値化信号の極性反転位相とチャネルクロック信号の立ち下がりエッジ位相とが等しくなるように動作すると同時に、チャネルクロック信号のデューティ比が５０％となるようにチャネルクロック信号を生成する。このようなチャネルクロック生成器７２は、例えば、ＰＬＬ回路等により構成される。フリップフロップ７３は、コンパレータ７０からデータ入力端子に入力される２値化信号をチャネルクロック信号の立ち上がりエッジでサンプリングして出力する。フリップフロップ７３から出力される出力信号は、その後、復号されたチャネルストリーム信号として所定の処理回路に入力される。
【０００３】
このような従来のリードチャネル回路２には次に示すような技術的問題点がある。図９において、信号（１）は受信信号を示し、ＤＶＤの場合にはディスクに成形されたピットに符合する。また、信号（１）はＲＬＬ（ランレングス限定）変調符号で符号化されているものとする。ＲＬＬ（２，１０）は最小ランレングスが２、最大ランレングス１０であることを示す。このＲＬＬ（２，１０）の場合には、最短符号反転長は３Ｔ（１Ｔは１チャネル周期を示す）、最長符号反転長は１１Ｔとなる。さらに、信号（２）はＤＶＤの光学的再生経路を伝送路とする理想的な受信信号を示し、信号（３）はスライスレベルを示す。信号（４）は伝送路に重畳される雑音信号を、信号（５）は雑音信号である信号（３）が重畳された受信信号を、信号（６）は理想的なスライスレベルを示す。なお、信号（５）は信号（２）に信号（４）を加算したものと等価である。またさらに、信号（７）は信号（２）を受信した時にコンパレータ７０から出力される２値化信号を、信号（８）は信号（５）を受信した時にコンパレータ７０から出力される２値化信号を、信号（９）は信号（７）又は信号（８）に同期したチャネルクロック信号を、信号（１０）は信号（２）を復号した際に生成されるチャネルストリーム信号を、信号（１１）は信号（５）を復号した際に生成されるチャネルストリーム信号を示す。
【０００４】
図９から明らかなように、従来のリードチャネル回路２においては、信号（２）を復号した場合のチャネルストリーム信号（１０）は、送信信号（１）と符号的に等価であり、誤りなく復号される。しかし、伝送路に雑音が加算された信号（５）を復号した場合のチャネルストリーム信号（１１）は、送信信号（１）と符号的に異なっており、時刻ｔ２近傍、時刻ｔ５近傍、時刻ｔ７近傍、時刻ｔ８近傍それぞれで誤りを含む。このように、従来のリードチャネル回路２においては、伝送路に相応の信号レベルで相応の時刻に雑音が加算されると、チャネルストリーム信号に誤りが発生してしまう。ＤＶＤ再生装置の伝送路における雑音の発生原因としては、ピットの成形不良、ディスク面に対する光ピックアップの光軸の傾き（チルト）、トラッキング制御ずれに伴う隣接トラックからの漏れ信号等がある。このため、一般に、雑音の混入が予想される伝送路においてデジタル符号を伝送する場合には、所定の誤り訂正符号を付加して伝送処理を行うという手法が提案されている。
【０００５】
しかし、一般にこのような手法においては、チャネルストリーム信号にエラーが発生しても、そのエラー数が付加された誤り訂正符号の訂正能力の範囲内であれば訂正可能なのであるが、訂正能力の範囲を超えたエラーが発生した場合には、訂正不能となり、正しい受信信号を得ることができない。こうしたことから、付加された誤り訂正符号による誤り訂正前のチャネルストリーム信号においてエラーの発生を抑制する技術が望まれていた。
【０００６】
このような技術的背景から、最近、ビタビアルゴリズムを用いた最尤復号器を利用して、訂正前のチャネルストリームにおけるエラー発生を低減させる手法が提案された（例えば、特許文献１参照。）。以下、図８（ｂ）を参照して、最尤復号器を用いた従来のリードチャネル回路３の構成について簡単に説明する。最尤復号器を用いた従来のリードチャネル回路３は、アナログ／デジタル変換器７５、加算器７６、スライスレベル生成器７７、チャネルクロック生成器７８、最尤復号器７９を備える。ＡＤＣ７５は、受信信号をチャネルクロック生成器７８が生成されたチャネルクロック信号でサンプリングし、所定のビット数で量子化して多値化信号として加算器７６に出力する。加算器７６は、ＡＤＣ７５から入力される多値化信号とスライスレベル生成器７７から入力されるスライスレベル信号とを加算し、オフセット付多値化信号として最尤復号器７９に出力する。また、加算器７６は、オフセット付多値化信号の符号ビットをスライスレベル生成器７７及びチャネルクロック生成器７８に出力する。スライスレベル生成器７７は、加算器７６から入力される多値化信号に応答して、平均デューティ比が５０％となるように、スライスレベル信号を生成する。また、スライスレベル生成器７７と加算器７６とでオートスライスを構成し、チャネルクロック生成器７８と最尤復号器７９に対して入力する。チャネルクロック生成器７８は、加算器７６から出力されるオフセット付多値化信号の符号ビットに位相同期したチャネルクロック信号を生成する。生成されたチャネルクロック信号は、サンプリングクロックとしてＡＤＣ７５に出力されると共に、動作クロックとしてスライスレベル生成器７７及び最尤復号器７９に出力される。このようなチャネルクロック生成器７８は、例えば、ＰＬＬ回路等により構成される。最尤復号器７９は、ビタビアルゴリズムを用いて受信信号の復号を行い、その出力はチャネルストリーム信号として所定の処理回路に入力される。なお、ビタビアルゴリズムを用いた最尤復号処理の詳細については、例えば、特許文献１を参照されたい。
【０００７】
【特許文献１】
特開平９−８６７４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような最尤復号器を用いた従来のリードチャネル回路３を、例えば高倍速処理を実行する再生装置に適用しようとする場合には、以下に示すような技術的課題が発生する。例えばＤＶＤの再生装置において、いわゆる１倍速再生と言われる再生速度では、チャネルクロック周波数は２６．１６ＭＨｚ程度であるが、１６倍速再生等の高倍速の再生速度においては、チャネルクロック周波数は４２０ＭＨｚ程度となる。このような高倍速再生処理に対して図８（ｂ）に示したような従来のリードチャネル回路３を適用しようとする場合、ＡＤＣのサンプリング処理ではチャネルクロックを用いて行うために、１６倍速では４２０ＭＨｚのサンプリング周波数が要求される。また、例えばＤＶＤの再生装置にこのリードチャネル回路３を適用しようとする場合には、ＡＤＣの量子化ビット数は８ビット程度の値が必要となる。一般に、このようなサンプリング周波数及び量子化ビット数に対応するＡＤＣは非常に高価である上に、消費電力、発熱量が非常に大きい。また、このような仕様のＡＤＣをシステムＬＳＩに混載する場合には、チップ面積の大幅な増大を招き、発熱に対する問題が顕在化してしまう。このような技術的課題から、現在までのところ、安価なＤＶＤ−ＲＯＭ再生装置を提供することが困難となっている。
【０００９】
そこで、本発明は上記問題に鑑みてなされたもので、高チャネル周波数に適応する最尤復号機能を備えた安価なリードチャネル回路及びその復調方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、（イ）第１、第２、及び第３のスライスレベルをそれぞれ生成する第１、第２、及び第３のスライスレベル生成器と、（ロ）第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換する第１、第２、及び第３のコンパレータと、（ハ）第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成する第１、第２、及び第３のサンプリング回路と、（ニ）少なくとも第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するレベル値変換回路と、（ホ）レベル値に基づいて、変調信号の最尤復号を行うビタビ復号器とを備えるリードチャネル回路であって、（ヘ）第２のスライスレベル生成器が、第２の２値化信号に応答して、平均デューティ比が５０％となるように、又はＤＳＶが０となるように第２のスライスレベルを生成し、（ト）第１のスライスレベル生成器が、第２の２値化信号の立ち上がり直後のチャネルクロック信号の立ち上がりエッジ位相と第１の２値化信号の立ち上がりエッジ位相とが一致するように、第１のスライスレベルを生成し、（チ）第３のスライスレベル生成器が、第２の２値化信号の立ち上がり直前のチャネルクロック信号の立ち上がりエッジ位相と第３の２値化信号の立ち上がりエッジ位相とが一致するように、第３のスライスレベルを生成するリードチャネル回路を提供することにある。
【００１１】
本発明の第１の特徴によれば、高速のＡＤＣを用いることなく高チャネル周波数に適応できる安価で消費電力の少ないリードチャネルを構成することができる。
【００１２】
本発明の第２の特徴は、（イ）第１、第２、及び第３のスライスレベルを生成するステップと、（ロ）第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換するステップと、（ハ）第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成するステップと、（ニ）少なくとも第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するステップと、（ホ）レベル値に基づいて、変調信号の最尤復号を行うステップとを含むリードチャネル回路の復調方法であって、（ヘ）第２の２値化信号に応答して、平均デューティ比が５０％となるように、又はＤＳＶが０となるように第２のスライスレベルを生成し、（ト）第２の２値化信号の立ち上がり直後のチャネルクロック信号の立ち上がりエッジ位相と第１の２値化信号の立ち上がりエッジ位相とが一致するように、第１のスライスレベルを生成し、（チ）第２の２値化信号の立ち上がり直前のチャネルクロック信号の立ち上がりエッジ位相と第３の２値化信号の立ち上がりエッジ位相とが一致するように、第３のスライスレベルを生成するリードチャネル回路の復調方法を提供することにある。
【００１３】
本発明の第２の特徴によれば、ビタビ復号を用いた最尤復号により、信頼性のあるチャネルストリームを生成することが可能となる。さらに、スライスレベルが適応的に制御されるので、入力信号の振幅が変動してもより信頼性のある復号化が可能となる。
【００１４】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分は同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１５】
本発明の実施形態に係るリードチャネル回路１は、例えば、ＤＶＤ、ＣＤ−ＲＯＭ、ＭＤ等の光ディスクの再生装置に適用、実施される。以下、図１〜図６を参照して、本発明の実施形態に係るリードチャネル回路１の構成及び各構成要素の動作について説明する。なお、以下の説明において、リードチャネル回路１に入力される受信信号は、ＲＬＬ（２，１０）変調符号で変調されたＤＶＤ再生装置から入力される再生信号とする。
【００１６】
（リードチャネル回路の構成）
本発明の実施形態に係るリードチャネル回路１は、図１に示すように、第１、第２、及び第３のコンパレータ１０ａ，１０ｂ，１０ｃ、第１、第２、及び第３のスライスレベル生成器１１ａ，１１ｂ，１１ｃ、第１、第２の加算器１２ａ，１２ｂ、チャネルクロック生成器１３、第１、第２、及び第３のサンプリング回路１４ａ，１４ｂ，１４ｃ、レベル値変換回路１５、ビタビ復号器１６を備える。
【００１７】
各コンパレータ１０ａ，１０ｂ，１０ｃは、正極入力端子に入力される再生信号の電圧レベルと負極入力端子に入力されるスライスレベル信号の電圧レベルとを比較し、正極入力端子の電圧レベルが負極入力端子の電圧レベルよりも高い場合には「Ｈ」レベル、正極入力端子の電圧レベルが負極入力端子の電圧レベルよりも低い場合には「Ｌ」レベルの２値化信号を出力する。各コンパレータ１０ａ，１０ｂ，１０ｃの２値化信号の出力先はコンパレータ毎に異なり、第１のコンパレータ１０ａの２値化信号は、第１のスライスレベル生成器１１ａ、第１のサンプリング回路１４ａに出力される。第２のコンパレータ１０ｂの２値化信号は、第２のスライスレベル生成器１１ｂ、第２のサンプリング回路１４ｂ、チャネルクロック生成器１３に出力される。第３のコンパレータ１０ｃの２値化信号は、第３のスライスレベル生成器１１ｃ、第３のサンプリング回路１４ｃに出力される。
【００１８】
第１及び第３のスライスレベル生成器１１ａ，１１ｃは、各コンパレータ１０ａ，１０ｃから入力される２値化信号に応答して、スライスレベルオフセット信号を生成する。一方、第２のスライスレベル生成器１１ｂは、第２のコンパレータ１０ｂから入力される２値化信号に応答して、平均デューティ比が５０％となるように、スライスレベル信号を生成する。なお、ＤＳＶ（Digital Sum Value）が０となるように変調されているＤＶＤ等では、ＤＳＶが０となるように、スライスレベル信号を生成する。各スライスレベル生成器１１ａ，１１ｂ，１１ｃのスライスレベルオフセット信号、スライスレベル信号の出力先は、スライスレベル生成器毎に異なる。第１のスライスレベル生成器１１ａのスライスレベルオフセット信号は加算器１２ａに出力される。第２のスライスレベル生成器１１ｂのスライスレベル信号は、第２のコンパレータ１０ｂと加算器１２ａ，１２ｂに出力される。第３のスライスレベル生成器１１ｃのスライスレベルオフセット信号は加算器１２ｂに出力される。
【００１９】
チャネルクロック生成器１３は、第２のコンパレータ１０ｂから入力される２値化信号に位相同期したチャネルクロック信号を生成し、そのチャネルクロック信号を各サンプリング回路１４ａ，１４ｂ，１４ｃ、第１及び第３のスライスレベル生成器１１ａ，１１ｃに出力する。なお、チャネルクロック生成器１３は、２値化信号の極性反転位相とチャネルクロック信号の立ち下がりエッジ位相とが位相同期するようにチャネルクロック信号を生成する。このようなチャネルクロック生成器１３として、例えば、ＰＬＬ回路等を用いると良い。また、ここでは図示しないが、必要に応じてチャネルクロック信号を他の回路要素の動作クロックとして利用しても良い。
【００２０】
各サンプリング回路１４ａ，１４ｂ，１４ｃは、各コンパレータ１０ａ，１０ｂ，１０ｃから入力される２値化信号を、チャネルクロック生成器１３で生成されたチャネルクロック信号の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号としてレベル値変換回路１５に出力する。なお、サンプリング処理は、チャネルクロック信号の立上りエッジ又は立ち下がりエッジのいずれか一方のエッジでサンプリングしても良い。
【００２１】
レベル値変換回路１５は、各サンプリング回路１４ａ，１４ｂ，１４ｃから入力されるサンプルド信号の極性パターンからレベル値を生成する。ここで、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号から生成されるレベル値をＬＰｎとし、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号から生成されるレベル値をＬＮｎとする。これらのレベル値ＬＰｎ，ＬＮｎは、時刻順に「・・・・・ ＬＰｎ−１、ＬＮｎ−１、ＬＰｎ、ＬＮｎ、ＬＰｎ＋１、ＬＮｎ＋１ ・・・・・」のように得られるものとする。さらに、レベル値変換回路１５が出力するレベル値をＬｎとするとき、Ｌｎは式（１）で与えられる。
【００２２】
Ｌｎ＝ＬＰｎ＋２×ＬＮｎ＋ＬＰｎ＋１ ・・・・・（１）
なお、レベル値Ｌｎを求める操作は、入力信号を２倍オーバーサンプリングして、所定のデシメーションフィルタを介して間引きサンプリングすることに相似する。
【００２３】
表１にサンプルド信号の極性パターンとその極性パターンから生成されるレベル値（ＬＰｎ又はＬＮｎ）との関係を示す。
【００２４】
【表１】
表１において、（Ａ）欄は第１のサンプリング回路１４ａが出力するサンプルド信号の極性パターンを表し、（Ｂ）欄は第２のサンプリング回路１４ｂが出力するサンプルド信号の極性パターンを表し、（Ｃ）欄は第３のサンプリング回路１４ｃが出力するサンプルド信号の極性を表す。例えば、表１に示すように、レベル値変換回路１５は、各サンプリング回路１４ａ，１４ｂ，１４ｃから入力されるサンプルド信号の極性パターンがすべて「Ｈ」レベルのとき、レベル値＋３を出力する。同様に、レベル値変換回路１５は、各サンプリング回路１４ａ，１４ｂ，１４ｃから入力されるサンプルド信号の極性パターンがそれぞれ「Ｌ」，「Ｈ」，「Ｈ」レベルのときはレベル値＋１を、「Ｌ」，「Ｌ」，「Ｈ」レベルのときはレベル値−１を、すべて「Ｌ」レベルのときはレベル値−３を出力する。
【００２５】
ビタビ復号器１６は、レベル値変換回路１５から入力されるレベル値に基づいて受信信号の最尤復号を行う。ビタビ復号器１６は、図２に示すように、ブランチメトリック回路１７、ブランチメトリック回路１７に接続されたパスメトリック回路１８、パスメトリック回路１８に接続されたパスメモリー回路１９を備える。ブランチメトリック回路１７は、図３に示すように、第１、第２、及び第３の減算器２０ａ，２０ｂ，２０ｃ、第１、第２、及び第３の乗算器２１ａ，２１ｂ，２１ｃを備える。各減算器２０ａ，２０ｂ，２０ｃは、レベル値変換回路１５から供給される入力データと第１、第２、及び第３の基準値との差をそれぞれ演算し、それぞれ第１、第２、及び第３の誤差値として出力する。各減算器２０ａ，２０ｂ，２０ｃの誤差値の出力先は減算器毎に異なる。第１の減算器２０ａの第１の誤差値は、第１の乗算器２１ａに出力される。第２の減算器２０ｂの第２の誤差値は、第２の乗算器２１ｂに出力される。第３の減算器２０ｃの第３の誤差値は、第３の乗算器２１ｃに出力される。各乗算器２１ａ，２１ｂ，２１ｃは、各減算器２０ａ，２０ｂ，２０ｃから入力される第１、第２、及び第３の誤差値の二乗を演算し、それぞれ第１、第２、及び第３の二乗誤差値としてパスメトリック回路１８に出力する。パスメトリック回路１８は、ブランチメトリック回路１７から入力される第１、第２、及び第３の二乗誤差値に基づいて、所定の状態遷移における生き残りパスを算出する。なお、パスメトリック回路１８は、図６（ｂ）に示すトレリス線図に基づいて同定され、例えば加算器等により構成される。
【００２６】
パスメモリー回路１９は、パスメトリック回路１８で算出された生き残りパスに対応する符号列を記憶し、マージした符号を順次復調信号として出力する。なお、パスメモリー回路１９は、パスメトリック回路１８と同様に、図６（ｂ）に示すトレリス線図から同定され、例えばセレクタ、レジスタ等により構成される。
【００２７】
（リードチャネル回路の動作）
始めに、図４を参照して、図１に示したリードチャネル回路１の第１、第２、及び第３のスライスレベル生成器１１ａ，１１ｂ，１１ｃの動作について説明する。図４において、信号（ａ）〜（ｅ）はそれぞれ以下に示す信号を意味する。なお、図４中に示す信号の波形はすべて理想動作状態における波形とする。
【００２８】
信号（ａ）：受信信号と第１、第２、及び第３のスライスレベル；
信号（ｂ）：第１のコンパレータ１０ａの２値化信号；
信号（ｃ）：第２のコンパレータ１０ｂの２値化信号；
信号（ｄ）：第３のコンパレータ１０ｃの２値化信号；
信号（ｅ）：チャネルクロック生成器１３で生成されたチャネルクロック信号；
なお、信号（ａ）の第１のスライスレベルは、図１に示す第１のコンパレータ１０ａの負極性入力信号を、第２のスライスレベルは第２のコンパレータ１０ｂの負極性入力信号を、第３のスライスレベルは第３のコンパレータ１０ｃの負極性入力信号をそれぞれ示す。
【００２９】
（イ）まず、図１に示す各コンパレータ１０ａ，１０ｂ，１０ｃに受信信号（＝再生信号）が入力されると、第１のスライスレベル生成器１１ａは、図４の２値化信号（ｂ）とチャネルクロック信号（ｅ）間の位相関係のように、受信信号の立ち上がり時に、２値化信号（ｃ）の立ち上がり直後のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｂ）の立ち上がりエッジ位相とが一致するようにスライスレベルオフセット信号を生成し、第１の加算器１２ａの一方の入力端子に出力する。一方、受信信号の立ち下がり時は、２値化信号（ｃ）の立ち下がり直前のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｂ）の立ち下がりエッジ位相とが一致するように、スライスレベルオフセット信号を生成し、第１の加算器１２ａの一方の入力端子に出力する。
【００３０】
（ロ）次に、図１に示す第１の加算器１２ａは、第２のスライスレベル生成器１１ｂで生成されたスライスレベル信号と第１のスライスレベル生成器１１ａで生成されたスライスレベルオフセット信号とを加算し、図４に示す第１のスライスレベルを与えるスライスレベル信号として第１のコンパレータ１０ａの負極入力端子に出力する。
【００３１】
（ハ）一方、第３のスライスレベル生成器１１ｃは、２値化信号（ｄ）とチャネルクロック信号（ｅ）間の位相関係の如く、受信信号の立ち上がり時は、２値化信号（ｃ）の立ち上がり直前のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｄ）の立ち上がりエッジ位相が一致するようにスライスレベルオフセット信号を生成し、第２の加算器１２ｂの一方の入力端子に出力する。また、受信信号の立ち下がり時は、２値化信号（ｃ）の立ち下がり直後のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｂ）の立ち下がりエッジ位相が一致するようにスライスレベルオフセット信号を生成し、第２の加算器１２ｂの一方の入力端子に出力する。
【００３２】
（ニ）第２の加算器１２ｂは、第２のスライスレベル生成器１１ｂで生成されたスライスレベル信号と第３のスライスレベル生成器１１ｃで生成されたスライスレベルレベルオフセット信号とを加算し、図４に示す第３のスライスレベルを与えるスライスレベル信号として第３のコンパレータ１０ｃの負極入力端子に入力する。
【００３３】
なお、本発明の実施形態においては、第１及び第３のスライスレベル生成器１１ａ，１１ｃで生成されたスライスレベルオフセット信号を第２のスライスレベル生成器１１ｂで生成されたスライスレベル信号に各々加算して、図４に示す第１及び第３のスライスレベルを得ているが、これは３つのスライスレベルがより連携して再生信号のエンベロープの動きに対して追従するように工夫したものである。したがって、このようなことを配慮しない場合には、第１及び第３のスライスレベル生成器１１ａ，１１ｃが直接第１及び第３のスライスレベル信号を生成してもよい。
【００３４】
次に、図５を参照して、図１に示したリードチャネル回路１の第１、第２、及び第３のサンプリング回路１４ａ，１４ｂ，１４ｃ、レベル値変換回路１５の動作について説明する。図５において、信号（ａ）〜（ｏ）はそれぞれ以下に示す信号を意味する。なお、図５中の黒丸は生成されたレベル値Ｌｎを受信信号の位相に合わせて示したものである。
【００３５】
信号（ａ）：受信信号と第１、第２、及び第３のスライスレベル；
信号（ｂ）：第１のコンパレータ１０ａの２値化信号；
信号（ｃ）：第２のコンパレータ１０ｂの２値化信号；
信号（ｄ）：第３のコンパレータ１０ｃの２値化信号；
信号（ｅ）：チャネルクロック生成器１３で生成されたチャネルクロック信号；
信号（ｆ）：第１のサンプリング回路１４ａの出力信号であって、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号；
信号（ｇ）：第２のサンプリング回路１４ｂの出力信号であって、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号；
信号（ｈ）：第３のサンプリング回路１４ｃの出力信号であって、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号；
信号（ｉ）：第１のサンプリング回路１４ａの出力信号であって、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号；
信号（ｊ）：第２のサンプリング回路１４ｂの出力信号であって、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号；
信号（ｋ）：第３のサンプリング回路１４ｃの出力信号であって、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号；
信号（ｌ）：信号（ｆ），（ｇ），（ｈ）から表１に基づいて生成されたレベル値ＬＰｎ；
信号（ｍ）：信号（ｌ）をチャネルクロック信号の半周期分遅延したレベル値ＬＰｎ；
信号（ｎ）：信号（ｉ），（ｊ），（ｋ）から表１に基づいて生成されたレベル値ＬＮｎ；
信号（ｏ）：信号（ｍ）と信号（ｎ）から式（１）に基づいて生成されたレベル値Ｌｎ；
なお、レベル値Ｌｎは±１２の範囲内であり、この範囲を超える入力信号レベルについては＋１２又は−１２に設定される。
【００３６】
（イ）まず、図１に示す各コンパレータ１０ａ，１０ｂ，１０ｃとチャネルクロック生成器１３から各サンプリング回路１４ａ，１４ｂ，１４ｃにそれぞれ図５に示す２値化信号（ｂ），（ｃ），（ｄ）とチャネルクロック信号（ｅ）が入力される。第１のサンプリング回路１４ａは、第１のコンパレータ１０ａから入力される２値化信号（ｂ）を、チャネルクロック生成器１３で生成されたチャネルクロック信号（ｅ）の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号（ｆ），（ｉ）をレベル値変換回路１５に出力する。
【００３７】
（ロ）一方、第２のサンプリング回路１４ｂは、第２のコンパレータ１０ｂから入力される２値化信号（ｃ）を、チャネルクロック生成器１３で生成されたチャネルクロック信号（ｅ）の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号（ｇ），（ｊ）をレベル値変換回路１５に出力する。
【００３８】
（ハ）また、第３のサンプリング回路１４ｃは、第３のコンパレータ１０ｃから入力される２値化信号（ｄ）を、チャネルクロック生成器１３で生成されたチャネルクロック信号（ｅ）の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号（ｈ），（ｋ）をレベル値変換回路１５に出力する。
【００３９】
（ニ）次に、レベル値変換回路１５は、各サンプリング回路１４ａ，１４ｂ，１４ｃから入力されるサンプルド信号（ｆ）〜（ｋ）の極性パターンからレベル値（ｌ）〜（ｏ）を生成する。具体的には、レベル値変換回路１５は、まず、サンプルド信号（ｆ），（ｇ），（ｈ）から表１に基づいてレベル値ＬＰｎ（ｌ）を生成し、そのレベル値ＬＰｎ（ｌ）からチャネルクロック信号（ｅ）の半周期分遅延したレベル値ＬＰｎ（ｍ）を生成する。一方、レベル値変換回路１５は、サンプルド信号（ｉ），（ｊ），（ｋ）から表１に基づいてレベル値ＬＮｎ（ｎ）を生成する。そして、レベル値ＬＰｎ（ｍ）とレベル値ＬＮｎ（ｎ）から上述した式（１）に基づいてレベル値Ｌｎ（ｏ）を生成する。
【００４０】
次に、図１に示すリードチャネル回路１のビタビ復号器１６の動作について説明する。
【００４１】
（イ）まず、レベル値変換回路１５から出力されるデータが、図２に示すように、入力データ、第１、第２、及び第３の基準値としてビタビ復号器１６のブランチメトリック回路１７に供給される。図２において、第１の基準値は、図４に示す第１のスライスレベルに相当するレベル値である。本発明の実施形態では第１の基準値のレベル値を＋８とする。第２の基準値は、図４に示す第２のスライスレベルに相当するレベル値である。本発明の実施形態では第２の基準値のレベル値を０とする。第３の基準値は、図４に示す第３のスライスレベルに相当するレベル値が入力される。本発明の実施形態では第３の基準値のレベル値を−８とする。ブランチメトリック回路１７は、レベル値変換回路１５から供給される入力データと第１、第２、及び第３の基準値とから二乗誤差値を演算し、それぞれ第１、第２、及び第３の二乗誤差値としてパスメトリック回路１８に出力する。
【００４２】
（ロ）次に、図２に示すパスメトリック回路１８は、ブランチメトリック回路１７から入力される第１、第２、及び第３の二乗誤差値に基づいて、所定の状態遷移における生き残りパスを算出し、その算出結果をパスメモリー回路１９に出力する。
【００４３】
（ハ）次に、パスメモリー回路１９は、パスメトリック回路１８で算出された生き残りパスに対応する符号列を記憶し、マージした符号を順次復調信号として出力する。
【００４４】
次に、本発明の実施形態に係るビタビ復号器１６の状態遷移を示す。送信符号はＲＬＬ（２，１０）変調符号で変調されているものとする。表２に、送信符号列と状態、基準値の関係を示す。基準値は上述したように各スライスレベルに相当するレベル値が与えられる。
【００４５】
【表２】
図６（ａ）は状態遷移図であり、矢印に付した数値”１”又は”０”は、各状態から矢印方向の状態に遷移するために与えられる送信符号を表す。ＲＬＬ（２，１１）の符号列においては最短符号反転長は３Ｔである。図６（ａ）の状態遷移図から３Ｔ未満の状態遷移が存在しないことがわかる。これは、ＲＬＬ（２，１１）のＴｍｉｎ制約を反映したものであり、より効率的な復号が期待できる。図６（ｂ）は、図６（ａ）に示す状態遷移図から横軸を時間、縦軸を状態として得られるトレリス線図である。図７は、送信符号列の一例に基づく受信信号と状態の関係を示す。図７において、信号（１）は送信符号列、信号（２）は受信信号、信号（３）はチャネルクロック信号、信号（４）は状態の遷移を示す。図６（ａ）に示す状態遷移図によれば、図７に示すように、”Ｓ（２）→Ｓ（５）→Ｓ（４）→Ｓ（３）→Ｓ（０）→Ｓ（１）→Ｓ（２）→Ｓ（５）→Ｓ（４）→Ｓ（３）→Ｓ（０）”と遷移することとなる。
【００４６】
このように、本発明の実施形態によれば、高速のＡＤＣを用いることなく高チャネル周波数に適応できる安価で消費電力の少ないリードチャネル回路を構成することが可能となる。また、ビタビ復号を用いた最尤復号により、信頼性のあるチャネルストリームを生成することが可能となる。さらに、スライスレベルが適応的に制御されるので、入力信号の振幅が変動してもより信頼性のある復号化が可能となる。さらにまた、ビタビ復号の尤度計測の基準値がスライスレベル値に対応しているため、伝送路の特性変化に対してもより信頼性のある復号化が可能となる。
【００４７】
【発明の効果】
本発明によれば、高速のＡＤＣを用いることなく高チャネル周波数に適応できる安価で消費電力の少ないリードチャネル回路及びその復調方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るリードチャネル回路の構成を示す模式図である。
【図２】本発明の実施形態に係るビタビ復号器の構成を示す模式図である。
【図３】本発明の実施形態に係るブランチメトリック回路の構成を示す模式図である。
【図４】本発明の実施形態に係るスライスレベル生成器の動作を説明するためのタイミングチャート図である。
【図５】本発明の実施形態に係るサンプリング回路及びレベル値変換回路の動作を説明するためのタイミングチャート図である。
【図６】本発明の実施形態に係るビタビ復号器の動作を示す状態遷移図である。
【図７】本発明の実施形態に係るビタビ復号器の動作を示すタイミングチャート図である。
【図８】従来のリードチャネル回路の構成を示す模式図である。
【図９】従来のリードチャネル回路の動作を説明するためのタイミングチャート図である。
【符号の説明】
１…リードチャネル回路
１０ａ，１０ｂ，１０ｃ…コンパレータ
１１ａ，１１ｂ，１１ｃ…スライスレベル生成器
１２ａ，１２ｂ…加算器
１３…チャネルクロック生成器
１４ａ，１４ｂ，１４ｃ…サンプリング回路
１５…レベル値変換回路
１６…ビタビ復号器
１７…ブランチメトリック回路
１８…パスメトリック回路
１９…パスメモリー回路
２０ａ，２０ｂ，２０ｃ…減算器
２１ａ，２１ｂ，２１ｃ…乗算器
【発明の属する技術分野】
本発明は、光ディスク再生装置等の再生信号を復号するリードチャネル回路及びその復調方法に関し、特に、高チャネル周波数に適応する最尤復号機能を備えたリードチャネル回路及びその復調方法に関する。
【０００２】
【従来の技術】
ＤＶＤの再生装置等に適用される従来のリードチャネル回路２は、図８（ａ）に示すように、コンパレータ７０、スライスレベル生成器７１、チャネルクロック生成器７２、フリップフロップ７３を備える。コンパレータ７０の正極（＋）端子及び負極（−）端子にはそれぞれ、リードチャネル回路２に入力される受信信号（＝再生信号）とスライスレベル生成器７１で生成されたスライスレベル信号が入力される。コンパレータ７０は、負極端子の入力電圧レベルが正極端子の入力電圧レベルよりも高い場合には「Ｌ（ロウ）」レベルの信号を出力し、逆に、負極端子への入力電圧レベルが正極端子の入力電圧レベルよりも低い場合には「Ｈ（ハイ）」レベルの信号を出力する。したがって、コンパレータ７０から出力される出力信号は、ＬレベルとＨレベルの２値化信号となる。コンパレータ７０から出力される２値化信号は、その後、スライスレベル生成器７１、チャネルクロック生成器７２及びフリップフロップ７３に入力される。スライスレベル生成器７１は、コンパレータ７０から入力される２値化信号に応答して、平均デューティ比が５０％となるように、スライスレベル信号を生成する。チャネルクロック生成器７２は、コンパレータ７０から入力される２値化信号に位相同期したチャネルクロック信号を生成し、チャネルクロック信号をフリップフロップ７３のクロック端子に出力する。なお、この例においてチャネルクロック生成器７２は、２値化信号の極性反転位相とチャネルクロック信号の立ち下がりエッジ位相とが等しくなるように動作すると同時に、チャネルクロック信号のデューティ比が５０％となるようにチャネルクロック信号を生成する。このようなチャネルクロック生成器７２は、例えば、ＰＬＬ回路等により構成される。フリップフロップ７３は、コンパレータ７０からデータ入力端子に入力される２値化信号をチャネルクロック信号の立ち上がりエッジでサンプリングして出力する。フリップフロップ７３から出力される出力信号は、その後、復号されたチャネルストリーム信号として所定の処理回路に入力される。
【０００３】
このような従来のリードチャネル回路２には次に示すような技術的問題点がある。図９において、信号（１）は受信信号を示し、ＤＶＤの場合にはディスクに成形されたピットに符合する。また、信号（１）はＲＬＬ（ランレングス限定）変調符号で符号化されているものとする。ＲＬＬ（２，１０）は最小ランレングスが２、最大ランレングス１０であることを示す。このＲＬＬ（２，１０）の場合には、最短符号反転長は３Ｔ（１Ｔは１チャネル周期を示す）、最長符号反転長は１１Ｔとなる。さらに、信号（２）はＤＶＤの光学的再生経路を伝送路とする理想的な受信信号を示し、信号（３）はスライスレベルを示す。信号（４）は伝送路に重畳される雑音信号を、信号（５）は雑音信号である信号（３）が重畳された受信信号を、信号（６）は理想的なスライスレベルを示す。なお、信号（５）は信号（２）に信号（４）を加算したものと等価である。またさらに、信号（７）は信号（２）を受信した時にコンパレータ７０から出力される２値化信号を、信号（８）は信号（５）を受信した時にコンパレータ７０から出力される２値化信号を、信号（９）は信号（７）又は信号（８）に同期したチャネルクロック信号を、信号（１０）は信号（２）を復号した際に生成されるチャネルストリーム信号を、信号（１１）は信号（５）を復号した際に生成されるチャネルストリーム信号を示す。
【０００４】
図９から明らかなように、従来のリードチャネル回路２においては、信号（２）を復号した場合のチャネルストリーム信号（１０）は、送信信号（１）と符号的に等価であり、誤りなく復号される。しかし、伝送路に雑音が加算された信号（５）を復号した場合のチャネルストリーム信号（１１）は、送信信号（１）と符号的に異なっており、時刻ｔ２近傍、時刻ｔ５近傍、時刻ｔ７近傍、時刻ｔ８近傍それぞれで誤りを含む。このように、従来のリードチャネル回路２においては、伝送路に相応の信号レベルで相応の時刻に雑音が加算されると、チャネルストリーム信号に誤りが発生してしまう。ＤＶＤ再生装置の伝送路における雑音の発生原因としては、ピットの成形不良、ディスク面に対する光ピックアップの光軸の傾き（チルト）、トラッキング制御ずれに伴う隣接トラックからの漏れ信号等がある。このため、一般に、雑音の混入が予想される伝送路においてデジタル符号を伝送する場合には、所定の誤り訂正符号を付加して伝送処理を行うという手法が提案されている。
【０００５】
しかし、一般にこのような手法においては、チャネルストリーム信号にエラーが発生しても、そのエラー数が付加された誤り訂正符号の訂正能力の範囲内であれば訂正可能なのであるが、訂正能力の範囲を超えたエラーが発生した場合には、訂正不能となり、正しい受信信号を得ることができない。こうしたことから、付加された誤り訂正符号による誤り訂正前のチャネルストリーム信号においてエラーの発生を抑制する技術が望まれていた。
【０００６】
このような技術的背景から、最近、ビタビアルゴリズムを用いた最尤復号器を利用して、訂正前のチャネルストリームにおけるエラー発生を低減させる手法が提案された（例えば、特許文献１参照。）。以下、図８（ｂ）を参照して、最尤復号器を用いた従来のリードチャネル回路３の構成について簡単に説明する。最尤復号器を用いた従来のリードチャネル回路３は、アナログ／デジタル変換器７５、加算器７６、スライスレベル生成器７７、チャネルクロック生成器７８、最尤復号器７９を備える。ＡＤＣ７５は、受信信号をチャネルクロック生成器７８が生成されたチャネルクロック信号でサンプリングし、所定のビット数で量子化して多値化信号として加算器７６に出力する。加算器７６は、ＡＤＣ７５から入力される多値化信号とスライスレベル生成器７７から入力されるスライスレベル信号とを加算し、オフセット付多値化信号として最尤復号器７９に出力する。また、加算器７６は、オフセット付多値化信号の符号ビットをスライスレベル生成器７７及びチャネルクロック生成器７８に出力する。スライスレベル生成器７７は、加算器７６から入力される多値化信号に応答して、平均デューティ比が５０％となるように、スライスレベル信号を生成する。また、スライスレベル生成器７７と加算器７６とでオートスライスを構成し、チャネルクロック生成器７８と最尤復号器７９に対して入力する。チャネルクロック生成器７８は、加算器７６から出力されるオフセット付多値化信号の符号ビットに位相同期したチャネルクロック信号を生成する。生成されたチャネルクロック信号は、サンプリングクロックとしてＡＤＣ７５に出力されると共に、動作クロックとしてスライスレベル生成器７７及び最尤復号器７９に出力される。このようなチャネルクロック生成器７８は、例えば、ＰＬＬ回路等により構成される。最尤復号器７９は、ビタビアルゴリズムを用いて受信信号の復号を行い、その出力はチャネルストリーム信号として所定の処理回路に入力される。なお、ビタビアルゴリズムを用いた最尤復号処理の詳細については、例えば、特許文献１を参照されたい。
【０００７】
【特許文献１】
特開平９−８６７４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような最尤復号器を用いた従来のリードチャネル回路３を、例えば高倍速処理を実行する再生装置に適用しようとする場合には、以下に示すような技術的課題が発生する。例えばＤＶＤの再生装置において、いわゆる１倍速再生と言われる再生速度では、チャネルクロック周波数は２６．１６ＭＨｚ程度であるが、１６倍速再生等の高倍速の再生速度においては、チャネルクロック周波数は４２０ＭＨｚ程度となる。このような高倍速再生処理に対して図８（ｂ）に示したような従来のリードチャネル回路３を適用しようとする場合、ＡＤＣのサンプリング処理ではチャネルクロックを用いて行うために、１６倍速では４２０ＭＨｚのサンプリング周波数が要求される。また、例えばＤＶＤの再生装置にこのリードチャネル回路３を適用しようとする場合には、ＡＤＣの量子化ビット数は８ビット程度の値が必要となる。一般に、このようなサンプリング周波数及び量子化ビット数に対応するＡＤＣは非常に高価である上に、消費電力、発熱量が非常に大きい。また、このような仕様のＡＤＣをシステムＬＳＩに混載する場合には、チップ面積の大幅な増大を招き、発熱に対する問題が顕在化してしまう。このような技術的課題から、現在までのところ、安価なＤＶＤ−ＲＯＭ再生装置を提供することが困難となっている。
【０００９】
そこで、本発明は上記問題に鑑みてなされたもので、高チャネル周波数に適応する最尤復号機能を備えた安価なリードチャネル回路及びその復調方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、（イ）第１、第２、及び第３のスライスレベルをそれぞれ生成する第１、第２、及び第３のスライスレベル生成器と、（ロ）第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換する第１、第２、及び第３のコンパレータと、（ハ）第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成する第１、第２、及び第３のサンプリング回路と、（ニ）少なくとも第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するレベル値変換回路と、（ホ）レベル値に基づいて、変調信号の最尤復号を行うビタビ復号器とを備えるリードチャネル回路であって、（ヘ）第２のスライスレベル生成器が、第２の２値化信号に応答して、平均デューティ比が５０％となるように、又はＤＳＶが０となるように第２のスライスレベルを生成し、（ト）第１のスライスレベル生成器が、第２の２値化信号の立ち上がり直後のチャネルクロック信号の立ち上がりエッジ位相と第１の２値化信号の立ち上がりエッジ位相とが一致するように、第１のスライスレベルを生成し、（チ）第３のスライスレベル生成器が、第２の２値化信号の立ち上がり直前のチャネルクロック信号の立ち上がりエッジ位相と第３の２値化信号の立ち上がりエッジ位相とが一致するように、第３のスライスレベルを生成するリードチャネル回路を提供することにある。
【００１１】
本発明の第１の特徴によれば、高速のＡＤＣを用いることなく高チャネル周波数に適応できる安価で消費電力の少ないリードチャネルを構成することができる。
【００１２】
本発明の第２の特徴は、（イ）第１、第２、及び第３のスライスレベルを生成するステップと、（ロ）第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換するステップと、（ハ）第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成するステップと、（ニ）少なくとも第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するステップと、（ホ）レベル値に基づいて、変調信号の最尤復号を行うステップとを含むリードチャネル回路の復調方法であって、（ヘ）第２の２値化信号に応答して、平均デューティ比が５０％となるように、又はＤＳＶが０となるように第２のスライスレベルを生成し、（ト）第２の２値化信号の立ち上がり直後のチャネルクロック信号の立ち上がりエッジ位相と第１の２値化信号の立ち上がりエッジ位相とが一致するように、第１のスライスレベルを生成し、（チ）第２の２値化信号の立ち上がり直前のチャネルクロック信号の立ち上がりエッジ位相と第３の２値化信号の立ち上がりエッジ位相とが一致するように、第３のスライスレベルを生成するリードチャネル回路の復調方法を提供することにある。
【００１３】
本発明の第２の特徴によれば、ビタビ復号を用いた最尤復号により、信頼性のあるチャネルストリームを生成することが可能となる。さらに、スライスレベルが適応的に制御されるので、入力信号の振幅が変動してもより信頼性のある復号化が可能となる。
【００１４】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分は同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１５】
本発明の実施形態に係るリードチャネル回路１は、例えば、ＤＶＤ、ＣＤ−ＲＯＭ、ＭＤ等の光ディスクの再生装置に適用、実施される。以下、図１〜図６を参照して、本発明の実施形態に係るリードチャネル回路１の構成及び各構成要素の動作について説明する。なお、以下の説明において、リードチャネル回路１に入力される受信信号は、ＲＬＬ（２，１０）変調符号で変調されたＤＶＤ再生装置から入力される再生信号とする。
【００１６】
（リードチャネル回路の構成）
本発明の実施形態に係るリードチャネル回路１は、図１に示すように、第１、第２、及び第３のコンパレータ１０ａ，１０ｂ，１０ｃ、第１、第２、及び第３のスライスレベル生成器１１ａ，１１ｂ，１１ｃ、第１、第２の加算器１２ａ，１２ｂ、チャネルクロック生成器１３、第１、第２、及び第３のサンプリング回路１４ａ，１４ｂ，１４ｃ、レベル値変換回路１５、ビタビ復号器１６を備える。
【００１７】
各コンパレータ１０ａ，１０ｂ，１０ｃは、正極入力端子に入力される再生信号の電圧レベルと負極入力端子に入力されるスライスレベル信号の電圧レベルとを比較し、正極入力端子の電圧レベルが負極入力端子の電圧レベルよりも高い場合には「Ｈ」レベル、正極入力端子の電圧レベルが負極入力端子の電圧レベルよりも低い場合には「Ｌ」レベルの２値化信号を出力する。各コンパレータ１０ａ，１０ｂ，１０ｃの２値化信号の出力先はコンパレータ毎に異なり、第１のコンパレータ１０ａの２値化信号は、第１のスライスレベル生成器１１ａ、第１のサンプリング回路１４ａに出力される。第２のコンパレータ１０ｂの２値化信号は、第２のスライスレベル生成器１１ｂ、第２のサンプリング回路１４ｂ、チャネルクロック生成器１３に出力される。第３のコンパレータ１０ｃの２値化信号は、第３のスライスレベル生成器１１ｃ、第３のサンプリング回路１４ｃに出力される。
【００１８】
第１及び第３のスライスレベル生成器１１ａ，１１ｃは、各コンパレータ１０ａ，１０ｃから入力される２値化信号に応答して、スライスレベルオフセット信号を生成する。一方、第２のスライスレベル生成器１１ｂは、第２のコンパレータ１０ｂから入力される２値化信号に応答して、平均デューティ比が５０％となるように、スライスレベル信号を生成する。なお、ＤＳＶ（Digital Sum Value）が０となるように変調されているＤＶＤ等では、ＤＳＶが０となるように、スライスレベル信号を生成する。各スライスレベル生成器１１ａ，１１ｂ，１１ｃのスライスレベルオフセット信号、スライスレベル信号の出力先は、スライスレベル生成器毎に異なる。第１のスライスレベル生成器１１ａのスライスレベルオフセット信号は加算器１２ａに出力される。第２のスライスレベル生成器１１ｂのスライスレベル信号は、第２のコンパレータ１０ｂと加算器１２ａ，１２ｂに出力される。第３のスライスレベル生成器１１ｃのスライスレベルオフセット信号は加算器１２ｂに出力される。
【００１９】
チャネルクロック生成器１３は、第２のコンパレータ１０ｂから入力される２値化信号に位相同期したチャネルクロック信号を生成し、そのチャネルクロック信号を各サンプリング回路１４ａ，１４ｂ，１４ｃ、第１及び第３のスライスレベル生成器１１ａ，１１ｃに出力する。なお、チャネルクロック生成器１３は、２値化信号の極性反転位相とチャネルクロック信号の立ち下がりエッジ位相とが位相同期するようにチャネルクロック信号を生成する。このようなチャネルクロック生成器１３として、例えば、ＰＬＬ回路等を用いると良い。また、ここでは図示しないが、必要に応じてチャネルクロック信号を他の回路要素の動作クロックとして利用しても良い。
【００２０】
各サンプリング回路１４ａ，１４ｂ，１４ｃは、各コンパレータ１０ａ，１０ｂ，１０ｃから入力される２値化信号を、チャネルクロック生成器１３で生成されたチャネルクロック信号の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号としてレベル値変換回路１５に出力する。なお、サンプリング処理は、チャネルクロック信号の立上りエッジ又は立ち下がりエッジのいずれか一方のエッジでサンプリングしても良い。
【００２１】
レベル値変換回路１５は、各サンプリング回路１４ａ，１４ｂ，１４ｃから入力されるサンプルド信号の極性パターンからレベル値を生成する。ここで、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号から生成されるレベル値をＬＰｎとし、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号から生成されるレベル値をＬＮｎとする。これらのレベル値ＬＰｎ，ＬＮｎは、時刻順に「・・・・・ ＬＰｎ−１、ＬＮｎ−１、ＬＰｎ、ＬＮｎ、ＬＰｎ＋１、ＬＮｎ＋１ ・・・・・」のように得られるものとする。さらに、レベル値変換回路１５が出力するレベル値をＬｎとするとき、Ｌｎは式（１）で与えられる。
【００２２】
Ｌｎ＝ＬＰｎ＋２×ＬＮｎ＋ＬＰｎ＋１ ・・・・・（１）
なお、レベル値Ｌｎを求める操作は、入力信号を２倍オーバーサンプリングして、所定のデシメーションフィルタを介して間引きサンプリングすることに相似する。
【００２３】
表１にサンプルド信号の極性パターンとその極性パターンから生成されるレベル値（ＬＰｎ又はＬＮｎ）との関係を示す。
【００２４】
【表１】
【００２５】
ビタビ復号器１６は、レベル値変換回路１５から入力されるレベル値に基づいて受信信号の最尤復号を行う。ビタビ復号器１６は、図２に示すように、ブランチメトリック回路１７、ブランチメトリック回路１７に接続されたパスメトリック回路１８、パスメトリック回路１８に接続されたパスメモリー回路１９を備える。ブランチメトリック回路１７は、図３に示すように、第１、第２、及び第３の減算器２０ａ，２０ｂ，２０ｃ、第１、第２、及び第３の乗算器２１ａ，２１ｂ，２１ｃを備える。各減算器２０ａ，２０ｂ，２０ｃは、レベル値変換回路１５から供給される入力データと第１、第２、及び第３の基準値との差をそれぞれ演算し、それぞれ第１、第２、及び第３の誤差値として出力する。各減算器２０ａ，２０ｂ，２０ｃの誤差値の出力先は減算器毎に異なる。第１の減算器２０ａの第１の誤差値は、第１の乗算器２１ａに出力される。第２の減算器２０ｂの第２の誤差値は、第２の乗算器２１ｂに出力される。第３の減算器２０ｃの第３の誤差値は、第３の乗算器２１ｃに出力される。各乗算器２１ａ，２１ｂ，２１ｃは、各減算器２０ａ，２０ｂ，２０ｃから入力される第１、第２、及び第３の誤差値の二乗を演算し、それぞれ第１、第２、及び第３の二乗誤差値としてパスメトリック回路１８に出力する。パスメトリック回路１８は、ブランチメトリック回路１７から入力される第１、第２、及び第３の二乗誤差値に基づいて、所定の状態遷移における生き残りパスを算出する。なお、パスメトリック回路１８は、図６（ｂ）に示すトレリス線図に基づいて同定され、例えば加算器等により構成される。
【００２６】
パスメモリー回路１９は、パスメトリック回路１８で算出された生き残りパスに対応する符号列を記憶し、マージした符号を順次復調信号として出力する。なお、パスメモリー回路１９は、パスメトリック回路１８と同様に、図６（ｂ）に示すトレリス線図から同定され、例えばセレクタ、レジスタ等により構成される。
【００２７】
（リードチャネル回路の動作）
始めに、図４を参照して、図１に示したリードチャネル回路１の第１、第２、及び第３のスライスレベル生成器１１ａ，１１ｂ，１１ｃの動作について説明する。図４において、信号（ａ）〜（ｅ）はそれぞれ以下に示す信号を意味する。なお、図４中に示す信号の波形はすべて理想動作状態における波形とする。
【００２８】
信号（ａ）：受信信号と第１、第２、及び第３のスライスレベル；
信号（ｂ）：第１のコンパレータ１０ａの２値化信号；
信号（ｃ）：第２のコンパレータ１０ｂの２値化信号；
信号（ｄ）：第３のコンパレータ１０ｃの２値化信号；
信号（ｅ）：チャネルクロック生成器１３で生成されたチャネルクロック信号；
なお、信号（ａ）の第１のスライスレベルは、図１に示す第１のコンパレータ１０ａの負極性入力信号を、第２のスライスレベルは第２のコンパレータ１０ｂの負極性入力信号を、第３のスライスレベルは第３のコンパレータ１０ｃの負極性入力信号をそれぞれ示す。
【００２９】
（イ）まず、図１に示す各コンパレータ１０ａ，１０ｂ，１０ｃに受信信号（＝再生信号）が入力されると、第１のスライスレベル生成器１１ａは、図４の２値化信号（ｂ）とチャネルクロック信号（ｅ）間の位相関係のように、受信信号の立ち上がり時に、２値化信号（ｃ）の立ち上がり直後のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｂ）の立ち上がりエッジ位相とが一致するようにスライスレベルオフセット信号を生成し、第１の加算器１２ａの一方の入力端子に出力する。一方、受信信号の立ち下がり時は、２値化信号（ｃ）の立ち下がり直前のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｂ）の立ち下がりエッジ位相とが一致するように、スライスレベルオフセット信号を生成し、第１の加算器１２ａの一方の入力端子に出力する。
【００３０】
（ロ）次に、図１に示す第１の加算器１２ａは、第２のスライスレベル生成器１１ｂで生成されたスライスレベル信号と第１のスライスレベル生成器１１ａで生成されたスライスレベルオフセット信号とを加算し、図４に示す第１のスライスレベルを与えるスライスレベル信号として第１のコンパレータ１０ａの負極入力端子に出力する。
【００３１】
（ハ）一方、第３のスライスレベル生成器１１ｃは、２値化信号（ｄ）とチャネルクロック信号（ｅ）間の位相関係の如く、受信信号の立ち上がり時は、２値化信号（ｃ）の立ち上がり直前のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｄ）の立ち上がりエッジ位相が一致するようにスライスレベルオフセット信号を生成し、第２の加算器１２ｂの一方の入力端子に出力する。また、受信信号の立ち下がり時は、２値化信号（ｃ）の立ち下がり直後のチャネルクロック信号（ｅ）の立ち上がりエッジ位相と２値化信号（ｂ）の立ち下がりエッジ位相が一致するようにスライスレベルオフセット信号を生成し、第２の加算器１２ｂの一方の入力端子に出力する。
【００３２】
（ニ）第２の加算器１２ｂは、第２のスライスレベル生成器１１ｂで生成されたスライスレベル信号と第３のスライスレベル生成器１１ｃで生成されたスライスレベルレベルオフセット信号とを加算し、図４に示す第３のスライスレベルを与えるスライスレベル信号として第３のコンパレータ１０ｃの負極入力端子に入力する。
【００３３】
なお、本発明の実施形態においては、第１及び第３のスライスレベル生成器１１ａ，１１ｃで生成されたスライスレベルオフセット信号を第２のスライスレベル生成器１１ｂで生成されたスライスレベル信号に各々加算して、図４に示す第１及び第３のスライスレベルを得ているが、これは３つのスライスレベルがより連携して再生信号のエンベロープの動きに対して追従するように工夫したものである。したがって、このようなことを配慮しない場合には、第１及び第３のスライスレベル生成器１１ａ，１１ｃが直接第１及び第３のスライスレベル信号を生成してもよい。
【００３４】
次に、図５を参照して、図１に示したリードチャネル回路１の第１、第２、及び第３のサンプリング回路１４ａ，１４ｂ，１４ｃ、レベル値変換回路１５の動作について説明する。図５において、信号（ａ）〜（ｏ）はそれぞれ以下に示す信号を意味する。なお、図５中の黒丸は生成されたレベル値Ｌｎを受信信号の位相に合わせて示したものである。
【００３５】
信号（ａ）：受信信号と第１、第２、及び第３のスライスレベル；
信号（ｂ）：第１のコンパレータ１０ａの２値化信号；
信号（ｃ）：第２のコンパレータ１０ｂの２値化信号；
信号（ｄ）：第３のコンパレータ１０ｃの２値化信号；
信号（ｅ）：チャネルクロック生成器１３で生成されたチャネルクロック信号；
信号（ｆ）：第１のサンプリング回路１４ａの出力信号であって、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号；
信号（ｇ）：第２のサンプリング回路１４ｂの出力信号であって、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号；
信号（ｈ）：第３のサンプリング回路１４ｃの出力信号であって、チャネルクロック信号の立上りエッジでサンプリングされたサンプルド信号；
信号（ｉ）：第１のサンプリング回路１４ａの出力信号であって、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号；
信号（ｊ）：第２のサンプリング回路１４ｂの出力信号であって、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号；
信号（ｋ）：第３のサンプリング回路１４ｃの出力信号であって、チャネルクロック信号の立ち下がりエッジでサンプリングされたサンプルド信号；
信号（ｌ）：信号（ｆ），（ｇ），（ｈ）から表１に基づいて生成されたレベル値ＬＰｎ；
信号（ｍ）：信号（ｌ）をチャネルクロック信号の半周期分遅延したレベル値ＬＰｎ；
信号（ｎ）：信号（ｉ），（ｊ），（ｋ）から表１に基づいて生成されたレベル値ＬＮｎ；
信号（ｏ）：信号（ｍ）と信号（ｎ）から式（１）に基づいて生成されたレベル値Ｌｎ；
なお、レベル値Ｌｎは±１２の範囲内であり、この範囲を超える入力信号レベルについては＋１２又は−１２に設定される。
【００３６】
（イ）まず、図１に示す各コンパレータ１０ａ，１０ｂ，１０ｃとチャネルクロック生成器１３から各サンプリング回路１４ａ，１４ｂ，１４ｃにそれぞれ図５に示す２値化信号（ｂ），（ｃ），（ｄ）とチャネルクロック信号（ｅ）が入力される。第１のサンプリング回路１４ａは、第１のコンパレータ１０ａから入力される２値化信号（ｂ）を、チャネルクロック生成器１３で生成されたチャネルクロック信号（ｅ）の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号（ｆ），（ｉ）をレベル値変換回路１５に出力する。
【００３７】
（ロ）一方、第２のサンプリング回路１４ｂは、第２のコンパレータ１０ｂから入力される２値化信号（ｃ）を、チャネルクロック生成器１３で生成されたチャネルクロック信号（ｅ）の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号（ｇ），（ｊ）をレベル値変換回路１５に出力する。
【００３８】
（ハ）また、第３のサンプリング回路１４ｃは、第３のコンパレータ１０ｃから入力される２値化信号（ｄ）を、チャネルクロック生成器１３で生成されたチャネルクロック信号（ｅ）の立上りエッジと立ち下がりエッジでそれぞれサンプリングし、２つのサンプルド信号（ｈ），（ｋ）をレベル値変換回路１５に出力する。
【００３９】
（ニ）次に、レベル値変換回路１５は、各サンプリング回路１４ａ，１４ｂ，１４ｃから入力されるサンプルド信号（ｆ）〜（ｋ）の極性パターンからレベル値（ｌ）〜（ｏ）を生成する。具体的には、レベル値変換回路１５は、まず、サンプルド信号（ｆ），（ｇ），（ｈ）から表１に基づいてレベル値ＬＰｎ（ｌ）を生成し、そのレベル値ＬＰｎ（ｌ）からチャネルクロック信号（ｅ）の半周期分遅延したレベル値ＬＰｎ（ｍ）を生成する。一方、レベル値変換回路１５は、サンプルド信号（ｉ），（ｊ），（ｋ）から表１に基づいてレベル値ＬＮｎ（ｎ）を生成する。そして、レベル値ＬＰｎ（ｍ）とレベル値ＬＮｎ（ｎ）から上述した式（１）に基づいてレベル値Ｌｎ（ｏ）を生成する。
【００４０】
次に、図１に示すリードチャネル回路１のビタビ復号器１６の動作について説明する。
【００４１】
（イ）まず、レベル値変換回路１５から出力されるデータが、図２に示すように、入力データ、第１、第２、及び第３の基準値としてビタビ復号器１６のブランチメトリック回路１７に供給される。図２において、第１の基準値は、図４に示す第１のスライスレベルに相当するレベル値である。本発明の実施形態では第１の基準値のレベル値を＋８とする。第２の基準値は、図４に示す第２のスライスレベルに相当するレベル値である。本発明の実施形態では第２の基準値のレベル値を０とする。第３の基準値は、図４に示す第３のスライスレベルに相当するレベル値が入力される。本発明の実施形態では第３の基準値のレベル値を−８とする。ブランチメトリック回路１７は、レベル値変換回路１５から供給される入力データと第１、第２、及び第３の基準値とから二乗誤差値を演算し、それぞれ第１、第２、及び第３の二乗誤差値としてパスメトリック回路１８に出力する。
【００４２】
（ロ）次に、図２に示すパスメトリック回路１８は、ブランチメトリック回路１７から入力される第１、第２、及び第３の二乗誤差値に基づいて、所定の状態遷移における生き残りパスを算出し、その算出結果をパスメモリー回路１９に出力する。
【００４３】
（ハ）次に、パスメモリー回路１９は、パスメトリック回路１８で算出された生き残りパスに対応する符号列を記憶し、マージした符号を順次復調信号として出力する。
【００４４】
次に、本発明の実施形態に係るビタビ復号器１６の状態遷移を示す。送信符号はＲＬＬ（２，１０）変調符号で変調されているものとする。表２に、送信符号列と状態、基準値の関係を示す。基準値は上述したように各スライスレベルに相当するレベル値が与えられる。
【００４５】
【表２】
【００４６】
このように、本発明の実施形態によれば、高速のＡＤＣを用いることなく高チャネル周波数に適応できる安価で消費電力の少ないリードチャネル回路を構成することが可能となる。また、ビタビ復号を用いた最尤復号により、信頼性のあるチャネルストリームを生成することが可能となる。さらに、スライスレベルが適応的に制御されるので、入力信号の振幅が変動してもより信頼性のある復号化が可能となる。さらにまた、ビタビ復号の尤度計測の基準値がスライスレベル値に対応しているため、伝送路の特性変化に対してもより信頼性のある復号化が可能となる。
【００４７】
【発明の効果】
本発明によれば、高速のＡＤＣを用いることなく高チャネル周波数に適応できる安価で消費電力の少ないリードチャネル回路及びその復調方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るリードチャネル回路の構成を示す模式図である。
【図２】本発明の実施形態に係るビタビ復号器の構成を示す模式図である。
【図３】本発明の実施形態に係るブランチメトリック回路の構成を示す模式図である。
【図４】本発明の実施形態に係るスライスレベル生成器の動作を説明するためのタイミングチャート図である。
【図５】本発明の実施形態に係るサンプリング回路及びレベル値変換回路の動作を説明するためのタイミングチャート図である。
【図６】本発明の実施形態に係るビタビ復号器の動作を示す状態遷移図である。
【図７】本発明の実施形態に係るビタビ復号器の動作を示すタイミングチャート図である。
【図８】従来のリードチャネル回路の構成を示す模式図である。
【図９】従来のリードチャネル回路の動作を説明するためのタイミングチャート図である。
【符号の説明】
１…リードチャネル回路
１０ａ，１０ｂ，１０ｃ…コンパレータ
１１ａ，１１ｂ，１１ｃ…スライスレベル生成器
１２ａ，１２ｂ…加算器
１３…チャネルクロック生成器
１４ａ，１４ｂ，１４ｃ…サンプリング回路
１５…レベル値変換回路
１６…ビタビ復号器
１７…ブランチメトリック回路
１８…パスメトリック回路
１９…パスメモリー回路
２０ａ，２０ｂ，２０ｃ…減算器
２１ａ，２１ｂ，２１ｃ…乗算器
Claims (8)
- 第１、第２、及び第３のスライスレベルをそれぞれ生成する第１、第２、及び第３のスライスレベル生成器と、
前記第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換する第１、第２、及び第３のコンパレータと、
前記第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成する第１、第２、及び第３のサンプリング回路と、
少なくとも前記第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するレベル値変換回路と、
前記レベル値に基づいて、前記変調信号の最尤復号を行うビタビ復号器
とを備えるリードチャネル回路であって、
前記第２のスライスレベル生成器が、前記第２の２値化信号に応答して、平均デューティ比が５０％となるように前記第２のスライスレベルを生成し、
前記第１のスライスレベル生成器が、前記第２の２値化信号の立ち上がり直後の前記チャネルクロック信号の立ち上がりエッジ位相と前記第１の２値化信号の立ち上がりエッジ位相とが一致するように、前記第１のスライスレベルを生成し、
前記第３のスライスレベル生成器が、前記第２の２値化信号の立ち上がり直前の前記チャネルクロック信号の立ち上がりエッジ位相と前記第３の２値化信号の立ち上がりエッジ位相とが一致するように、前記第３のスライスレベルを生成すること
を特徴とする前記リードチャネル回路。 - 第１、第２、及び第３のスライスレベルをそれぞれ生成する第１、第２、及び第３のスライスレベル生成器と、
前記第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換する第１、第２、及び第３のコンパレータと、
前記第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成する第１、第２、及び第３のサンプリング回路と、
少なくとも前記第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するレベル値変換回路と、
前記レベル値に基づいて、前記変調信号の最尤復号を行うビタビ復号器
とを備えるリードチャネル回路であって、
前記第２のスライスレベル生成器が、前記第２の２値化信号に応答して、ＤＳＶが０となるように前記第２のスライスレベルを生成し、
前記第１のスライスレベル生成器が、前記第２の２値化信号の立ち上がり直後の前記チャネルクロック信号の立ち上がりエッジ位相と前記第１の２値化信号の立ち上がりエッジ位相とが一致するように、前記第１のスライスレベルを生成し、
前記第３のスライスレベル生成器が、前記第２の２値化信号の立ち上がり直前の前記チャネルクロック信号の立ち上がりエッジ位相と前記第３の２値化信号の立ち上がりエッジ位相とが一致するように、前記第３のスライスレベルを生成すること
を特徴とする前記リードチャネル回路。 - 前記第１のスライスレベル生成器が、前記第２の２値化信号の立ち下がり直前の前記チャネルクロック信号の立ち上がりエッジ位相と前記第１の２値化信号の立ち下がりエッジ位相とが一致するように、前記第１のスライスレベルを生成し、
前記第３のスライスレベル生成器が、前記第２の２値化信号の立ち下がり直後の前記チャネルクロック信号の立ち上がりエッジ位相と前記第３の２値化信号の立ち下がりエッジ位相とが一致するように、前記第３のスライスレベルを生成すること
を特徴とする請求項１又は２に記載のリードチャネル回路。 - 前記ビタビ復号器は、
前記レベル値変換回路から供給される入力データ，第１、第２、及び第３の基準値に基づいて、第１、第２、及び第３の二乗誤差値を演算するブランチメトリック回路と、
前記第１、第２、及び第３の二乗誤差値に基づいて、状態遷移における生き残りパスを算出するパスメトリック回路と、
前記生き残りパスに対応する符号列を記憶し、マージした符号を順次復調信号として出力するパスメモリー回路
とを備えることを特徴とする請求項１乃至３のいずれか１項に記載のリードチャネル回路。 - 第１、第２、及び第３のスライスレベルを生成するステップと、
前記第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換するステップと、
前記第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成するステップと、
少なくとも前記第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するステップと、
前記レベル値に基づいて、前記変調信号の最尤復号を行うステップ
とを含むリードチャネル回路の復調方法であって、
前記第２の２値化信号に応答して、平均デューティ比が５０％となるように前記第２のスライスレベルを生成し、
前記第２の２値化信号の立ち上がり直後の前記チャネルクロック信号の立ち上がりエッジ位相と前記第１の２値化信号の立ち上がりエッジ位相とが一致するように、前記第１のスライスレベルを生成し、
前記第２の２値化信号の立ち上がり直前の前記チャネルクロック信号の立ち上がりエッジ位相と前記第３の２値化信号の立ち上がりエッジ位相とが一致するように、前記第３のスライスレベルを生成すること
を特徴とする前記リードチャネル回路の復調方法。 - 第１、第２、及び第３のスライスレベルを生成するステップと、
前記第１、第２、及び第３のスライスレベルをそれぞれ基準にして、受信した変調信号を第１、第２、及び第３の２値化信号にそれぞれ変換するステップと、
前記第１、第２、及び第３の２値化信号をチャネルクロック信号でそれぞれサンプリングし、第１、第２、及び第３のサンプルド信号を生成するステップと、
少なくとも前記第１、第２、及び第３のサンプルド信号の極性パターンの組み合わせに基づいて、レベル値を生成するステップと、
前記レベル値に基づいて、前記変調信号の最尤復号を行うステップ
とを含むリードチャネル回路の復調方法であって、
前記第２の２値化信号に応答して、ＤＳＶが０となるように前記第２のスライスレベルを生成し、
前記第２の２値化信号の立ち上がり直後の前記チャネルクロック信号の立ち上がりエッジ位相と前記第１の２値化信号の立ち上がりエッジ位相とが一致するように、前記第１のスライスレベルを生成し、
前記第２の２値化信号の立ち上がり直前の前記チャネルクロック信号の立ち上がりエッジ位相と前記第３の２値化信号の立ち上がりエッジ位相とが一致するように、前記第３のスライスレベルを生成すること
を特徴とする前記リードチャネル回路の復調方法。 - 前記第２の２値化信号の立ち下がり直前の前記チャネルクロック信号の立ち上がりエッジ位相と前記第１の２値化信号の立ち下がりエッジ位相とが一致するように、前記第１のスライスレベルを生成し、
前記第２の２値化信号の立ち下がり直後の前記チャネルクロック信号の立ち上がりエッジ位相と前記第３の２値化信号の立ち下がりエッジ位相とが一致するように、前記第３のスライスレベルを生成すること
を特徴とする請求項５又は６に記載のリードチャネル回路の復調方法。 - 前記最尤復号を行うステップは、
前記レベル値に基づいて、第１、第２、及び第３の二乗誤差値を演算するステップと、
前記第１、第２、及び第３の二乗誤差値に基づいて、状態遷移における生き残りパスを算出するステップと、
前記生き残りパスに対応する符号列を記憶し、マージした符号を順次復調信号として出力するステップ
とを含むことを特徴とする請求項５乃至７のいずれか１項に記載のリードチャネル回路の復調方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268996A JP4322487B2 (ja) | 2002-09-13 | 2002-09-13 | リードチャネル回路及びその復調方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268996A JP4322487B2 (ja) | 2002-09-13 | 2002-09-13 | リードチャネル回路及びその復調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004112100A JP2004112100A (ja) | 2004-04-08 |
| JP4322487B2 true JP4322487B2 (ja) | 2009-09-02 |
Family
ID=32267058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002268996A Expired - Fee Related JP4322487B2 (ja) | 2002-09-13 | 2002-09-13 | リードチャネル回路及びその復調方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4322487B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941141B (zh) * | 2005-09-27 | 2011-06-15 | 建兴电子科技股份有限公司 | 光储存系统的译码方法 |
| JP4782189B2 (ja) | 2006-03-03 | 2011-09-28 | シャープ株式会社 | 光情報記録媒体及び再生装置 |
| US8223620B2 (en) | 2007-08-30 | 2012-07-17 | Sharp Kabushiki Kaisha | Super-resolution optical recording medium on which information is recorded using train of prepits, optical recording medium reproduction device, and control method |
-
2002
- 2002-09-13 JP JP2002268996A patent/JP4322487B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004112100A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7516392B2 (en) | Recording apparatus, reproducing apparatus and recording medium | |
| JP3417704B2 (ja) | ディジタル信号再生装置 | |
| JP4172406B2 (ja) | 再生装置 | |
| JP4322487B2 (ja) | リードチャネル回路及びその復調方法 | |
| JP3717024B2 (ja) | 復調装置および方法 | |
| US5511080A (en) | Playback data detecting method for improving bit error rate for random error | |
| US7174501B2 (en) | Apparatus and method of correcting offset | |
| JP2002298518A (ja) | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 | |
| JP4537125B2 (ja) | 光ディスク装置 | |
| US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
| JP3716421B2 (ja) | 復調装置および復調方法 | |
| JP2008276931A (ja) | 再生装置及び記録再生装置 | |
| JP2000068850A (ja) | 復調装置および方法、並びに提供媒体 | |
| JP3757918B2 (ja) | 符号化変調方法および変調装置、復調方法および復調装置 | |
| JP4005616B2 (ja) | デジタル変調装置およびデジタル変調方法 | |
| JP3927561B2 (ja) | 再生信号処理装置および光ディスク装置 | |
| JP4826888B2 (ja) | 復調テーブル、復調装置および復調方法、プログラム、並びに記録媒体 | |
| JP2636868B2 (ja) | ８／９符号変換方法 | |
| JP2636870B2 (ja) | ８／９符号変換方法 | |
| JP2001332033A (ja) | 位相比較器およびこれを用いる同期信号生成回路 | |
| JP2001110144A (ja) | 記録情報再生装置 | |
| JP2001006287A (ja) | ディジタル信号再生装置 | |
| JPH09130273A (ja) | データ検出回路 | |
| WO2006006428A1 (ja) | 復調器及びそれを備える光ディスク装置 | |
| JP2000307431A (ja) | 変調装置及び復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |