JPH08185150A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＲＴ装置上に表示されている画面を横方向
にスクロールさせる際、１ドット単位で、画面を高速
に、かつ滑らかにスクロールさせ、これよって操作性を
大幅に向上させる。 【構成】 ＣＲＴ装置上の画面を横方向にスクロールさ
せるとき、ＶＲＡＭ回路４の第１デュアルポートメモリ
素子７ａ〜第３デュアルポートメモリ素子７ｃのうち、
スクロールさせるドット数分に対応するデュアルポート
メモリ素子から出力されるイメージデータを先行させ
て、第１デュアルポートメモリ素子７ａ〜第４デュアル
ポートメモリ素子７ｄからイメージデータを出力させる
とともに、ドット入れ替え回路５によって第１デュアル
ポートメモリ素子７ａ〜第４デュアルポートメモリ素子
７ｄから出力されるイメージデータの位置を入れ替え
て、ＣＲＴ装置上の画面を横方向に１ドット単位でスク
ロールさせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵ回路を搭載した表
示制御装置に関する。

【０００２】

【従来の技術】コンピュータシステムなどで使用される
表示装置では、ＣＲＴ装置に表示されている内容を高速
でスクロールさせる方法として、ソフトウェアによる描
画表示データコントロール方法と、ハードウェアによる
描画表示データコントロール方法とが知られている。

【０００３】この場合、ソフトウェアによる描画表示デ
ータコントロール方法では、ＣＲＴ表示領域より、大き
な容量を持つイメージメモリ内に表示対象となる全ての
イメージデータなどを格納し、オペレータによって表示
内容が指定されたとき、前記イメージメモリ内に格納さ
れているイメージデータのうち、指定された内容に対応
するイメージデータなどを読み出して、これをＶＲＡＭ
回路に書き込み、このＶＲＡＭ回路の内容をＣＲＴ装置
に供給して、画面表示させる。

【０００４】そして、オペレータによってＣＲＴ装置に
表示されている内容をスクロールさせる指令が入力され
たとき、前記イメージメモリ内に格納されているイメー
ジデータのうち、スクロール指令に対応する内容のイメ
ージデータを読み出して、ＶＲＡＭ回路の内容を書換
え、このＶＲＡＭ回路の内容をＣＲＴ装置に供給して、
画面表示されている内容をスクロールさせる。

【０００５】また、ハードウェアによる描画表示データ
コントロール方法では、図４に示すような表示制御装置
１０１を使用して、表示データを作成し、これをＣＲＴ
装置（図示は省略する）に供給して、画面表示させる。

【０００６】この場合、表示制御装置１０１は、ＣＰＵ
回路１０２と、メモリコントロール回路１０３と、ＶＲ
ＡＭ回路１０４と、ＲＡＭＤＡＣ回路１０５とを備えて
おり、ＣＰＵ回路１０２によってメモリコントロール回
路１０３を制御して、ＶＲＡＭ回路１０４に格納されて
いるイメージデータを４ドット単位で読み出し、これを
ＲＡＭＤＡＣ回路１０５によってシリアル形式に変換し
て、ＣＲＴ装置に画面表示させるとともに、オペレータ
からの指示に応じて、ＣＲＴ装置上に表示されている内
容を変更する必要が生じたとき、ＣＰＵ回路１０２によ
ってＶＲＡＭ回路１０５の内容を４ドット単位で書き換
え、またメモリコントロール回路１０３によってＶＲＡ
Ｍ回路１０４に格納されているイメージデータの読み出
しセットアドレスを変更して、ＣＲＴ装置の表示内容を
変更する。

【０００７】ＣＰＵ回路１０２は、各種のデータ処理を
行う３２ビットのＣＰＵなどを備えており、オペレータ
からの指示に応じてイメージデータや書換えアドレスデ
ータ、読み出しセットアドレスデータなどを生成し、Ｖ
ＲＡＭ回路１０４の書換えが必要な場合には、書換え内
容となるイメージデータと、書換えアドレスデータとを
ＶＲＡＭ回路１０４に供給して、前記書換えアドレスデ
ータと対応する４ドット分を前記イメージデータで書換
え、またＶＲＡＭ回路１０４の読み出しアドレスの変更
のみで十分な場合には、新たな読み出しセットアドレス
データをメモリコントロール回路１０３に供給して、Ｖ
ＲＡＭ回路１０４の読み出しセットアドレスを変更させ
る。

【０００８】メモリコントロール回路１０３は、ＣＰＵ
回路１０２から出力される読み出しセットアドレスデー
タなどを取り込むとともに、指示された内容に基づいて
新たな読み出しセットアドレスデータなどを発生する回
路であり、ＶＲＡＭ回路１０４の読み出しセットアドレ
スを変更する場合などに、ＣＰＵ回路１０２から出力さ
れる読み出しセットアドレスデータや新たに発生した読
み出しセットアドレスデータなどに基づいて、図５に示
すＲＡＳ（Row address strobe）信号、ＣＡＳ（Column
address strobe ）信号、ローアドレスデータ、サムス
タートアドレスデータ、ＤＴ／ＯＥ（Deta transfer/Ou
tput enable ）信号、ＷＥ（Write enable）信号などを
生成して、これをＶＲＡＭ回路１０４に供給し、読み出
しアドレスなどを変更し、またデータの転送を実行させ
る。

【０００９】ＶＲＡＭ回路１０４は、８ビット／１ドッ
トのイメージデータを格納する第１デュアルポートメモ
リ素子１０６ａ〜第４デュアルポートメモリ素子１０６
ｄを備えており、ＣＰＵ回路１０２から書換え内容とな
るイメージデータと、書換えアドレスデータとが供給さ
れる毎に、第１デュアルポートメモリ素子１０６ａ〜第
４デュアルポートメモリ素子１０６ａ〜１０６ｄ内にあ
るＲＡＭ部１０７の前記書換えアドレスデータによって
指定されたエリアに前記イメージデータを書き込む。

【００１０】そして、メモリコントロール回路１０３か
ら出力されるＲＡＳ信号、ＣＡＳ信号、ローアドレスデ
ータ、サムスタートアドレスデータ、ＤＴ／ＯＥ信号、
ＷＥ信号やシリアルクロック発生回路（図示は省略す
る）から出力されるシリアルクロック信号などに基づい
て、読み出しアドレスを順次インクリメントしながら、
第１デュアルポートメモリ素子１０６ａ〜第４デュアル
ポートメモリ素子１０６ｄ内にあるＲＡＭ（ランダムア
クセスメモリ）部１０７からＳＡＭ（シリアルアクセス
メモリ）部１０８にイメージデータを転送（リード・ト
ランスファ・サイクル：ＲＴサイクル）して、これをシ
リアルに、ＲＡＭＤＡＣ回路１０５に供給する。

【００１１】ＲＡＭＤＡＣ回路１０５は、第１入力端子
１０９ａ〜第４入力端子１０９ｄによってＶＲＡＭ回路
１０４を構成する第１デュアルポートメモリ素子１０６
ａ〜第４デュアルポートメモリ素子１０６ｄから出力さ
れる４つのイメージデータを各々並列に取り込むととも
に、前記シリアルクロック発生回路から出力されるシリ
アルクロック信号に基づき、第１入力端子１０９ａ〜第
４入力端子１０９ｄによって取り込んだ各イメージデー
タを順次サイクリックに選択して、Ｒ信号、Ｇ信号、Ｂ
信号を生成し、これをＣＲＴ装置に供給して、画面表示
させる。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た従来のソフトウェアによる描画表示データコントロー
ル方法やハードウェアによる描画表示データコントロー
ル方法においては、次に述べるような問題があった。

【００１３】すなわち、ソフトウェアによる描画表示デ
ータコントロール方法では、オペレータによってスクロ
ール指令が入力される毎に、ＶＲＡＭ回路の内容を書き
換えなければならないため、入力されたスクロール指令
がＣＲＴ装置上に表示されている小さなウインドウ内で
のスクロール指令であるときには、ＶＲＡＭ回路内の書
き換えなければならない領域が小さいことから、高速で
書換えを行うことができる。

【００１４】しかしながら、オペレータによって入力さ
れたスクロール指令がＣＲＴ装置に表示されている全画
面などに対するスクロール指令であるときには、ＶＲＡ
Ｍ回路の内容を全て書き換えなければならないため、Ｖ
ＲＡＭ回路の内容の書換えに時間がかかり過ぎて、ＣＲ
Ｔ装置上に表示されている画面をスムーズにスクールさ
せることができないという問題があった。

【００１５】また、ハードウェアによる描画表示データ
コントロール方法では、オペレータによって横方向のス
クロール指令が入力される毎に、ＣＰＵ回路１０２によ
ってメモリコントロール回路１０３を制御して、ＶＲＡ
Ｍ回路１０４内の第１デュアルポートメモリ素子１０６
ａ〜第４デュアルポートメモリ素子１０６ｄに入力され
るサムスタートアドレスデータなどの値を変更して、第
１デュアルポートメモリ素子１０６ａ〜第４デュアルポ
ートメモリ素子１０６ｄ内のＲＡＭ部１０７からＳＡＭ
部１０８に転送するイメージデータの番地を変更して、
ＲＡＭＤＡＣ回路１０５に並列に入力される各イメージ
データの内容を各々１ドット単位でずらし、ＣＲＴ装置
に表示されている画面を横方向にスクロールさせるよう
にしているので、サムスタートアドレスデータなどの値
を１ドット分だけ変更しても、第１デュアルポートメモ
リ素子１０６ａ〜第４デュアルポートメモリ素子１０６
ｄの素子数分だけ（すなわち、４ドット単位分だけ）、
ＲＡＭＤＡＣ回路１０５から出力されるＲ信号、Ｇ信
号、Ｂ信号の位置がずれてしまう。

【００１６】このため、ＣＲＴ装置に表示されている画
面を横方向にスクロールさせるとき、４ドット単位でし
か、画面をスクロールさせることができず、画面を滑ら
かにスクロールさせることができないという問題があっ
た。

【００１７】本発明は上記の事情に鑑みて成されたもの
であり、その目的は、ＣＲＴ装置上に表示されている画
面を横方向にスクロールさせる際、１ドット単位で、画
面を高速に、かつ滑らかにスクロールさせることがで
き、これよって操作性を大幅に向上させることができる
表示制御装置を提供することにある。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載の発明では、複数のメモリ回路によ
って表示対象となるドットデータを記憶するとともに、
各メモリ回路に記憶しているドットデータの出力タイミ
ングを調整して出力するＶＲＡＭ回路と、このＶＲＡＭ
回路の各メモリ回路から並列に出力される各ドットデー
タを取り込むとともに、スクロール指令に応じて、前記
各ドットデータの位置を入れ替えるドット入れ替え回路
と、このドット入れ替え回路によって入れ替えられた各
ドットデータに基づき、シリアルな表示信号を生成して
表示装置に供給するＲＡＭＤＡＣ回路とを備えたことを
特徴としている。

【００１９】また、請求項２記載の発明では、複数のメ
モリ回路によって表示対象となるドットデータを記憶す
るＶＲＡＭ回路と、このＶＲＡＭ回路の各メモリ回路か
ら並列に、かつ時系列的に出力される各ドットデータを
所定ドット単位で取り込んで記憶し、スクロール指令に
応じて、記憶しているドットデータを選択するととも
に、選択した各ドットデータの位置を入れ替えるＳＡＭ
データ変換回路と、このＳＡＭデータ変換回路によって
入れ替えられた各ドットデータに基づき、シリアルな表
示信号を生成して表示装置に供給するＲＡＭＤＡＣ回路
とを備えたことを特徴としている。

【００２０】

【作用】上記の構成において、請求項１では、ＶＲＡＭ
回路に設けられている複数のメモリ回路によって表示対
象となるドットデータを記憶し、各メモリ回路に記憶し
ているドットデータの出力タイミングを調整して出力す
るとともに、スクロール指令に基づき、ドット入れ替え
回路によって前記各メモリ回路から並列に出力される各
ドットデータの位置を入れ替えた後、ＲＡＭＤＡＣ回路
によって前記ドット入れ替え回路で入れ替えられた各ド
ットデータからシリアルな表示信号を生成して表示装置
に供給することにより、ＣＲＴ装置上に表示されている
画面を横方向にスクロールさせる際、１ドット単位で、
画面を高速に、かつ滑らかにスクロールさせ、操作性を
大幅に向上させる。

【００２１】また、請求項２では、ＶＲＡＭ回路に設け
られている複数のメモリ回路によって表示対象となるド
ットデータを記憶し、ＳＡＭデータ変換回路によって前
記各メモリ回路から並列に、かつ時系列的に出力される
各ドットデータを所定ドット単位で取り込んで記憶し、
スクロール指令に応じて、記憶しているドットデータを
選択するとともに、選択した各ドットデータの位置を入
れ替えた後、ＲＡＭＤＡＣ回路によって前記ＳＡＭデー
タ変換回路で入れ替えられた各ドットデータからシリア
ルな表示信号を生成して表示装置に供給することによ
り、ＣＲＴ装置上に表示されている画面を横方向にスク
ロールさせる際、１ドット単位で、画面を高速に、かつ
滑らかにスクロールさせ、操作性を大幅に向上させる。

【００２２】

【実施例】図１は本発明に係る表示制御装置の一実施例
を示すブロック図である。この図に示す表示制御装置１
は、ＣＰＵ回路２と、メモリコントロール回路３と、Ｖ
ＲＡＭ回路４と、ドット入れ替え回路５と、ＲＡＭＤＡ
Ｃ回路６とを備えており、ＣＰＵ回路２によってメモリ
コントロール回路３を制御して、ＶＲＡＭ回路４に格納
されているイメージデータを４ドット単位で読み出し、
ドット入れ替え回路５によってドット単位でイメージデ
ータを指定された順序にした後、ＲＡＭＤＡＣ回路６に
よってこれをシリアル形式に変換して、ＣＲＴ装置（図
示は省略する）に供給して画面表示させるとともに、オ
ペレータの指示に応じて、ＣＲＴ装置上に表示されてい
る内容を変更する必要が生じたとき、ＣＰＵ回路２によ
ってＶＲＡＭ回路４の内容を４ドット単位で書き換えた
り、メモリコントロール回路３によってＶＲＡＭ回路４
に格納されているイメージデータの読み出しセットアド
レスを変更し、またドット入れ替え回路５によって各イ
メージデータを１ドット単位で入れ替えて、ＣＲＴ装置
の表示内容を変更する。

【００２３】ＣＰＵ回路２は、各種のデータ処理を行う
３２ビットのＣＰＵを備えており、オペレータからの指
示に応じてイメージデータや書換えアドレスデータ、読
み出しセットアドレスデータなどを生成し、ＶＲＡＭ回
路４の書換えが必要な場合には、書換え内容となるイメ
ージデータと、書換えアドレスデータとをＶＲＡＭ回路
４に供給して、前記書換えアドレスデータに対応する４
ドット分を前記イメージデータで書換える。またＶＲＡ
Ｍ回路４の読み出しアドレスの変更のみで十分な場合に
は、新たな読み出しセットアドレスデータをメモリコン
トロール回路３に供給して、ＶＲＡＭ回路４の読み出し
アドレスを変更させ、さらにＶＲＡＭ回路４から読み出
される各イメージデータの入れ替えだけで十分な場合に
は、前記イメージデータの順序を入れ替える順序指令を
生成して、これをドット入れ替え回路５に供給する。

【００２４】メモリコントロール回路３は、ＣＰＵ回路
２から出力される読み出しセットアドレスデータなどを
取り込むとともに、指示された内容に基づいて新たな読
み出しセットアドレスデータを発生する回路である。す
なわち、ＶＲＡＭ回路４の読み出しセットアドレスを変
更する場合などに、ＣＰＵ回路２から出力される読み出
しセットアドレスデータや新たに発生した読み出しセッ
トアドレスデータなどに基づいて、ＲＡＳ信号、ＣＡＳ
信号、ローアドレスデータ、サムスタートアドレスデー
タ、ＤＴ／ＯＥ信号、ＷＥ信号などを生成するととも
に、シリアルクロック発生回路（図示は省略する）から
出力されるシリアルクロック信号を取り込み、第１シリ
アルクロック信号〜第４シリアルクロック信号などを生
成し、これらＲＡＳ信号、ＣＡＳ信号、ローアドレスデ
ータ、サムスタートアドレスデータ、ＤＴ／ＯＥ信号、
ＷＥ信号、第１シリアルクロック信号〜第４シリアルク
ロック信号などをＶＲＡＭ回路４に供給して、読み出し
アドレスを変更する。

【００２５】ＶＲＡＭ回路４は、８ビット／１ドットの
イメージデータを格納する４つのデュアルポートメモリ
素子（第１デュアルポートメモリ素子７ａ、第２デュア
ルポートメモリ素子７ｂ、第３デュアルポートメモリ素
子７ｃ、および第４デュアルポートメモリ素子７ｄ）を
備えており、ＣＰＵ回路２から書換え内容となるイメー
ジデータと、書換えアドレスデータとが供給される毎
に、第１デュアルポートメモリ素子７ａ〜第４デュアル
ポートメモリ素子７ｄ内にあるＲＡＭ部８の前記書換え
アドレスデータによって指定されたエリアに前記イメー
ジデータを書き込む。そして、メモリコントロール回路
３から出力されるＲＡＳ信号、ＣＡＳ信号、ローアドレ
スデータ、サムスタートアドレスデータ、ＤＴ／ＯＥ信
号、ＷＥ信号、第１シリアルクロック信号〜第４シリア
ルクロック信号などに基づいて、読み出しアドレスを順
次インクリメントしながら、第１デュアルポートメモリ
素子７ａ〜第４デュアルポートメモリ素子７ｄ内にある
ＲＡＭ部８からＳＡＭ部９にイメージデータを転送（リ
ード・トランスファ・サイクル：ＲＴサイクル）して、
これをシリアルに、ドット入れ替え回路５に供給する。

【００２６】ドット入れ替え回路５は、ＣＰＵ回路２か
ら出力される順序指令に基づき、第１入力端子１０ａ〜
第４入力端子１０ｄと第１出力端子１１ａ〜第４出力端
子１１ｄとを指定された接続関係にする複数のスイッチ
などを備えており、第１入力端子１０ａ〜第４入力端子
１０ｄによってＶＲＡＭ回路４を構成する第１デュアル
ポートメモリ素子７ａ〜第４デュアルポートメモリ素子
７ｄから出力される８ビットのイメージデータを各々並
列に取り込むとともに、ＣＰＵ回路２から出力される順
序指令に基づき、取り込んだ前記各イメージデータを第
１出力端子１１ａ〜第４出力端子１１ｄのうち、指定さ
れた出力端子に導いて、ＲＡＭＤＡＣ回路６に供給す
る。

【００２７】ＲＡＭＤＡＣ回路６は、４つの入力端子
（第１入力端子１２ａ〜第４入力端子１２ｄ）によって
ドット入れ替え回路５の４つの出力端子第１出力端子１
１ａ〜第４出力端子１１ｄから出力される４つのイメー
ジデータを各々取り込むとともに、前記シリアルクロッ
ク発生回路から出力されるシリアルクロック信号に基づ
き、第１入力端子１２ａ〜第４入力端子１２ｄによって
取り込んだ各イメージデータを順次サイクリックに選択
して、Ｒ信号、Ｇ信号、Ｂ信号を生成し、これをＣＲＴ
装置に供給して、画面表示させる。

【００２８】この場合、オペレータによってＣＲＴ装置
に表示されている画面を右方向に１ドットだけスクロー
ルする指令が入力されると、ＣＰＵ回路２の制御指令に
より、メモリコントロール回路３によって、図２に示す
如くＶＳＹＮＣ期間（垂直同期期間）中において、ＶＲ
ＡＭ回路４のＲＴサイクルが終了した後、４ドット単位
の最も左側のドットを示す第１デュアルポートメモリ素
子７ａに対し、第１シリアルクロック信号を１つ供給
し、ＶＳＹＮＣ期間が終了して表示期間となったとき、
第１デュアルポートメモリ素子７ａ〜第４デュアルポー
トメモリ素子７ｄに対し、第１シリアルクロック信号〜
第４シリアルクロック信号の供給を開始する。

【００２９】これによって、ＶＲＡＭ回路４の第１デュ
アルポートメモリ素子７ａ〜第４デュアルポートメモリ
素子７ｄから出力される４ドット単位のイメージデータ
のうち、第１デュアルポートメモリ素子７ａから出力さ
れるイメージデータのみが、第２デュアルポートメモリ
素子７ｂ〜第４デュアルポートメモリ素子７ｄから出力
されるイメージデータより、１ドットだけ先行したもの
が出力される。

【００３０】そして、この動作と並行して、ＣＰＵ回路
２によってドット入れ替え回路５の第１入力端子１０ａ
と第４出力端子１１ｄとを接続させ、第２入力端子１０
ｂと第１出力端子１１ａとを接続させ、第３入力端子１
０ｃと第２出力端子１１ｂとを接続させ、第４入力端子
１０ｄと第３出力端子１１ｃとを接続させる順序指令を
生成して、ドット入れ替え回路５の第１入力端子１０ａ
〜第４入力端子１０ｄと、第１出力端子１１ａ〜第４出
力端子１１ｄとの接続関係を変更させる。

【００３１】これによって、第２デュアルポートメモリ
素子７ｂ〜第４デュアルポートメモリ素子７ｄから出力
されるイメージデータがＲＡＭＤＡＣ回路６の第１入力
端子１２ａ〜第３入力端子１２ｃに入力されるととも
に、第１デュアルポートメモリ素子７ａから出力される
イメージデータがＲＡＭＤＡＣ回路６の第４入力端子１
２ｄに入力され、これが順次サイクリックに選択され
て、Ｒ信号、Ｇ信号、Ｂ信号が生成され、ＣＲＴ装置に
表示されている画面が右方向に１ドット分だけスクロー
ルされる。

【００３２】このように本実施例においては、オペレー
タによって、ＣＲＴ装置上に表示されている画面を横方
向に１ドット単位でスクロールする指令が入力されたと
き、ＶＲＡＭ回路４の第１デュアルポートメモリ素子７
ａ〜第３デュアルポートメモリ素子７ｃのうち、スクロ
ールさせるドット数分に対応するデュアルポートメモリ
素子から出力されるイメージデータを先行させて、第１
デュアルポートメモリ素子７ａ〜第４デュアルポートメ
モリ素子７ｄからイメージデータを出力させるととも
に、ドット入れ替え回路５によって第１デュアルポート
メモリ素子７ａ〜第４デュアルポートメモリ素子７ｄか
ら出力されるイメージデータの位置を入れ替えて、ＣＲ
Ｔ装置上に表示されている画面を横方向に１ドット単位
でスクロールさせるようにしているので、ＣＲＴ装置上
に表示されている画面を横方向にスクロールさせる際、
１ドット単位で、画面を高速に、かつ滑らかにスクロー
ルさせることができ、これよって操作性を大幅に向上さ
せることができる。

【００３３】図３は本発明に係る表示制御装置の他の実
施例を示すブロック図である。なお、この図において、
図１の各部と同じ部分には、同じ符号が付してある。こ
の図に示す表示制御装置１が図１に示す装置と異なる点
は、シリアルクロック発生回路（図示は省略する）から
出力されるシリアルクロック信号をＶＲＡＭ回路４を構
成する第１デュアルポートメモリ素子７ａ〜第４デュア
ルポートメモリ素子７ｄに直接供給し、さらにＶＲＡＭ
回路４と、ＲＡＭＤＡＣ回路６との間のドット入れ替え
回路５に代えて、ＳＡＭデータ変換回路１５を設け、こ
のＳＡＭデータ変換回路１５によってＶＲＡＭ回路４の
第１デュアルポートメモリ素子７ａ〜第４デュアルポー
トメモリ素子７ｄから出力されるイメージデータを各々
２ドット分ずつ取り込んで、記憶するとともに、記憶し
ているイメージデータの順序を入れ替えて、ＣＲＴ装置
上に表示されている画面をスクロールさせるようにした
ことである。

【００３４】この場合、ＳＡＭデータ変換回路１５は、
４つのスイッチ（第１スイッチ１６ａ〜第４スイッチ１
６ｄ）と、８つのＳＡＭデータレジスタ回路（第１_-1Ｓ
ＡＭデータレジスタ回路１７ａ、第２_-1ＳＡＭデータレ
ジスタ回路１７ｂ、第３_-1ＳＡＭデータレジスタ回路１
７ｃ、第４_-1ＳＡＭデータレジスタ回路１７ｄ、第４_-1
ＳＡＭデータレジスタ回路１７ｄ、第１_-2ＳＡＭデータ
レジスタ回路１８ａ、第２_-2ＳＡＭデータレジスタ回路
１８ｂ、第３_-2ＳＡＭデータレジスタ回路１８ｃ、第４
_-2ＳＡＭデータレジスタ回路１８ｄ）と、ドット入れ替
え回路１９とを備えており、ＶＲＡＭ回路４の第１デュ
アルポートメモリ素子７ａ〜第４デュアルポートメモリ
素子７ｄから出力されるイメージデータを各々２ドット
分ずつ時系列的に取り込んで、記憶するとともに、スク
ロール指令などに基づき、記憶しているイメージデータ
の順序を入れ替えてＲＡＭＤＡＣ回路６に供給する。

【００３５】第１スイッチ１６ａ〜第４スイッチ１６ｄ
は、入力端子１９ａ〜１９ｄによって第１デュアルポー
トメモリ素子７ａ〜第４デュアルポートメモリ素子７ｄ
から順次出力されるイメージデータを各々取り込むとと
もに、前記シリアルクロック発生回路から出力されるシ
リアルクロック信号に同期して、取り込んだイメージデ
ータを第１出力端子２０ａ〜２０ｄ、第２出力端子２１
ａ〜２１ｄから交互に出力して、第１_-1ＳＡＭデータレ
ジスタ回路１７ａ〜第４_-1ＳＡＭデータレジスタ回路１
７ｄと、第１_-2ＳＡＭデータレジスタ回路１８ａ〜第４
_-2ＳＡＭデータレジスタ回路１８ｄとに各々供給する。

【００３６】第１_-1ＳＡＭデータレジスタ回路１７ａ〜
第４_-1ＳＡＭデータレジスタ回路１７ｄは、第１スイッ
チ１６ａ〜第４スイッチ１６ｄの第１出力端子２０ａ〜
２０ｄから各イメージデータが出力される毎に、これを
取り込んで記憶するとともに、記憶しているイメージデ
ータをドット入れ替え回路１９に供給する。

【００３７】また、第１_-2ＳＡＭデータレジスタ回路１
８ａ〜第４_-2ＳＡＭデータレジスタ回路１８ｄは、第１
スイッチ１６ａ〜第４スイッチ１６ｄの第２出力端子２
１ａ〜２１ｄから各イメージデータが出力される毎に、
これを取り込んで記憶するとともに、記憶しているイメ
ージデータをドット入れ替え回路１９に供給する。

【００３８】ドット入れ替え回路１９は、ＣＰＵ回路２
から出力される順序指令に基づき、第１_-1入力端子２２
ａ〜第４_-2入力端子２３ｄと第１出力端子２４ａ〜第４
出力端子２４ｄとを指定された接続関係にする複数のス
イッチなどを備えており、第１_-1入力端子２２ａ〜第４
_-1入力端子２２ａ〜２２ｄによって第１_-1ＳＡＭデータ
レジスタ回路１７ａ〜第４_-1ＳＡＭデータレジスタ回路
１７ｄから出力される８ビットのイメージデータを並列
して取り込み、さらに第１_-2入力端子２３ａ〜第４_-2入
力端子２３ｄによって第１_-2ＳＡＭデータレジスタ回路
１８ａ〜第４_-2ＳＡＭデータレジスタ回路１８ａ〜１８
ｄから出力される８ビットのイメージデータを並列して
取り込むとともに、ＣＰＵ回路２から出力される横方向
のスクロール指令などに対応した順序指令に基づき、取
り込んだ前記各イメージデータの順序を調整して、第１
出力端子２４ａ〜第４出力端子２４ｄから、並列に出力
し、ＲＡＭＤＡＣ回路６に供給する。

【００３９】この場合、第１_-1ＳＡＭデータレジスタ回
路１７ａ〜第４_-1ＳＡＭデータレジスタ回路１７ｄと、
第１_-2ＳＡＭデータレジスタ回路１８ａ〜第４_-2ＳＡＭ
データレジスタ回路１８ｄとによって、第１デュアルポ
ートメモリ素子７ａから出力される２ドット分のイメー
ジデータと、第２デュアルポートメモリ素子７ｂから出
力される２ドット分のイメージデータと、第３デュアル
ポートメモリ素子７ｃから出力される２ドット分のイメ
ージデータと、第４デュアルポートメモリ素子７ｄから
出力される２ドット分のイメージデータとが保持されて
いるため、第１デュアルポートメモリ素子７ａ〜第４デ
ュアルポートメモリ素子７ｄから出力されるイメージデ
ータを選択的に先行（あるいは、後行）させることな
く、ドット入れ替え回路１９によって８ドット分のイメ
ージデータの順序を入れ替て４ドット分のイメージデー
タを生成することにより、ＣＲＴ装置上に表示されてい
る画面を横方向に１ドット単位でスクロールさせること
ができる。

【００４０】このように本実施例においては、図１に示
す実施例と同様に、オペレータによって、ＣＲＴ装置上
に表示されている画面を横方向に１ドット単位でスクロ
ールする指令が入力されたとき、ドット入れ替え回路１
９によってＶＲＡＭ回路４の第１デュアルポートメモリ
素子７ａ〜第４デュアルポートメモリ素子７ｄから出力
されるイメージデータを入れ替えて、ＣＲＴ装置上に表
示されている画面を横方向に１ドット単位でスクロール
させるようにしているので、ＣＲＴ装置上に表示されて
いる画面を横方向にスクロールさせる際、１ドット単位
で、画面を高速に、かつ滑らかにスクロールさせること
ができ、これよって操作性を大幅に向上させることがで
きる。

【００４１】また、本実施例においては、ＶＲＡＭ回路
４内にある第１デュアルポートメモリ素子７ａ〜第４デ
ュアルポートメモリ素子７ｄから出力されるイメージデ
ータを２ドット単位で出力させて、これをＳＡＭデータ
変換回路１５の第１スイッチ１６ａ〜第４スイッチ１６
ｄによって第１_-1ＳＡＭデータレジスタ回路１７ａ〜第
４_-1ＳＡＭデータレジスタ回路１７ｄと、第１_-2ＳＡＭ
データレジスタ回路１８ａ〜第４_-2ＳＡＭデータレジス
タ回路１８ｄとに交互に記憶させて、ドット入れ替え回
路１９に供給させるようにしているので、図１に示す表
示制御装置１に比べて、ＶＲＡＭ回路４に接続されるシ
リアルクロック信号線の数を１／４にすることができ、
これによって基板設計を行うときの配線設計を容易にし
て、設計作業効率を向上させることができる。

【００４２】

【発明の効果】以上説明したように本発明によれば、Ｃ
ＲＴ装置上に表示されている画面を横方向にスクロール
させる際、１ドット単位で、画面を高速に、かつ滑らか
にスクロールさせることができ、これよって操作性を大
幅に向上させることができる。

【図面の簡単な説明】

【図１】本発明に係る表示制御装置の一実施例を示すブ
ロック図である。

【図２】図１に示すメモリコントロール回路から出力さ
れる信号のタイミング例を示すタイミング図である。

【図３】本発明に係る表示制御装置の他の実施例を示す
ブロック図である。

【図４】従来から知られている表示制御装置の一例を示
すブロック図である。

【図５】図４に示すＶＲＡＭ回路のデータ転送動作例を
示すタイミング図である。

【符号の説明】

１ 表示制御装置 ２ ＣＰＵ回路 ３ メモリコントロール回路 ４ ＶＲＡＭ回路 ５ ドット入れ替え回路 ６ ＲＡＭＤＡＣ回路 ７ａ〜７ｄ 第１〜第４デュアルポートメモリ素子 ８ ＲＡＭ部 ９ ＳＡＭ部 １０ａ〜１０ｄ 第１〜第４入力端子 １１ａ〜１１ｄ 第１〜第４出力端子 １２ａ〜１２ｄ 第１〜第４入力端子 １５ ＳＡＭデータ変換回路 １６ａ〜１６ｄ 第１〜第スイッチ １７ａ〜１７ｄ 第１_-1〜第４_-1ＳＡＭデータレジスタ
回路 １８ａ〜１８ｄ 第１_-2〜第４_-2ＳＡＭデータレジスタ
回路 １９ ドット入れ替え回路 １９ａ〜１９ｄ 入力端子 ２０ａ〜２０ｄ 第１出力端子 ２１ａ〜２１ｄ 第２出力端子 ２２ａ〜２２ｄ 第１_-1〜第４_-1入力端子 ２３ａ〜２３ｄ 第１_-2〜第４_-2入力端子 ２４ａ〜２４ｄ 第１〜第４出力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のメモリ回路によって表示対象とな
   るドットデータを記憶するとともに、各メモリ回路に記
   憶されたドットデータの出力タイミングを調整して出力
   するＶＲＡＭ回路と、 このＶＲＡＭ回路の各メモリ回路から並列に出力される
   各ドットデータを取り込むとともに、スクロール指令に
   応じて、前記各ドットデータの位置を入れ替えるドット
   入れ替え回路と、 このドット入れ替え回路によって入れ替えられた各ドッ
   トデータに基づき、シリアルな表示信号を生成して表示
   装置に供給するＲＡＭＤＡＣ回路と、 を備えたことを特徴とする表示制御装置。
2. 【請求項２】 複数のメモリ回路によって表示対象とな
   るドットデータを記憶するＶＲＡＭ回路と、 このＶＲＡＭ回路の各メモリ回路から並列に、かつ時系
   列的に出力される各ドットデータを所定ドット単位で取
   り込んで記憶し、スクロール指令に応じて、記憶してい
   るドットデータを選択するとともに、選択した各ドット
   データの位置を入れ替えるＳＡＭデータ変換回路と、 このＳＡＭデータ変換回路によって入れ替えられた各ド
   ットデータに基づき、シリアルな表示信号を生成して表
   示装置に供給するＲＡＭＤＡＣ回路と、 を備えたことを特徴とする表示制御装置。