JPH0817218B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0817218B2 JPH0817218B2 JP30253388A JP30253388A JPH0817218B2 JP H0817218 B2 JPH0817218 B2 JP H0817218B2 JP 30253388 A JP30253388 A JP 30253388A JP 30253388 A JP30253388 A JP 30253388A JP H0817218 B2 JPH0817218 B2 JP H0817218B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- chip
- semiconductor device
- parts
- mos capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Die Bonding (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に入出力インピーダ
ンスを高めるための回路を内蔵した高周波高出力トラン
ジスタに関するものである。
ンスを高めるための回路を内蔵した高周波高出力トラン
ジスタに関するものである。
第５図は従来の半導体装置を示す図であり、図におい
て、1aは入出力リード端子で任意のパターンにメタライ
ズ、あるいはメッキされたセラミック１上に固定されて
いる。８はトランジスタチップ、３はMOSコンデンサで
あり、これらは半田等でセラミック１上に固着されてい
る。さらに４は接地部あるいは入出力リード端子1aとト
ランジスタチップ８、MOSコンデンサ３と導通をとるた
めの金属細線である。
て、1aは入出力リード端子で任意のパターンにメタライ
ズ、あるいはメッキされたセラミック１上に固定されて
いる。８はトランジスタチップ、３はMOSコンデンサで
あり、これらは半田等でセラミック１上に固着されてい
る。さらに４は接地部あるいは入出力リード端子1aとト
ランジスタチップ８、MOSコンデンサ３と導通をとるた
めの金属細線である。
このように従来の装置ではトランジスタが高周波高出
力になるに従って、入出力インピーダンスが低くなるの
で、その対策として、整合回路であるMOSコンデンサ３
と金属細線４とを使用して入出力インピーダンスを高め
ることが行われている。このように一般的に入出力イン
ピーダンスを高めるには、装置内部に整合回路を内蔵さ
せることが必要であるが、この場合MOSコンデンサ等の
部品数が増え、また、それらのボンディング位置の精度
が最終的には素子の電気特性に影響を与え、素子の良否
を左右することとなる。
力になるに従って、入出力インピーダンスが低くなるの
で、その対策として、整合回路であるMOSコンデンサ３
と金属細線４とを使用して入出力インピーダンスを高め
ることが行われている。このように一般的に入出力イン
ピーダンスを高めるには、装置内部に整合回路を内蔵さ
せることが必要であるが、この場合MOSコンデンサ等の
部品数が増え、また、それらのボンディング位置の精度
が最終的には素子の電気特性に影響を与え、素子の良否
を左右することとなる。
従来の高周波高出力トランジスタを構成する半導体装
置は、以上のようにMOSコンデンサ３がトランジスタチ
ップ８の両側に配置されて構成されているが、その左右
の固着位置がトランジスタチップ８の中心に対し非対称
の場合、MOSコンデンサ３と接地部あるいはリード端子1
aへの接地細線４の長さが左右のMOSコンデンサ３で異な
るようになり、インダクタンスに差を生じ、半導体装置
内部で左右の電気的バランスがとれず、最終的には装置
が破壊してしまうという問題点があった。
置は、以上のようにMOSコンデンサ３がトランジスタチ
ップ８の両側に配置されて構成されているが、その左右
の固着位置がトランジスタチップ８の中心に対し非対称
の場合、MOSコンデンサ３と接地部あるいはリード端子1
aへの接地細線４の長さが左右のMOSコンデンサ３で異な
るようになり、インダクタンスに差を生じ、半導体装置
内部で左右の電気的バランスがとれず、最終的には装置
が破壊してしまうという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、従来の左右のMOSコンデンサの位置ずれを
解消できるとともに複数個のチップを固着するために要
する作業時間を短縮でき、安価な高周波高出力用の半導
体装置を提供することを目的とする。
れたもので、従来の左右のMOSコンデンサの位置ずれを
解消できるとともに複数個のチップを固着するために要
する作業時間を短縮でき、安価な高周波高出力用の半導
体装置を提供することを目的とする。
この発明に係る半導体装置は、入出力インピーダンス
を高めるためのMOSコンデンサ等の整合回路をあらかじ
めトランジスタチップの両側の対称な位置に形成してな
る整合回路付きトランジスタチップを含むようにしたも
のである。
を高めるためのMOSコンデンサ等の整合回路をあらかじ
めトランジスタチップの両側の対称な位置に形成してな
る整合回路付きトランジスタチップを含むようにしたも
のである。
この発明における半導体装置は、あらかじめトランジ
スタの両側の対称な位置にMOSコンデンサ等の整合回路
を形成してなるチップを含むようにしたので、複数個の
整合回路の位置がトランジスタに対し常に左右対称にな
り、接続細線の長さを一定にでき、電気的なバランスを
崩すことなく高周波高出力特性を維持することができ
る。
スタの両側の対称な位置にMOSコンデンサ等の整合回路
を形成してなるチップを含むようにしたので、複数個の
整合回路の位置がトランジスタに対し常に左右対称にな
り、接続細線の長さを一定にでき、電気的なバランスを
崩すことなく高周波高出力特性を維持することができ
る。
以下、この発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による半導体装置を示
す図であり、図において、1aは入出力リード端子で、任
意のパターンにメタライズ、メッキされたセラミック１
上に固着されている。２はトランジスタ部2aとMOSコン
デンサ部2bとを同一チップ内に有するチップで、これは
半田等でセラミック１上に固着されている。さらに４は
接地部あるいは入出力リード1a、トランジスタ部2a、MO
Sコンデンサ部2bとの間の導通をとるための金属細線で
ある。
す図であり、図において、1aは入出力リード端子で、任
意のパターンにメタライズ、メッキされたセラミック１
上に固着されている。２はトランジスタ部2aとMOSコン
デンサ部2bとを同一チップ内に有するチップで、これは
半田等でセラミック１上に固着されている。さらに４は
接地部あるいは入出力リード1a、トランジスタ部2a、MO
Sコンデンサ部2bとの間の導通をとるための金属細線で
ある。
また、第２図は本実施例の半導体装置におけるMOSコ
ンデンサ・トランジスタチップ一体型のチップの断面を
示す図であり、図において、７はシリコン基板、2aはト
ランジスタ部、2bはMOSコンデンサ部、５はpn接合部を
保護するための酸化膜、６は電極である。
ンデンサ・トランジスタチップ一体型のチップの断面を
示す図であり、図において、７はシリコン基板、2aはト
ランジスタ部、2bはMOSコンデンサ部、５はpn接合部を
保護するための酸化膜、６は電極である。
このMOSコンデンサ・トランジスタ一体型のシリコン
チップ２の製造方法は、まずトランジスタ動作をするト
ランジスタ部2aを形成し、その後パッシベーション膜と
してシリコン基板７上に酸化膜５を成長する際に、同時
に入出力インピーダンスを高めるために必要なコンデン
サ容量に相当する膜厚を有する酸化膜５をトランジスタ
2a部の脇にも成長させ、さらにその上面に電極部６を設
けることにより、MOSコンデンサ部2bを形成するもので
ある。このように一枚のシリコンウェハ上のトランジス
タ部2aの脇にMOSコンデンサ部2bを形成し、これらを１
チップ中に含むようダイシングすることでトランジスタ
2aに対するMOSコンデンサ2bの位置が一定なMOSコンデン
サ・トランジスタ一体型のシリコンチップ２を形成す
る。その後、第１図に示すようにこのチップ２をセラミ
ック１上に固着し、細線４で配線を行う。
チップ２の製造方法は、まずトランジスタ動作をするト
ランジスタ部2aを形成し、その後パッシベーション膜と
してシリコン基板７上に酸化膜５を成長する際に、同時
に入出力インピーダンスを高めるために必要なコンデン
サ容量に相当する膜厚を有する酸化膜５をトランジスタ
2a部の脇にも成長させ、さらにその上面に電極部６を設
けることにより、MOSコンデンサ部2bを形成するもので
ある。このように一枚のシリコンウェハ上のトランジス
タ部2aの脇にMOSコンデンサ部2bを形成し、これらを１
チップ中に含むようダイシングすることでトランジスタ
2aに対するMOSコンデンサ2bの位置が一定なMOSコンデン
サ・トランジスタ一体型のシリコンチップ２を形成す
る。その後、第１図に示すようにこのチップ２をセラミ
ック１上に固着し、細線４で配線を行う。
このような構造の半導体装置では、トランジスタ部2a
の両側に対称に整合回路として、例えばMOSコンデンサ
部2bを形成したシリコンチップ２を用いているため、チ
ップ２をセラミック１上に固着した際にもトランジスタ
部2aに対してMOSコンデンサ部2bの位置的な対称性を失
うことがなく、接続のための金属細線４長を半導体装置
内で常に対称にでき、トランジスタ部2aの左右の電気的
バランスを崩すことなく、半導体装置の破壊を防止する
ことができ、特性を向上できる。
の両側に対称に整合回路として、例えばMOSコンデンサ
部2bを形成したシリコンチップ２を用いているため、チ
ップ２をセラミック１上に固着した際にもトランジスタ
部2aに対してMOSコンデンサ部2bの位置的な対称性を失
うことがなく、接続のための金属細線４長を半導体装置
内で常に対称にでき、トランジスタ部2aの左右の電気的
バランスを崩すことなく、半導体装置の破壊を防止する
ことができ、特性を向上できる。
なお、上記実施例では、トランジスタ部2aの両側にMO
Sコンデンサ部2bを形成したシリコンチップ２を示した
が、これは第３図の本発明の第２の実施例に示すよう
に、１チップ中にシリコンチップ２の中心に対して対称
となるようにトランジスタ部2a及びMOSコンデンサ部2b
を２ヶ所以上形成したものを用いてもよい。また、さら
には第４図の第３の実施例に示すように、トランジスタ
部2aの片側のみにMOSコンデンサ部2bを有するシリコン
チップ２を形成し、セラミック１上へ固着する際に、こ
のチップ同志が左右対称となるように配置してもよく、
これら第2,第３の実施例の場合においても上記第１の実
施例と同様の効果を奏する。
Sコンデンサ部2bを形成したシリコンチップ２を示した
が、これは第３図の本発明の第２の実施例に示すよう
に、１チップ中にシリコンチップ２の中心に対して対称
となるようにトランジスタ部2a及びMOSコンデンサ部2b
を２ヶ所以上形成したものを用いてもよい。また、さら
には第４図の第３の実施例に示すように、トランジスタ
部2aの片側のみにMOSコンデンサ部2bを有するシリコン
チップ２を形成し、セラミック１上へ固着する際に、こ
のチップ同志が左右対称となるように配置してもよく、
これら第2,第３の実施例の場合においても上記第１の実
施例と同様の効果を奏する。
以上のように本発明によれば、入出力インピーダンス
を高めるためのMOSコンデンサ等の整合回路部をあらか
じめトランジスタ部の両側の対称な位置に形成した整合
回路付きトランジスタチップを半導体装置に組み込むよ
うにしたので、トランジスタ部に対して常に整合回路部
の位置を左右対称にでき、これにより接続細線の長さを
左右同一にできるので、従来問題となっていた素子の破
壊等の問題を解消でき、電気的、高周波的に装置内の左
右のバランスがとれ、高周波，高出力特性を高精度に維
持できる半導体装置が得られる効果がある。
を高めるためのMOSコンデンサ等の整合回路部をあらか
じめトランジスタ部の両側の対称な位置に形成した整合
回路付きトランジスタチップを半導体装置に組み込むよ
うにしたので、トランジスタ部に対して常に整合回路部
の位置を左右対称にでき、これにより接続細線の長さを
左右同一にできるので、従来問題となっていた素子の破
壊等の問題を解消でき、電気的、高周波的に装置内の左
右のバランスがとれ、高周波，高出力特性を高精度に維
持できる半導体装置が得られる効果がある。
第１図は本発明の第１の実施例による半導体装置を示す
図、第２図は第１図の半導体装置のMOSコンデンサ付ト
ランジスタチップの一部分の断面を示す図、第３図，第
４図は本発明の第２及び第３の実施例による半導体装置
のMOSコンデンサ付トランジスタチップを示す図、第５
図は従来の半導体装置を示す図である。 図において、１は任意の導通パターンをもつセラミッ
ク、1aは入出力リード端子、２はシリコンチップ、2aは
トランジスタ部、2bはMOSコンデンサ部、４は金属細
線、５は酸化膜（SiO2）、６は金属電極、７はシリコン
基板である。 なお図中同一符号は同一又は相当部分を示す。
図、第２図は第１図の半導体装置のMOSコンデンサ付ト
ランジスタチップの一部分の断面を示す図、第３図，第
４図は本発明の第２及び第３の実施例による半導体装置
のMOSコンデンサ付トランジスタチップを示す図、第５
図は従来の半導体装置を示す図である。 図において、１は任意の導通パターンをもつセラミッ
ク、1aは入出力リード端子、２はシリコンチップ、2aは
トランジスタ部、2bはMOSコンデンサ部、４は金属細
線、５は酸化膜（SiO2）、６は金属電極、７はシリコン
基板である。 なお図中同一符号は同一又は相当部分を示す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 25/00 Ｂ 27/04
Claims (1)
- 【請求項１】高周波高出力トランジスタを構成する半導
体装置において、 入出力インピーダンスを高めるための整合回路部を高周
波高出力トランジスタ部の両側に対称に形成してなる整
合回路付トランジスタチップを含むことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30253388A JPH0817218B2 (ja) | 1988-11-29 | 1988-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30253388A JPH0817218B2 (ja) | 1988-11-29 | 1988-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148757A JPH02148757A (ja) | 1990-06-07 |
| JPH0817218B2 true JPH0817218B2 (ja) | 1996-02-21 |
Family
ID=17910112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30253388A Expired - Lifetime JPH0817218B2 (ja) | 1988-11-29 | 1988-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817218B2 (ja) |
-
1988
- 1988-11-29 JP JP30253388A patent/JPH0817218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02148757A (ja) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523622A (en) | Semiconductor integrated device having parallel signal lines | |
| US6177707B1 (en) | Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metalization is attached by means of an adhesive | |
| JP2002083936A (ja) | 化合物半導体装置 | |
| JP2002319658A (ja) | 半導体装置 | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| US6215171B1 (en) | IC module | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JPH05102291A (ja) | 半導体装置およびその製造方法 | |
| JP2000504490A (ja) | 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| JP2003243576A (ja) | 半導体装置 | |
| JPH10321791A (ja) | オペアンプ装置 | |
| JPH0817218B2 (ja) | 半導体装置 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPS63271944A (ja) | 半導体装置 | |
| JPS594144A (ja) | 半導体装置 | |
| JP2606487B2 (ja) | 半導体装置 | |
| JPS6215850A (ja) | マルチチツプパツケ−ジ基板 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPS62152134A (ja) | 内部整合回路付半導体装置 | |
| KR20040081173A (ko) | 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치 | |
| JPS60170963A (ja) | 半導体集積回路装置 |