JPH08167843A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPH08167843A JPH08167843A JP6312070A JP31207094A JPH08167843A JP H08167843 A JPH08167843 A JP H08167843A JP 6312070 A JP6312070 A JP 6312070A JP 31207094 A JP31207094 A JP 31207094A JP H08167843 A JPH08167843 A JP H08167843A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- input
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 同一の回路構成でクロック信号周波数が低い
場合にも簡単に同期精度を向上できるようにする。 【構成】 位相比較器、低域濾波器、電圧制御発振器お
よび分周器を備えた回路構成に、電圧制御発振器の出力
を入力とするｎ分の１分周回路と、このｎ分の１分周回
路の分周比を選択して分周器の入力に供給する選択回路
と、この選択回路を制御する制御回路とを備え、制御回
路が入力クロック信号（Ａ）と分周器の出力（Ｂ）との
位相差（Ａ−Ｂ）が目標値（ｔ1 ）以下であるときには
選択回路を分周比ｎに設定し、その位相差が目標値（ｔ
1 ）を越えるときにはその分周比を１または小さい値に
設定する。
場合にも簡単に同期精度を向上できるようにする。 【構成】 位相比較器、低域濾波器、電圧制御発振器お
よび分周器を備えた回路構成に、電圧制御発振器の出力
を入力とするｎ分の１分周回路と、このｎ分の１分周回
路の分周比を選択して分周器の入力に供給する選択回路
と、この選択回路を制御する制御回路とを備え、制御回
路が入力クロック信号（Ａ）と分周器の出力（Ｂ）との
位相差（Ａ−Ｂ）が目標値（ｔ1 ）以下であるときには
選択回路を分周比ｎに設定し、その位相差が目標値（ｔ
1 ）を越えるときにはその分周比を１または小さい値に
設定する。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路の要素であ
り、通信装置その他で同期信号を発生するために利用す
る。本発明は、入力クロック信号に同期する所望の信号
を発生する位相同期発振器に関する。本発明は、周波数
が低い場合の同期精度の向上に関する。
り、通信装置その他で同期信号を発生するために利用す
る。本発明は、入力クロック信号に同期する所望の信号
を発生する位相同期発振器に関する。本発明は、周波数
が低い場合の同期精度の向上に関する。
【０００２】
【従来の技術】従来から、ループ回路に構成され自動的
に出力信号の位相が入力信号にロックされる位相ロック
・ループ型（ＰＬＬ）の位相同期発振器が知られてい
る。このような発振器は、一般に、図４に示すように、
入力クロック信号（Ａ）が一方の入力に与えられる位相
比較器１と、この位相比較器の出力が通過する低域濾波
器２と、この低域濾波器２の出力を制御入力とする電圧
制御発振器４と、この電圧制御発振器４の出力を入力と
し出力（Ｂ）が前記位相比較器１の他方の入力に与えら
れる分周器５とを備えたループ回路により構成される。
この発振器回路は同期回路に広く利用されている（特開
平３−１４９９２８号公報、特開昭６１−９４４２９号
公報）。
に出力信号の位相が入力信号にロックされる位相ロック
・ループ型（ＰＬＬ）の位相同期発振器が知られてい
る。このような発振器は、一般に、図４に示すように、
入力クロック信号（Ａ）が一方の入力に与えられる位相
比較器１と、この位相比較器の出力が通過する低域濾波
器２と、この低域濾波器２の出力を制御入力とする電圧
制御発振器４と、この電圧制御発振器４の出力を入力と
し出力（Ｂ）が前記位相比較器１の他方の入力に与えら
れる分周器５とを備えたループ回路により構成される。
この発振器回路は同期回路に広く利用されている（特開
平３−１４９９２８号公報、特開昭６１−９４４２９号
公報）。
【０００３】
【発明が解決しようとする課題】このような位相同期発
振器では、同期精度（例えばμＳで表示される）はクロ
ック信号周期に比例する、つまりクロック信号周波数に
反比例するから、クロック信号周波数が低周波数である
ときには同期精度の値が大きくなる欠点がある。
振器では、同期精度（例えばμＳで表示される）はクロ
ック信号周期に比例する、つまりクロック信号周波数に
反比例するから、クロック信号周波数が低周波数である
ときには同期精度の値が大きくなる欠点がある。
【０００４】本発明は、クロック信号周波数が低いとき
にも、簡単に同期精度を向上することができる位相同期
発振器を提供することを目的とする。本発明は、同一の
回路構成でクロック信号周波数が低い場合にも適用する
ことができる位相同期発振器を提供することを目的とす
る。
にも、簡単に同期精度を向上することができる位相同期
発振器を提供することを目的とする。本発明は、同一の
回路構成でクロック信号周波数が低い場合にも適用する
ことができる位相同期発振器を提供することを目的とす
る。
【０００５】
【課題を解決するために手段】本発明は、通信装置など
に利用される位相同期発振器の周波数が低い場合におけ
る同期精度を向上させることを特徴とする。
に利用される位相同期発振器の周波数が低い場合におけ
る同期精度を向上させることを特徴とする。
【０００６】すなわち、本発明は、入力クロック信号
（Ａ）が一方の入力に与えられる位相比較器（１）と、
この位相比較器の出力が通過する低域濾波器（２）と、
この低域濾波器（２）の出力を制御入力とする電圧制御
発振器（４）と、この電圧制御発振器の出力を入力とし
出力（Ｂ）が前記位相比較器（１）の他方の入力に与え
られる分周器（５）とを備えた位相同期発振器におい
て、前記電圧制御発振器（４）の出力を入力とするｎ分
の１分周回路（７）と、このｎ分の１分周回路の分周比
を選択して前記分周器（５）の入力に供給する選択回路
（８）と、この選択回路を制御する制御回路（６）とを
備え、この制御回路（６）は、前記入力クロック信号
（Ａ）と前記分周器（５）の出力（Ｂ）との位相差（Ａ
−Ｂ）が目標値（ｔ1 ）以下であるときには前記選択回
路（８）を分周比ｎに設定し、その位相差がその目標値
を越えるときにはその分周比を１または小さい値に設定
する手段を含むことを特徴とする。
（Ａ）が一方の入力に与えられる位相比較器（１）と、
この位相比較器の出力が通過する低域濾波器（２）と、
この低域濾波器（２）の出力を制御入力とする電圧制御
発振器（４）と、この電圧制御発振器の出力を入力とし
出力（Ｂ）が前記位相比較器（１）の他方の入力に与え
られる分周器（５）とを備えた位相同期発振器におい
て、前記電圧制御発振器（４）の出力を入力とするｎ分
の１分周回路（７）と、このｎ分の１分周回路の分周比
を選択して前記分周器（５）の入力に供給する選択回路
（８）と、この選択回路を制御する制御回路（６）とを
備え、この制御回路（６）は、前記入力クロック信号
（Ａ）と前記分周器（５）の出力（Ｂ）との位相差（Ａ
−Ｂ）が目標値（ｔ1 ）以下であるときには前記選択回
路（８）を分周比ｎに設定し、その位相差がその目標値
を越えるときにはその分周比を１または小さい値に設定
する手段を含むことを特徴とする。
【０００７】前記制御回路（６）は、前記位相差（Ａ−
Ｂ）が前記目標値（ｔ1 ）を越えているが定常同期状態
の範囲（ｔ2 ）にあるときには、その位相差が前記目標
値になるまで前記分周器（５）に供給されるパルスの削
除または追加を行う手段と、前記位相差が前記目標値以
下にあるときには、同期識別信号を送出する手段とを備
えることが望ましい。また、前記ｎは２であることがで
き、前記位相比較器（１）の他方の入力に与えられる信
号（Ｂ）を同期フレームパルス出力信号とするか、ある
いは前記位相比較器（１）の他方の入力に与えられる信
号（Ｂ）の微分信号を同期クロックパルス出力信号とす
ることができる。
Ｂ）が前記目標値（ｔ1 ）を越えているが定常同期状態
の範囲（ｔ2 ）にあるときには、その位相差が前記目標
値になるまで前記分周器（５）に供給されるパルスの削
除または追加を行う手段と、前記位相差が前記目標値以
下にあるときには、同期識別信号を送出する手段とを備
えることが望ましい。また、前記ｎは２であることがで
き、前記位相比較器（１）の他方の入力に与えられる信
号（Ｂ）を同期フレームパルス出力信号とするか、ある
いは前記位相比較器（１）の他方の入力に与えられる信
号（Ｂ）の微分信号を同期クロックパルス出力信号とす
ることができる。
【０００８】
【作用】はじめに、定常同期状態（ｎ＝１）の状態で同
期を確立してから、分周比ｎを大きくすることにより、
目標値の範囲に引込み同期精度をｎ倍にする。目標値以
内に同期されているときには、本発明の位相同期発振器
はｎ倍の同期精度で動作する。これにより、クロック信
号周波数が低い場合にも、精度の高い同期をとることが
できる。
期を確立してから、分周比ｎを大きくすることにより、
目標値の範囲に引込み同期精度をｎ倍にする。目標値以
内に同期されているときには、本発明の位相同期発振器
はｎ倍の同期精度で動作する。これにより、クロック信
号周波数が低い場合にも、精度の高い同期をとることが
できる。
【０００９】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。
る。
【００１０】（第一実施例）図１は本発明第一実施例の
構成を示すブロック図、図２は本発明第一実施例におけ
る動作タイミングを示す図である。
構成を示すブロック図、図２は本発明第一実施例におけ
る動作タイミングを示す図である。
【００１１】本発明第一実施例は、入力クロック信号
（Ａ）が一方の入力に与えられる位相比較器１と、この
位相比較器１の出力が通過する低域濾波器２と、この低
域濾波器２の出力を増幅する増幅器３と、この増幅器３
からの出力を制御入力とする電圧制御発振器４と、この
電圧制御発振器４の出力を入力とし出力（Ｂ）が位相比
較器１の他方の入力に与えられる分周器５とを備え、本
発明の特徴として、電圧制御発振器４の出力を入力とす
る２分の１分周回路７と、この２分の１分周回路７の分
周比を選択して分周器５の入力に供給する選択回路８
と、この選択回路８を制御する制御回路６とを備え、こ
の制御回路６は、入力クロック信号（Ａ）と分周器５の
出力（Ｂ）との位相差（Ａ−Ｂ）が目標値（ｔ1 ）以下
であるときには選択回路８を分周比ｎに設定し、その位
相差（Ａ−Ｂ）がその目標値（ｔ1 ）を越えるときには
その分周比を１または小さい値に設定する手段を含む。
（Ａ）が一方の入力に与えられる位相比較器１と、この
位相比較器１の出力が通過する低域濾波器２と、この低
域濾波器２の出力を増幅する増幅器３と、この増幅器３
からの出力を制御入力とする電圧制御発振器４と、この
電圧制御発振器４の出力を入力とし出力（Ｂ）が位相比
較器１の他方の入力に与えられる分周器５とを備え、本
発明の特徴として、電圧制御発振器４の出力を入力とす
る２分の１分周回路７と、この２分の１分周回路７の分
周比を選択して分周器５の入力に供給する選択回路８
と、この選択回路８を制御する制御回路６とを備え、こ
の制御回路６は、入力クロック信号（Ａ）と分周器５の
出力（Ｂ）との位相差（Ａ−Ｂ）が目標値（ｔ1 ）以下
であるときには選択回路８を分周比ｎに設定し、その位
相差（Ａ−Ｂ）がその目標値（ｔ1 ）を越えるときには
その分周比を１または小さい値に設定する手段を含む。
【００１２】さらに、制御回路６は、位相差（Ａ−Ｂ）
が目標値（ｔ1 ）を越えているが定常同期状態の範囲
（ｔ2 ）にあるときには、その位相差（Ａ−Ｂ）が目標
値（ｔ1 ）になるまで分周器５に供給されるパルスの削
除または追加を行う手段と、位相差（Ａ−Ｂ）が目標値
（ｔ1 ）以下にあるときには、同期識別信号を送出する
手段とを備える。また、前記位相比較器１の他方の入力
に与えられる信号（Ｂ）を同期フレームパルス出力信号
とするか、あるいは位相比較器１の他方の入力に与えら
れる信号（Ｂ）の微分信号を同期クロックパルス出力信
号とする。
が目標値（ｔ1 ）を越えているが定常同期状態の範囲
（ｔ2 ）にあるときには、その位相差（Ａ−Ｂ）が目標
値（ｔ1 ）になるまで分周器５に供給されるパルスの削
除または追加を行う手段と、位相差（Ａ−Ｂ）が目標値
（ｔ1 ）以下にあるときには、同期識別信号を送出する
手段とを備える。また、前記位相比較器１の他方の入力
に与えられる信号（Ｂ）を同期フレームパルス出力信号
とするか、あるいは位相比較器１の他方の入力に与えら
れる信号（Ｂ）の微分信号を同期クロックパルス出力信
号とする。
【００１３】次に、このように構成された本発明第一実
施例の動作について説明する。位相比較器１は入力クロ
ック信号（Ａ）と分周器５からの出力（Ｂ）を入力し位
相を比較してその出力を低域濾波器２および増幅器３を
経て電圧制御発振器４に送出する。電圧制御発振器４は
この送出出力を制御入力とし２分の１分周回路７および
選択回路８に出力を送出する。
施例の動作について説明する。位相比較器１は入力クロ
ック信号（Ａ）と分周器５からの出力（Ｂ）を入力し位
相を比較してその出力を低域濾波器２および増幅器３を
経て電圧制御発振器４に送出する。電圧制御発振器４は
この送出出力を制御入力とし２分の１分周回路７および
選択回路８に出力を送出する。
【００１４】選択回路８は、この電圧制御発振器４から
の出力、２分の１分周回路７からの出力、および制御回
路６からの出力を受けて、２分の１分周回路７の分周比
を選択して分周器５の入力に供給する。一方、制御回路
６には、入力クロック信号（Ａ）と、分周器５からの比
較クロック信号（Ｂ）、定常位相誤差範囲を示したＬレ
ベル部信号（Ｃ）および目標とする位相同期範囲を示し
たＬレベル部信号（Ｄ）を入力し、入力クロック信号
（Ａ）と、分周器５の出力（Ｂ）との位相差（Ａ−Ｂ）
が目標値（ｔ1 ）以下であるときには、選択回路８を分
周比２に設定し、その位相差（Ａ−Ｂ）が目標値
（ｔ1 ）を越えるときには、その分周比を１または小さ
い値に設定する。
の出力、２分の１分周回路７からの出力、および制御回
路６からの出力を受けて、２分の１分周回路７の分周比
を選択して分周器５の入力に供給する。一方、制御回路
６には、入力クロック信号（Ａ）と、分周器５からの比
較クロック信号（Ｂ）、定常位相誤差範囲を示したＬレ
ベル部信号（Ｃ）および目標とする位相同期範囲を示し
たＬレベル部信号（Ｄ）を入力し、入力クロック信号
（Ａ）と、分周器５の出力（Ｂ）との位相差（Ａ−Ｂ）
が目標値（ｔ1 ）以下であるときには、選択回路８を分
周比２に設定し、その位相差（Ａ−Ｂ）が目標値
（ｔ1 ）を越えるときには、その分周比を１または小さ
い値に設定する。
【００１５】また、制御回路６は、位相差（Ａ−Ｂ）が
目標値（ｔ1 ）を越えているが定常同期状態の範囲（ｔ
2 ）にあるときには、その位相差（Ａ−Ｂ）が目標値
（ｔ1）になるまで分周器５に供給されるパルスの削除
または追加を行い、位相差（Ａ−Ｂ）が目標値（ｔ1 ）
以下にあるときには同期識別信号を送出する。
目標値（ｔ1 ）を越えているが定常同期状態の範囲（ｔ
2 ）にあるときには、その位相差（Ａ−Ｂ）が目標値
（ｔ1）になるまで分周器５に供給されるパルスの削除
または追加を行い、位相差（Ａ−Ｂ）が目標値（ｔ1 ）
以下にあるときには同期識別信号を送出する。
【００１６】すなわち、制御回路６は、入力クロック信
号（Ａ）、位相比較器１に入力する比較クロック信号
（Ｂ）、定常位相誤差範囲を示したＬレベル部信号
（Ｃ）、および目標とする位相同期範囲を示したＬレベ
ル部信号（Ｄ）から、入力クロック信号の立ち上がりが
定常位相誤差範囲外または目標位相同期範囲内であれ
ば、選択回路８は２分の１分周回路７からのクロック信
号をスルーして従来通りの位相ロックループ動作を行
う。
号（Ａ）、位相比較器１に入力する比較クロック信号
（Ｂ）、定常位相誤差範囲を示したＬレベル部信号
（Ｃ）、および目標とする位相同期範囲を示したＬレベ
ル部信号（Ｄ）から、入力クロック信号の立ち上がりが
定常位相誤差範囲外または目標位相同期範囲内であれ
ば、選択回路８は２分の１分周回路７からのクロック信
号をスルーして従来通りの位相ロックループ動作を行
う。
【００１７】定常位相誤差範囲内であり、目標位相同期
範囲外であり、かつ比較クロック信号がＨレベルであれ
ば、選択回路８で２分の１分周回路７からのクロック信
号を比較クロック毎に１パルス停止し、入力クロック信
号の立ち上がりが目標位相同期範囲内になるように位相
ロックループ動作を行う。定常位相誤差範囲内であり、
目標位相同期範囲外であり、かつ比較ロック信号がＬレ
ベルであれば、選択回路８は２分の１分周回路７からの
クロック信号に比較クロック信号毎に２分の１分周前の
クロック信号を１パルス付加する制御を行い、入力クロ
ック信号の立ち上がりが目標位相同期範囲内になるよう
に位相ロックループ動作を行う。
範囲外であり、かつ比較クロック信号がＨレベルであれ
ば、選択回路８で２分の１分周回路７からのクロック信
号を比較クロック毎に１パルス停止し、入力クロック信
号の立ち上がりが目標位相同期範囲内になるように位相
ロックループ動作を行う。定常位相誤差範囲内であり、
目標位相同期範囲外であり、かつ比較ロック信号がＬレ
ベルであれば、選択回路８は２分の１分周回路７からの
クロック信号に比較クロック信号毎に２分の１分周前の
クロック信号を１パルス付加する制御を行い、入力クロ
ック信号の立ち上がりが目標位相同期範囲内になるよう
に位相ロックループ動作を行う。
【００１８】（第二実施例）図３は本発明第二実施例の
構成を示すブロック図である。本発明第二実施例は、第
一実施例における２分の１分周回路７に代えてｎ分の１
分周回路７′が備えられ、このｎ分の１分周回路７′を
制御する分周比選択回路９が設けられる。本第二実施例
の場合、分周比ｎを大きくしてゆくことにより目標値
（ｔ1 ）の範囲に引き込んで同期精度をｎ倍にすること
ができる。
構成を示すブロック図である。本発明第二実施例は、第
一実施例における２分の１分周回路７に代えてｎ分の１
分周回路７′が備えられ、このｎ分の１分周回路７′を
制御する分周比選択回路９が設けられる。本第二実施例
の場合、分周比ｎを大きくしてゆくことにより目標値
（ｔ1 ）の範囲に引き込んで同期精度をｎ倍にすること
ができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、同
一の回路構成でクロック信号周波数が低い場合にも、位
相比較周波数に依存することなく、同期精度を向上させ
ることができる効果がある。分周比をｎにすることによ
り、同期精度をｎ倍にすることができる。
一の回路構成でクロック信号周波数が低い場合にも、位
相比較周波数に依存することなく、同期精度を向上させ
ることができる効果がある。分周比をｎにすることによ
り、同期精度をｎ倍にすることができる。
【図１】本発明第一実施例の構成を示すブロック図。
【図２】本発明第一実施例における動作タイミングを示
す図。
す図。
【図３】本発明第二実施例の構成を示すブロック図。
【図４】従来例の構成を示すブロック図。
１ 位相比較器 ２ 低域濾波器 ３ 増幅器 ４ 電圧制御発振器 ５ 分周器 ６ 制御回路 ７ ２分の１分周回路 ７′ｎ分の１分周回路 ８ 選択回路 ９ 分周比選択回路
Claims (6)
- 【請求項１】 入力クロック信号（Ａ）が一方の入力に
与えられる位相比較器と、この位相比較器の出力が通過
する低域濾波器と、この低域濾波器の出力を制御入力と
する電圧制御発振器と、この電圧制御発振器の出力を入
力とし出力（Ｂ）が前記位相比較器の他方の入力に与え
られる分周器とを備えた位相同期発振器において、 前記電圧制御発振器の出力を入力とするｎ分の１分周回
路と、このｎ分の１分周回路の分周比を選択して前記分
周器の入力に供給する選択回路と、この選択回路を制御
する制御回路とを備え、 この制御回路は、前記入力クロック信号（Ａ）と前記分
周器の出力（Ｂ）との位相差（Ａ−Ｂ）が目標値
（ｔ1 ）以下であるときには前記選択回路を分周比ｎに
設定し、その位相差がその目標値を越えるときにはその
分周比を１または小さい値に設定する手段を含むことを
特徴とする位相同期発振器。 - 【請求項２】 前記制御回路は、前記位相差（Ａ−Ｂ）
が前記目標値（ｔ1 ）を越えているが定常同期状態の範
囲（ｔ2 ）にあるときには、その位相差が前記目標値に
なるまで前記分周器に供給されるパルスの削除または追
加を行う手段を含む請求項１記載の位相同期発振器。 - 【請求項３】 前記制御回路は、前記位相差が前記目標
値以下にあるときには、同期識別信号を送出する手段を
備えた請求項１または２記載の位相同期発振器。 - 【請求項４】 前記ｎは２である請求項１または２記載
の位相同期発振器。 - 【請求項５】 前記位相比較器の他方の入力に与えられ
る信号（Ｂ）を同期フレームパルス出力信号とする請求
項１または２記載の位相同期発振器。 - 【請求項６】 前記位相比較器の他方の入力に与えられ
る信号（Ｂ）の微分信号を同期クロックパルス出力信号
とする請求項１または２記載の位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6312070A JPH08167843A (ja) | 1994-12-15 | 1994-12-15 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6312070A JPH08167843A (ja) | 1994-12-15 | 1994-12-15 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167843A true JPH08167843A (ja) | 1996-06-25 |
Family
ID=18024874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6312070A Pending JPH08167843A (ja) | 1994-12-15 | 1994-12-15 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111092688A (zh) * | 2019-12-30 | 2020-05-01 | 海信集团有限公司 | 一种时间校准方法、装置及终端设备 |
-
1994
- 1994-12-15 JP JP6312070A patent/JPH08167843A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111092688A (zh) * | 2019-12-30 | 2020-05-01 | 海信集团有限公司 | 一种时间校准方法、装置及终端设备 |
| CN111092688B (zh) * | 2019-12-30 | 2021-02-09 | 海信集团有限公司 | 一种时间校准方法、装置及终端设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0453280B1 (en) | PLL frequency synthesizer | |
| JP3615734B2 (ja) | 基準クロック信号に周波数同期されたクロック信号を生成する回路装置 | |
| JPH0519329B2 (ja) | ||
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| EP0479237B1 (en) | Phase-locked oscillation circuit system with measure against shut-off of input clock | |
| JPH08167843A (ja) | 位相同期発振器 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JP2910098B2 (ja) | Ｐｌｌ回路 | |
| JP2921260B2 (ja) | 周波数シンセサイザ | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH07123292A (ja) | 位相同期回路 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JPH01106522A (ja) | 位相同期回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH0669912A (ja) | 位相同期発振器 | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPH08237123A (ja) | 位相同期回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH07283730A (ja) | 位相同期発振器 | |
| JPH09311734A (ja) | 位相同期回路 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPH08336061A (ja) | Ｐｌｌ装置 | |
| JPH11103401A (ja) | Ｐｌｌ回路 |