JPH0816768A - 画像回転処理装置 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵによる縦横方向の画像幅の設定を無くし
読み出し開始アドレスの演算及び設定を無くし、ＣＰＵ
の負担を小さくして画像回転処理を可能にすること。ま
た、異なるサイズの画像の連続処理時に、画像幅の設定
を行わずに、ページメモリへの書き込み、回転読み出し
を行うこと。 【構成】 画像データ入力手段４と、１ページ分の画像
データを記憶可能なページメモリ１と、ページメモリ１
を制御するメモリ制御手段５と、ぺージメモリ１のアド
レスを制御するアドレス制御手段３と、画像データ出力
手段６とを備えた画像回転処理装置において、前記アド
レス制御手段３がページメモリ１への画像データ書き込
み時に読み出し開始アドレスを記憶する手段８と、画像
幅を記憶する手段９を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像回転処理装置に関
し、詳しくは入力画像データを、０°、９０°、１８０
°、２７０°回転して出力する画像回転処理装置に関す
る。

【０００２】

【従来の技術】従来の画像回転処理装置としては、たと
えば、特開平２−１６４５６７号公報に開示された構成
を有するものが知られている。図１５は、同公報に記載
の従来の画像回転処理装置のブロック図である。

【０００３】図において、３１はＣＰＵ (中央処理装
置) 、３２はプリンタ制御用プログラムメモリ、３３は
ホストインタフェース回路、３４は転送スタートアドレ
ス・レジスタ、３５はＤＭＡ（ダイレクト・メモリ・ア
クセス）転送制御部、３６は印刷範囲横方向ドット数カ
ウンタ、３７は印刷範囲縦方向ドット数カウンタ、３８
は印刷方向フラグ用レジスタ、３９はビットマップメモ
リを構成するＤＲＡＭ（ダイナミック・ランダムアクセ
スメモリ）である。

【０００４】同公報に記載の装置においては、入力画像
データを一度ＤＲＡＭ１９に書き込んでおき、画像デー
タの読み出し時に、ＤＲＡＭ１９のアドレスを制御する
ことにより、求める回転画像を出力していた。

【０００５】しかし、この装置では、書き込み前に、縦
横のドット数を決定しなければならないため、異なるサ
イズの画像をページメモリへ転送し読み出す場合、正確
なドット数をレジスタ１６，１７に設定する必要があ
り、ＣＰＵ１１に負担がかかるという問題がある。ま
た、読出開始アドレスを演算で求めてレジスタ１４に設
定する必要があるため、さらにＣＰＵ１１に負担がかか
るという問題がある。また、設定したドット数と、書き
込む画像の幅（ドット数又はライン数）が異なった場
合、正常な読出が不可能という問題がある。

【０００６】また、特開平２−１６４５５６７号公報に
は、図１６に模式的に示すように、ＣＰＵ４１からの指
示に基づいてアドレス制御回路４２によりメモリ４３の
所定アドレスをアクセスするようにし、ＣＰＵ４１によ
りメモリ４３からブロック（ｎ画素×ｎ画素）単位で画
像データを読み出し、シフトレジスタ４４によりビット
配列を変えて再度メモリ４３に書き込むことにより、回
転画像を得る画像処理回路が記載されている。

【０００７】しかしながら、上記特開平２−１６４５５
６７号公報に記載の画像処理回路においては、一度回転
処理を行なった後、それとは異なる回転処理を行なう場
合には、再度書き込みを行なわなければならないため、
異なる回転処理を連続で行なえないという問題があっ
た。

【０００８】

【発明が解決しようとする課題】そこで、本発明の目的
とするところは、ＣＰＵによる縦横方向の画像幅の設定
を無くし、読み出し開始アドレスの演算及び設定を無く
し、ＣＰＵの負担を小さくして画像回転処理を可能にす
ることである。また、異なるサイズの画像の連続処理時
に、画像幅の設定を行わずに、ページメモリへの書き込
み、回転読み出しを行うことである。また、本発明の目
的とするところは、異なる回転処理を連続して行なえる
ようにすることである。

【０００９】

【課題を解決するための手段】本発明は、画像データ入
力手段と、１ページ分の画像データを記憶可能なページ
メモリと、前記ページメモリを制御するメモリコントロ
ールと、前記ぺ−ジメモリのアドレスを制御するアドレ
ス制御手段と、画像データ出力手段とを備えた画像回転
処理装置において、前記制御手段がページメモリへの画
像データ書き込み時に読み出し開始アドレスを記憶する
手段と、画像幅を記憶する手段とを備えている。

【００１０】また、前記アドレス制御手段は、９０°回
転読み出し開始アドレスを記憶するレジスタと、１８０
°回転読み出し開始アドレスを記憶するレジスタと、２
７０°回転読み出し開始アドレスを記憶するレジスタと
を備えている。

【００１１】また、前記画像幅記憶手段は、縦方向画像
幅を記憶するレジスタと、横方向画像幅を記憶するレジ
スタとを備えている。

【００１２】

【作用】本発明では、画像回転処理によって、ＣＰＵに
よる縦横方向の画像幅の設定が不要となり、読み出し開
始アドレスの演算及び設定が不要となり、ＣＰＵの負担
も軽減される。また、異なるサイズの画像の連続処理時
に、画像幅の設定を行わずに、ページメモリへの書き込
み、回転読み出しを行う。

【００１３】

【実施例】図１は、本発明の第１実施例を示す構成図で
ある。図中、１はＤＲＡＭで構成されたページメモリ、
２はＣＰＵ、３はＤＲＡＭアドレス制御手段、４はデー
タ入力手段、５はＤＲＡＭ制御手段、６はデータ出力手
段である。また、図２は、前記ＤＲＡＭアドレス制御手
段３の内部構成を示す図である。７はアドレス演算手
段、８は読み出し開始アドレス記憶手段、９は画像幅記
憶手段である。

【００１４】図１に示す画像回転処理装置は、主として
下記の５つの制御を行う。第１は、入力データのページ
メモリ１への書き込み、第２は、ページメモリ１からの
０°回転読み出し、第３は、ページメモリ１からの９０
°回転読み出し、第４は、ページメモリ１からの１８０
°回転読み出し、第５はページメモリ１からの２７０°
回転読み出しである。

【００１５】まず、第１の制御である入力データのペー
ジメモリ１への書き込みの時の制御について説明する。
図３は、書き込み時のタイミングチャートである。ＣＰ
Ｕ２から書き込み命令を設定して、ページ同期信号（同
図（ａ）参照）とライン同期信号（同図（ｂ），（ｃ）
参照）がイネーブル状態になると、入力データが有効に
なり、書き込み状態になる。書き込み状態になると、Ｄ
ＲＡＭアドレス制御手段３は、０、１、２・・・のよう
に、インクリメントしながらアドレスを出力する。ＤＲ
ＡＭ制御手段５は、書き込み状態の時、アドレスと入力
データ（同図（ｅ）参照）を受け取り、クロック（同図
（ｄ）参照）毎にページメモリ１にデータを順次書き込
んでゆく。

【００１６】図４は、前記読み出し開始アドレス記憶手
段８の内部構成を示したもので、３つのイネーブル付き
レジスタ１０〜１２で構成されている。レジスタ１０の
イネーブル信号は、第１ライン目の書き込み状態の時ア
クティブ状態にしておく。レジスタ１１のイネーブル信
号は書き込み状態中アクティブ状態にしておく。レジス
タ１２のイネーブル信号は、毎ラインの１番目のデータ
の書き込み状態の時、アクティブ状態にしておく。

【００１７】図５は、前記画像幅記憶手段９の内部の構
成を示したものである。１３はライン同期信号に同期し
たクリア付きカウンタ、１４はクロックに同期したクリ
ア付きカウンタ、１５、１６はイネーブル付きレジスタ
である。レジスタ１５は、ページ同期信号がアクティブ
状態のとき、イネーブル信号をアクティブ状態にする。
レジスタ１６は、ページ同期信号がアクティブ状態かつ
ライン同期信号がアクティブ状態のとき、イネーブル信
号をアクティブ状態にする。そして、ページ同期信号が
アクティブ状態でなくなると、書き込みが終了する。

【００１８】図６は、ページメモリ１に書き込まれた画
像データを示している。書き込み終了時には、レジスタ
１５に１ページライン数ｍが記憶されている。レジスタ
１６には、１ラインデータ数ｎが記憶されている。レジ
スタ１０には、画像データ左上の角のデータのアドレス
（ｎ−１）が記憶されている。レジスタ１１には、画像
データ右上の角のデータのアドレス（ｍｎ−１）が記憶
されている。レジスタ１２には、画像データ右下の角の
データのアドレス（（ｍ−１）ｎ）が記憶されている。

【００１９】第２の制御であるページメモリ１からの０
°回転読み出しでは、書き込み時と同じように、ＤＲＡ
Ｍアドレス制御手段３からアドレスが０、１、２・・・
のようにインクリメントしながらＤＲＡＭ制御手段５に
出力される。１ラインｎ個のデータでｍライン読み出す
と、読み出しを終了する。図７は、０°回転読み出し時
の出力画像である。

【００２０】第３の制御であるページメモリ１からの９
０°回転読み出しでは、読み出し開始とともに、ＤＲＡ
Ｍアドレス制御手段３がレジスタ１０を選択し、アドレ
ス（ｎ−１）を出力する。そして、第１ライン目のｍ個
のデータの読み出しが終了するまで順次アドレスにレジ
スタ１６のデータ（ｎ）を加算していく。また、第２ラ
イン目が読み出しが開始すると、ＤＲＡＭアドレス制御
手段３はアドレス（ｎ−２）を出力し、第２ライン目の
ｍ個のデータの読み出しが終了するまで順次アドレスに
レジスタ１６のデータ（ｎ）を加算していく。また、第
ｎライン目が読み出しが開始すると、ＤＲＡＭアドレス
制御手段３はアドレス（ｎ−ｎ＝０）を出力し、第ｎラ
イン目のｍ個のデータの読み出しが終了するまで順次ア
ドレスにレジスタ１６のデータ（ｎ）を加算していく。
図８は、９０°回転読み出し時の出力画像である。

【００２１】以下、９０°回転読み出し時のアドレス制
御について説明する。

【００２２】読み出し開始時にレジスタ１０から９０°
読み出し開始アドレス（ｎ−１）を選択して出力する。
その後、画像幅ｎを順次加算して出力する。したがっ
て、第１ライン目のアドレスは、 （ｎ−１），（ｎ−１）＋ｎ，（ｎ−１）＋２ｎ，・・
・，（ｎ−１）＋（ｍ−２）ｎ，（ｎ−１）＋（ｍ−
１）ｎ となる。なお、最初の（ｎ−１）が左上のアドレスに対
応し、最後の（ｎ−１）＋（ｍ−１）ｎ＝ｍｎ−１が右
上アドレスに対応している。

【００２３】次に、第２ライン目の開始アドレスは、ア
ドレス演算手段７の内部で演算されてアドレス（ｎ−
２）を出力する。このとき、読み出し開始アドレス記憶
手段８の内容に変更はなく、あくまでもアドレス演算手
段７の内部で演算される。

【００２４】このようにして、各ラインの最初のアドレ
スは、アドレス演算手段７の内部で求められる。

【００２５】次に、９０°回転読み出し時のライン開始
アドレス制御について説明する。

【００２６】アドレス演算手段７の内部には、ライン開
始アドレスを記憶する内蔵レジスタ（図示せず）が設け
られており、読み出し開始時にレジスタ１０のアドレス
を出力すると同時に内蔵レジスタのイネーブル信号をイ
ネーブル状態にしてレジスタ１０のアドレス（ｎ−１）
を保持し、保持後はディスエーブルにする。次に、第２
ライン目以降は、ライン開始時にアドレス演算手段７
は、内蔵レジスタに保持されているアドレスを−１した
アドレスを出力し、それと同時に内蔵レジスタのイネー
ブル信号をイネーブル状態にして今出力したアドレスを
保持する。表１は、各ライン開始時における、内蔵レジ
スタに保持されているアドレスと、出力アドレスを示
す。

【００２７】

【表１】 また、９０°回転読み出し時のライン開始アドレス制御
の別の方法として、アドレス演算手段７の内部に、ライ
ン数をカウントするカウンタ（図示せず）を設けて、各
ライン開始時に、（９０°回転読み出し開始アドレスの
レジスタ１０の値）−（カウンタの出力値）を計算して
アドレスを出力するようにしてもよい。

【００２８】なお、２７０°回転読み出し時のライン開
始アドレス制御の場合には、９０°回転とは逆に、ライ
ン開始時にアドレス演算手段７は、内蔵レジスタに保持
されているアドレスを＋１したアドレスを出力すればよ
い。また、カウンタを使用する場合には、（１８０°回
転読み出し開始アドレスのレジスタ１２の値）＋（カウ
ンタの出力値）を計算すればよい。

【００２９】第４の制御であるページメモリ１からの１
８０°回転読み出しでは、読み出し開始とともにＤＲＡ
Ｍアドレス制御手段３がレジスタ１１を選択し、アドレ
ス（ｍｎ−１）を出力する。そして、順次アドレスをデ
クリメントしながらＤＲＡＭ制御手段５に出力する。１
ラインｎ個のデータでｍライン読み出すと読み出しを終
了する。図９は、１８０°回転読み出し時の出力画像で
ある。

【００３０】第５の制御であるページメモリ１からの２
７０°回転読み出しでは、読み出し開始とともにＤＲＡ
Ｍアドレス制御手段３がレジスタ１２を選択しアドレス
（（ｍ−１）ｎ）を出力する。そして、第１ライン目の
ｍ個のデータの読み出しが終了するまで、順次アドレス
にレジスタ１６のデータ（ｎ）を減算していく。第２ラ
イン目の読み出しが開始すると、ＤＲＡＭアドレス制御
手段３はアドレス（（ｍ−ｎ）ｎ＋１）を出力し、第２
ライン目のｍ個のデータの読み出しが終了するまで、順
次アドレスにレジスタ１６のデータ（ｎ）を減算してい
く。第ｎライン目の読み出しが開始すると、ＤＲＡＭア
ドレス制御手段３はアドレス（ｍｎ−１）を出力し、第
ｎライン目のｍ個のデータの読み出しが終了するまで、
順次アドレスにレジスタ１６のデータ（ｎ）を減算して
いく。図１０は、２７０°回転読み出し時の出力画像で
ある。

【００３１】なお、前記の実施例においては、１画素あ
たりのビット幅と、ページメモリ１を構成しているＤＲ
ＡＭの１ワードのビット幅を同じにすれば、任意のビッ
ト幅で処理可能になる。また、読み出し終了後、異なる
回転処理を行なう場合は、ＣＰＵの読み出し命令の設定
を変えるだけでよい。

【００３２】次に、本発明の第２実施例について説明す
る。図１１は、この第２実施例の回路構成図である。前
記の実施例と同一部分については、同一符号を付してい
る。１７は入力データ変換手段、１８は出力データ変換
手段である。また、図１２はページメモリ１の構成を示
すもので、１９、２０、２１、２２は、１ワード４ビッ
ト幅のＤＲＡＭである。

【００３３】書き込み時、入力データ変換手段１７によ
って、シリアル入力データは４ビットパラレルデータに
変換される。第１ライン目の書き込み時、アドレスは前
記第１実施例の場合と同様に制御され、ＤＲＡＭ１９に
データが書き込まれる。第２ライン、第３ライン、第４
ライン目の書き込み時、アドレスは第１ライン目と同様
に制御され、第２ライン目のＤＲＡＭ２０に、第３ライ
ン目のＤＲＡＭ２１に、第４ライン目のＤＲＡＭ２２
に、それぞれ、書き込まれる。第５ライン目の書き込み
時、アドレスは１ライン分のブロック数ｎから順次イン
クリメントされる。なお、ここでは、１ブロックは、４
画素×４画素から構成されている。アドレスが２ｎ−１
になると、第５ライン目の書き込みが終了し、このライ
ンのデータはＤＲＡＭ１９に書き込まれる。第６ライ
ン、第７ライン、第８ライン目の書き込み時、アドレス
は第５ライン目と同様に制御され、第６ライン目のデー
タはＤＲＡＭ２０に、第７ライン目のデータはＤＲＡＭ
２１に、第８ライン目のデータはＤＲＡＭ２２にそれぞ
れ書き込まれる。

【００３４】以後、このようにして、１ラインのアドレ
ス制御を４回繰り返して、各ラインのデータをＤＲＡＭ
１９、ＤＲＡＭ２０、ＤＲＡＭ２１、ＤＲＡＭ２２の順
に書き込んでゆく。従って、１ブロックのデータ（１６
画素分）は、４つのＤＲＡＭの同一アドレス上に記憶さ
れる。図１３は、ページメモリ１に書き込まれた画像デ
ータを示している。

【００３５】また、図１４は１ブロックのビット配列を
示したもので、Ｄ１０、Ｄ１１、Ｄ１２、Ｄ１３はＤＲ
ＡＭ１９のデータで、Ｄ２０、Ｄ２１、Ｄ２２、Ｄ２３
はＤＲＡＭ２０のデータ、Ｄ３０、Ｄ３１、Ｄ３２、Ｄ
３３はＤＲＡＭ２１のデータ、Ｄ４０、Ｄ４１、Ｄ４
２、Ｄ４３はＤＲＡＭ２２のデータである。書き込み終
了時には、レジスタ１５に１ページブロック数ｍ、レジ
スタ１６には１ラインブロック数ｎ、レジスタ１０には
画像データ左上の角のブロックのアドレス（ｎ−１）、
レジスタ１１には画像データ右上の角のブロックのアド
レス（ｍｎ−１）、レジスタ１２には画像データ右下の
角のブロックのアドレス（（ｍ−１）ｎ）が記憶されて
いる。

【００３６】そして、読み出し時には、ＤＲＡＭ制御手
段５によって、１度に１ブロックのデータが出力データ
変換手段１８にページメモリ１から読み出され、出力デ
ータ変換手段１８は、その１ブロックのデータの中で必
要となる４つのデータをシリアルに出力する。

【００３７】また、ページメモリ１からの０°回転読み
出しでは、書き込み時と同様にアドレス制御が行われ
る。出力データ変換手段１８は、第１ライン目の読み出
し時に１ブロックのデータの中からＤ１０、Ｄ１１、Ｄ
１２、Ｄ１３をシリアルに出力する。第２ライン目は、
Ｄ２０、Ｄ２１、Ｄ２２、Ｄ２３を、第３ライン目は、
Ｄ３０、Ｄ３１、Ｄ３２、Ｄ３３を、第４ライン目は、
Ｄ４０、Ｄ４１、Ｄ４２、Ｄ４３をシリアルに出力す
る。以後、４ラインごとにこの操作を繰り返し、前記図
７のような出力画像を得る。

【００３８】また、ページメモリ１からの９０°回転読
み出し時のアドレスは、前記第１実施例の９０°回転読
み出しにおける各ラインのアドレス制御を４回繰り返す
ように制御される。出力データ変換手段１８は、第１ラ
イン目の読み出し時に、１ブロックのデータの中からＤ
１３、Ｄ２３、Ｄ３３、Ｄ４３をシリアルに出力する。
第２ライン目は、Ｄ１２、Ｄ２２、Ｄ３２、Ｄ４２を、
第３ライン目は、Ｄ１１、Ｄ２１、Ｄ３１、Ｄ４１を、
第４ライン目は、Ｄ１０、Ｄ２０、Ｄ３０、Ｄ４０をシ
リアルに出力する。以後、４ラインごとにこの操作を繰
り返し、前記図８のような出力画像を得る。

【００３９】また、ページメモリ１からの１８０°回転
読み出し時のアドレスは、前記第１実施例の１８０°回
転読み出しにおける各ラインのアドレス制御を４回繰り
返すように制御される。出力データ変換手段１８は、第
１ライン目の読み出し時に、１ブロックのデータの中か
らＤ４３、Ｄ４２、Ｄ４１、Ｄ４０をシリアルに出力す
る。第２ライン目は、Ｄ３３、Ｄ３２、Ｄ３１、Ｄ３０
を、第３ライン目は、Ｄ２３、Ｄ２２、Ｄ２１、Ｄ２０
を、第４ライン目は、Ｄ１３、Ｄ１２、Ｄ１１、Ｄ１０
をシリアルに出力する。以後、４ラインごとにこの操作
を繰り返し、前記図９のような出力画像を得る。

【００４０】また、ページメモリ１からの２７０°回転
読み出し時のアドレスは、前記第１実施例の２７０°回
転読み出しにおける各ラインのアドレス制御を４回繰り
返すように制御される。出力データ変換手段１８は、第
１ライン目の読み出し時に、１ブロックのデータの中か
らＤ４０、Ｄ３０、Ｄ２０、Ｄ１０をシリアルに出力す
る。第２ライン目は、Ｄ４１、Ｄ３１、Ｄ２１、Ｄ１１
を、第３ライン目は、Ｄ４２、Ｄ３２、Ｄ２２、Ｄ１２
を、第４ライン目は、Ｄ４３、Ｄ３３、Ｄ２３、Ｄ１３
をシリアルに出力する。以後、４ラインごとにこの操作
を繰り返し、前記図１０のような出力画像を得る。

【００４１】なお、前記の実施例においては、４×４画
素を１ブロックの単位としたが、２×２画素、８×８画
素、１６×１６画素を１ブロックの単位としたときにも
容易に対応可能である。

【００４２】

【発明の効果】本発明によれば、次のような効果を奏す
る。

【００４３】まず、書き込み時に、９０°回転読み出し
開始アドレスと１８０°回転読み出し開始アドレスと２
７０°回転読み出し開始アドレスと縦方向画像幅と横方
向画像幅を記憶するように構成したので、各回転読み出
し開始アドレスを演算して求める処理が不要となり、画
像幅を設定する必要も無くなり、ＣＰＵの負担を小さく
することができ、結果的に、ＣＰＵは書き込みまたは回
転読み出し命令だけで、所望の回転処理画像を得ること
ができる。

【００４４】また、ページメモリへの書き込み前に画像
幅を設定しなくてもよく、ページメモリへの書き込みを
途中で止めた場合でも、書き込まれた画像に対して回転
処理を行える。

【図面の簡単な説明】

【図１】 本発明の一実施例の構成を示すブロック図で
ある。

【図２】 ＤＲＡＭアドレス制御手段の構成を示すブロ
ック図である。

【図３】 書き込み時のタイミングチャートである。

【図４】 読み出し開始アドレス記憶手段の構成図であ
る。

【図５】 画像幅記憶手段の構成図である。

【図６】 第１実施例においてページメモリに書き込ま
れた画像データである。

【図７】 ０°回転読み出し時の出力画像である。

【図８】 ９０°回転読み出し時の出力画像である。

【図９】 １８０°回転読み出し時の出力画像である。

【図１０】 ２７０°回転読み出し時の出力画像であ
る。

【図１１】 本発明の第２実施例の構成図を示すブロッ
ク図である。

【図１２】 第２実施例におけるページメモリの構成図
である。

【図１３】 第２実施例におけるページメモリに書き込
まれた画像データである。

【図１４】 第２実施例において１ブロックのビット配
列を示した図である。

【図１５】 従来技術の構成例を示したブロック図であ
る。

【図１６】 従来技術の他の構成例を示したブロック図
である。

【符号の説明】

１：ページメモリ、２：ＣＰＵ、３：ＤＲＡＭアドレス
制御手段、４：データ入力手段、５：ＤＲＡＭ制御手
段、６：データ出力手段、７：アドレス演算手段、８：
読み出し開始アドレス記憶手段、９：画像幅記憶手段、
１０，１１，１２：レジスタ、１３：ライン同期信号に
同期したクリア付きカウンタ、１４：クロックに同期し
たクリア付きカウンタ、１５、１６：イネーブル付きレ
ジスタ、１７：入力データ変換手段、１８：出力データ
変換手段、１９，２０，２１，２２：１ワード４ビット
幅のＤＲＡＭ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像データ入力手段と、１ページ分の画
   像データを記憶可能なページメモリと、前記ページメモ
   リを制御するメモリ制御手段と、前記ぺ−ジメモリのア
   ドレスを制御するアドレス制御手段と、画像データ出力
   手段とを備えた画像回転処理装置において、前記アドレ
   ス制御手段が前記ページメモリへの画像データ書き込み
   時に読み出し開始アドレスを記憶する手段と、画像幅を
   記憶する手段とを備えていることを特徴とする画像回転
   処理装置。
2. 【請求項２】 前記アドレス制御手段は、９０°回転読
   み出し開始アドレスを記憶するレジスタと、１８０°回
   転読み出し開始アドレスを記憶するレジスタと、２７０
   °回転読み出し開始アドレスを記憶するレジスタとを備
   えていることを特徴とする請求項１記載の画像回転処理
   装置。
3. 【請求項３】 前記画像幅記憶手段は、縦方向画像幅を
   記憶するレジスタと、横方向画像幅を記憶するレジスタ
   とを備えていることを特徴とする請求項１記載の画像回
   転処理装置。