JPH08167613A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08167613A JPH08167613A JP31194094A JP31194094A JPH08167613A JP H08167613 A JPH08167613 A JP H08167613A JP 31194094 A JP31194094 A JP 31194094A JP 31194094 A JP31194094 A JP 31194094A JP H08167613 A JPH08167613 A JP H08167613A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- base layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】パターンの合わせ誤差に左右されることなくベ
ース層に対するエミッタ層の割合を大きくして微細化を
図る。 【構成】コレクタとなるエピタキシャル層３を半導体基
板１上に形成する。エピタキシャル層３の上面にＬＯＣ
ＯＳ酸化膜９を形成し、ベース層７を形成する部分を開
口する。この開口部内にｐ型不純物を拡散して島状のベ
ース層７を自己整合的に形成する。さらに、ベース層７
の中央部をコンタクト孔１３形成のためにマスクし、中
央部の周囲に選択的にｎ型不純物を拡散してエミッタ層
８を形成する。このとき、ＬＯＣＯＳ酸化膜９によりエ
ミッタ層８は自己整合的に形成される。これにより、ベ
ース層７に対するエミッタ層８の面積を大きくすること
ができるとともにベース抵抗も低減することができる。
ース層に対するエミッタ層の割合を大きくして微細化を
図る。 【構成】コレクタとなるエピタキシャル層３を半導体基
板１上に形成する。エピタキシャル層３の上面にＬＯＣ
ＯＳ酸化膜９を形成し、ベース層７を形成する部分を開
口する。この開口部内にｐ型不純物を拡散して島状のベ
ース層７を自己整合的に形成する。さらに、ベース層７
の中央部をコンタクト孔１３形成のためにマスクし、中
央部の周囲に選択的にｎ型不純物を拡散してエミッタ層
８を形成する。このとき、ＬＯＣＯＳ酸化膜９によりエ
ミッタ層８は自己整合的に形成される。これにより、ベ
ース層７に対するエミッタ層８の面積を大きくすること
ができるとともにベース抵抗も低減することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特にバイポーラトランジスタに関するも
のである。
造方法に関し、特にバイポーラトランジスタに関するも
のである。
【０００２】
【従来の技術】図９に従来のＮＰＮトランジスタの構造
を示す。同図において、ｐ型の半導体基板１の上部には
高濃度のｎ型埋め込み層２及び埋め込み層２を挟むよう
に予備分離拡散層４が形成され、さらにその上にｎ型の
エピタキシャル層３が形成されている。また、エピタキ
シャル層３の内部には、エピタキシャル層３の上面から
予備分離拡散層４に達する上方向からのｐ+ 分離層５
と、エピタキシャル層３の上面から埋め込み層２に達す
る上方向からのｎ+ コレクタ層６が形成されるととも
に、ｎ+ コレクタ層６とｐ+ 分離層５とに挟まれるよう
にエピタキシャル層３の表面内部にｐ型ベース層７が形
成されている。このｐ型ベース層７内にｎ型エミッタ層
８が形成され、上記のｎ+ コレクタ層６、ｐ型ベース層
７及びｎ型エミッタ層８のコンタクト孔を除くエピタキ
シャル層３の表面にはＬＯＣＯＳ酸化膜９が形成されて
いる。そして、ｎ型エミッタ層８の上面には多結晶シリ
コン層１０が形成され、その上に全体に層間絶縁膜１１
が形成されるとともにコンタクト孔内にはアルミによっ
て電極１２が形成されている。
を示す。同図において、ｐ型の半導体基板１の上部には
高濃度のｎ型埋め込み層２及び埋め込み層２を挟むよう
に予備分離拡散層４が形成され、さらにその上にｎ型の
エピタキシャル層３が形成されている。また、エピタキ
シャル層３の内部には、エピタキシャル層３の上面から
予備分離拡散層４に達する上方向からのｐ+ 分離層５
と、エピタキシャル層３の上面から埋め込み層２に達す
る上方向からのｎ+ コレクタ層６が形成されるととも
に、ｎ+ コレクタ層６とｐ+ 分離層５とに挟まれるよう
にエピタキシャル層３の表面内部にｐ型ベース層７が形
成されている。このｐ型ベース層７内にｎ型エミッタ層
８が形成され、上記のｎ+ コレクタ層６、ｐ型ベース層
７及びｎ型エミッタ層８のコンタクト孔を除くエピタキ
シャル層３の表面にはＬＯＣＯＳ酸化膜９が形成されて
いる。そして、ｎ型エミッタ層８の上面には多結晶シリ
コン層１０が形成され、その上に全体に層間絶縁膜１１
が形成されるとともにコンタクト孔内にはアルミによっ
て電極１２が形成されている。
【０００３】また、ベース層７はＬＯＣＯＳ酸化膜９を
用いて自己整合的に形成されている。コレクタ層６とエ
ミッタ層８は別々に形成されており、特に浅い接合が要
求されるエミッタ層８は、ベース層７内のエミッタ層８
を形成する予定の領域上に多結晶シリコン層１０を形成
した後、この多結晶シリコン層１０を介してｎ型不純物
の拡散を行なうことで形成されている。
用いて自己整合的に形成されている。コレクタ層６とエ
ミッタ層８は別々に形成されており、特に浅い接合が要
求されるエミッタ層８は、ベース層７内のエミッタ層８
を形成する予定の領域上に多結晶シリコン層１０を形成
した後、この多結晶シリコン層１０を介してｎ型不純物
の拡散を行なうことで形成されている。
【０００４】
【発明が解決しようとする課題】上述のようなＮＰＮト
ランジスタにおいては、エミッタ層８をベース層７内に
形成しているため、エミッタ層８を形成するためのパタ
ーンの合わせ余裕が必要となる。そのため、ベース層７
に対するエミッタ層８の割合が小さくなってしまい、ま
た、ベース抵抗も高くなってしまうために微細化が図れ
ないという問題があった。
ランジスタにおいては、エミッタ層８をベース層７内に
形成しているため、エミッタ層８を形成するためのパタ
ーンの合わせ余裕が必要となる。そのため、ベース層７
に対するエミッタ層８の割合が小さくなってしまい、ま
た、ベース抵抗も高くなってしまうために微細化が図れ
ないという問題があった。
【０００５】そこで、上記問題を解決するものとして図
１０に示す構造を有するＮＰＮトランジスタが提案され
ている。このＮＰＮトランジスタにおいては、ベース層
７の一部をＬＯＣＯＳ酸化膜９により自己整合的に形成
することで、微細化によるベース層７に対するエミッタ
層８の割合の低下を低減することができるようにしてい
る。しかしながら、このような構造を有するＮＰＮトラ
ンジスタにあっても、エミッタ層８を形成するためのパ
ターンの合わせ誤差によりエミッタ層８の面積が左右さ
れるために安定した特性が得られないという問題があっ
た。
１０に示す構造を有するＮＰＮトランジスタが提案され
ている。このＮＰＮトランジスタにおいては、ベース層
７の一部をＬＯＣＯＳ酸化膜９により自己整合的に形成
することで、微細化によるベース層７に対するエミッタ
層８の割合の低下を低減することができるようにしてい
る。しかしながら、このような構造を有するＮＰＮトラ
ンジスタにあっても、エミッタ層８を形成するためのパ
ターンの合わせ誤差によりエミッタ層８の面積が左右さ
れるために安定した特性が得られないという問題があっ
た。
【０００６】本発明は上記問題点の解決を目的とするも
のであり、パターンの合わせ誤差に左右されることなく
ベース層に対するエミッタ層の割合を大きくして微細化
の図れる半導体装置及びその製造方法を提供しようとす
るものである。
のであり、パターンの合わせ誤差に左右されることなく
ベース層に対するエミッタ層の割合を大きくして微細化
の図れる半導体装置及びその製造方法を提供しようとす
るものである。
【０００７】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、第１導電型の半導体基板と、こ
の半導体基板上に形成されコレクタ層となる第２導電型
の半導体層と、この半導体層の上面内に形成された第１
導電型のベース層と、ベース層の上面内に形成された第
２導電型のエミッタ層とを有する半導体装置において、
ベース層及びエミッタ層を半導体層の表面に形成した表
面酸化膜により自己整合的に形成し、ベース層の表面の
表面酸化膜と接していない部分にコンタクト孔を設ける
とともにコンタクト孔以外のベース層の表面内部の略全
面にエミッタ層を自己整合的に形成したことを特徴とす
る。
目的を達成するために、第１導電型の半導体基板と、こ
の半導体基板上に形成されコレクタ層となる第２導電型
の半導体層と、この半導体層の上面内に形成された第１
導電型のベース層と、ベース層の上面内に形成された第
２導電型のエミッタ層とを有する半導体装置において、
ベース層及びエミッタ層を半導体層の表面に形成した表
面酸化膜により自己整合的に形成し、ベース層の表面の
表面酸化膜と接していない部分にコンタクト孔を設ける
とともにコンタクト孔以外のベース層の表面内部の略全
面にエミッタ層を自己整合的に形成したことを特徴とす
る。
【０００８】請求項２の発明は、請求項１の発明におけ
る半導体装置の製造方法であって、第１導電型の半導体
基板上にコレクタ層となる第２導電型の半導体層をエピ
タキシャル形成する工程と、この半導体層上に酸化膜を
形成する工程と、ベース領域となる部分に対応した開口
部を酸化膜に形成する工程と、開口部より半導体層に第
１導電型の不純物を注入してベース層を形成する工程
と、開口部の周縁を除く開口部内においてコンタクト孔
を形成する部分をパターニングによりマスクする工程
と、開口部よりコンタクト孔形成部を除いてベース層に
第２導電型の不純物を注入してエミッタ層を形成する工
程とを有することを特徴とする。
る半導体装置の製造方法であって、第１導電型の半導体
基板上にコレクタ層となる第２導電型の半導体層をエピ
タキシャル形成する工程と、この半導体層上に酸化膜を
形成する工程と、ベース領域となる部分に対応した開口
部を酸化膜に形成する工程と、開口部より半導体層に第
１導電型の不純物を注入してベース層を形成する工程
と、開口部の周縁を除く開口部内においてコンタクト孔
を形成する部分をパターニングによりマスクする工程
と、開口部よりコンタクト孔形成部を除いてベース層に
第２導電型の不純物を注入してエミッタ層を形成する工
程とを有することを特徴とする。
【０００９】
【作用】上記構成によれば、ベース層及びエミッタ層を
半導体層の表面に形成した表面酸化膜により自己整合的
に形成し、ベース層の表面の表面酸化膜と接していない
部分にコンタクト孔を設けるとともにコンタクト孔以外
のベース層の表面内部の略全面にエミッタ層を自己整合
的に形成したので、ベース層に対してエミッタ層を大き
くすることができるとともにベース抵抗を低減すること
ができ、またエミッタ層を形成するためのパターンの合
わせ誤差にエミッタ層の面積が左右されることがないも
のである。その結果、半導体装置の微細化及び高周波特
性の改善を図ることができる。
半導体層の表面に形成した表面酸化膜により自己整合的
に形成し、ベース層の表面の表面酸化膜と接していない
部分にコンタクト孔を設けるとともにコンタクト孔以外
のベース層の表面内部の略全面にエミッタ層を自己整合
的に形成したので、ベース層に対してエミッタ層を大き
くすることができるとともにベース抵抗を低減すること
ができ、またエミッタ層を形成するためのパターンの合
わせ誤差にエミッタ層の面積が左右されることがないも
のである。その結果、半導体装置の微細化及び高周波特
性の改善を図ることができる。
【００１０】また、請求項２の発明によれば、ベース層
及びエミッタ層を容易に自己整合的に形成することがで
きる。
及びエミッタ層を容易に自己整合的に形成することがで
きる。
【００１１】
【実施例】以下、図１乃至図８を参照して本発明の一実
施例を詳細に説明する。図１は本実施例におけるＮＰＮ
トランジスタの構造を示す側面断面図である。図１に示
すように、本実施例の基本構造は図９あるいは図１０に
示した従来例の構造とほぼ共通である。すなわち、ｐ型
の半導体基板１の上部に高濃度のｎ型埋め込み層２及び
埋め込み層２を挟むように予備分離拡散層４が形成さ
れ、さらにその上にコレクタとなるｎ型のエピタキシャ
ル層３が形成されている。また、エピタキシャル層３の
内部には、エピタキシャル層３の上面から予備分離拡散
層４に達する上方向からのｐ+ 分離層５と、エピタキシ
ャル層３の上面から埋め込み層２に達する上方向からの
ｎ+ コレクタ層６が形成されるとともに、ｎ+ コレクタ
層６とｐ + 分離層５とに挟まれるようにエピタキシャル
層３の表面内部にｐ型ベース層７が形成されている。こ
のｐ型ベース層７内にｎ型エミッタ層８が形成され、上
記のｎ+ コレクタ層６、ｐ型ベース層７及びｎ型エミッ
タ層８のコンタクト孔１３を除くエピタキシャル層３の
表面にはＬＯＣＯＳ酸化膜９が形成されている。そし
て、ｎ型エミッタ層８の上面には多結晶シリコン層１０
が形成され、その上に全体に層間絶縁膜１１が形成され
るとともにコンタクト孔１３内にはアルミによってコレ
クタ電極１２ａ、ベース電極１２ｂ、エミッタ電極１２
ｃがそれぞれ形成されている。
施例を詳細に説明する。図１は本実施例におけるＮＰＮ
トランジスタの構造を示す側面断面図である。図１に示
すように、本実施例の基本構造は図９あるいは図１０に
示した従来例の構造とほぼ共通である。すなわち、ｐ型
の半導体基板１の上部に高濃度のｎ型埋め込み層２及び
埋め込み層２を挟むように予備分離拡散層４が形成さ
れ、さらにその上にコレクタとなるｎ型のエピタキシャ
ル層３が形成されている。また、エピタキシャル層３の
内部には、エピタキシャル層３の上面から予備分離拡散
層４に達する上方向からのｐ+ 分離層５と、エピタキシ
ャル層３の上面から埋め込み層２に達する上方向からの
ｎ+ コレクタ層６が形成されるとともに、ｎ+ コレクタ
層６とｐ + 分離層５とに挟まれるようにエピタキシャル
層３の表面内部にｐ型ベース層７が形成されている。こ
のｐ型ベース層７内にｎ型エミッタ層８が形成され、上
記のｎ+ コレクタ層６、ｐ型ベース層７及びｎ型エミッ
タ層８のコンタクト孔１３を除くエピタキシャル層３の
表面にはＬＯＣＯＳ酸化膜９が形成されている。そし
て、ｎ型エミッタ層８の上面には多結晶シリコン層１０
が形成され、その上に全体に層間絶縁膜１１が形成され
るとともにコンタクト孔１３内にはアルミによってコレ
クタ電極１２ａ、ベース電極１２ｂ、エミッタ電極１２
ｃがそれぞれ形成されている。
【００１２】次に、本実施例におけるＮＰＮトランジス
タの製造方法について図２乃至図８を参照して説明す
る。まず、図２に示すようにｐ型の半導体基板１上に高
濃度のｎ型埋め込み層２及び予備分離拡散層４を形成
し、さらにその上からコレクタとなるｎ型エピタキシャ
ル層３を形成する。そして、図３に示すように予備分離
拡散層４上部のエピタキシャル層３にパターニング技術
を用いてｐ型不純物を拡散させ、上方向からのｐ+ 分離
層５を形成する。なお、上記パターニング技術としては
例えばフォトリソグラフィを用い、エピタキシャル層３
の表面にフォトレジスト１４を形成して所定のパターニ
ングを行なうようにすればよい。但し、パターニングに
ついてはフォトリソグラフィに限定するものではなく、
他のパターニング技術を用いてもよいことは言うまでも
ない。
タの製造方法について図２乃至図８を参照して説明す
る。まず、図２に示すようにｐ型の半導体基板１上に高
濃度のｎ型埋め込み層２及び予備分離拡散層４を形成
し、さらにその上からコレクタとなるｎ型エピタキシャ
ル層３を形成する。そして、図３に示すように予備分離
拡散層４上部のエピタキシャル層３にパターニング技術
を用いてｐ型不純物を拡散させ、上方向からのｐ+ 分離
層５を形成する。なお、上記パターニング技術としては
例えばフォトリソグラフィを用い、エピタキシャル層３
の表面にフォトレジスト１４を形成して所定のパターニ
ングを行なうようにすればよい。但し、パターニングに
ついてはフォトリソグラフィに限定するものではなく、
他のパターニング技術を用いてもよいことは言うまでも
ない。
【００１３】次に図４に示すように、エピタキシャル層
３内の上方向からのｐ+ 分離層５に囲まれた領域内に、
同じくフォトリソグラフィのようなパターニング技術を
用いて選択的にｎ型不純物を拡散させ、上方向からのｎ
+ コレクタ層６を形成する。そして、フォトレジスト１
４を除去した後、図５に示すようにエピタキシャル層
３、ｐ+ 分離層５及びｎ+ コレクタ層６の表面に窒化シ
リコン（ＳｉＮ）膜等を用いてＬＯＣＯＳ酸化膜９を形
成する。このＬＯＣＯＳ酸化膜９とパターニング技術と
を用いてエピタキシャル層３の表面内部にｐ型不純物を
拡散し、図６に示すように島状にベース層７を形成す
る。このとき、ベース層７が形成される領域（ベース領
域）はＬＯＣＯＳ酸化膜９により自己整合的に決定され
る。
３内の上方向からのｐ+ 分離層５に囲まれた領域内に、
同じくフォトリソグラフィのようなパターニング技術を
用いて選択的にｎ型不純物を拡散させ、上方向からのｎ
+ コレクタ層６を形成する。そして、フォトレジスト１
４を除去した後、図５に示すようにエピタキシャル層
３、ｐ+ 分離層５及びｎ+ コレクタ層６の表面に窒化シ
リコン（ＳｉＮ）膜等を用いてＬＯＣＯＳ酸化膜９を形
成する。このＬＯＣＯＳ酸化膜９とパターニング技術と
を用いてエピタキシャル層３の表面内部にｐ型不純物を
拡散し、図６に示すように島状にベース層７を形成す
る。このとき、ベース層７が形成される領域（ベース領
域）はＬＯＣＯＳ酸化膜９により自己整合的に決定され
る。
【００１４】そして、ＬＯＣＯＳ酸化膜９の膜厚の薄い
部分のうち、ベース層７が形成されたベース領域を除く
部分とベース層７の表面のコンタクト孔１３を設ける中
央部とをパターニング技術を用いてマスクし、マスクし
ていないＬＯＣＯＳ酸化膜９の膜厚の薄い部分をエッチ
ングして開口する。その後、図７に示すように、エッチ
ングされて形成された開口部を含めてＬＯＣＯＳ酸化膜
９の上面全体にｎ型の多結晶シリコン１０を堆積させ、
上記開口部よりベース層７の表面内部にｎ型不純物を拡
散し、ベース層７の表面内部の中央部を除く略全体すな
わち中央部の周囲に島状のエミッタ層８を形成する。こ
のとき、エミッタ層８が形成される領域（エミッタ領
域）の最外周はＬＯＣＯＳ酸化膜９のみにより自己整合
的に決定されるため、パターニングの合わせ誤差により
エミッタ層８の面積が左右されることがないという利点
がある。
部分のうち、ベース層７が形成されたベース領域を除く
部分とベース層７の表面のコンタクト孔１３を設ける中
央部とをパターニング技術を用いてマスクし、マスクし
ていないＬＯＣＯＳ酸化膜９の膜厚の薄い部分をエッチ
ングして開口する。その後、図７に示すように、エッチ
ングされて形成された開口部を含めてＬＯＣＯＳ酸化膜
９の上面全体にｎ型の多結晶シリコン１０を堆積させ、
上記開口部よりベース層７の表面内部にｎ型不純物を拡
散し、ベース層７の表面内部の中央部を除く略全体すな
わち中央部の周囲に島状のエミッタ層８を形成する。こ
のとき、エミッタ層８が形成される領域（エミッタ領
域）の最外周はＬＯＣＯＳ酸化膜９のみにより自己整合
的に決定されるため、パターニングの合わせ誤差により
エミッタ層８の面積が左右されることがないという利点
がある。
【００１５】それから、図８に示すように、エミッタ層
８の上面のエミッタ電極１２ｃとのコンタクトに必要な
部分を除いて多結晶シリコン１０を除去し、その後、図
１に示すように層間絶縁膜１１を堆積し、コンタクト孔
を開口してアルミの電極層を形成してコレクタ電極１２
ａ，ベース電極１２ｂ及びエミッタ電極１２ｃを設け
る。
８の上面のエミッタ電極１２ｃとのコンタクトに必要な
部分を除いて多結晶シリコン１０を除去し、その後、図
１に示すように層間絶縁膜１１を堆積し、コンタクト孔
を開口してアルミの電極層を形成してコレクタ電極１２
ａ，ベース電極１２ｂ及びエミッタ電極１２ｃを設け
る。
【００１６】上述の構成によれば、ＮＰＮトランジスタ
のベース層７及びエミッタ層８をＬＯＣＯＳ酸化膜９を
用いて自己整合的に形成し、エミッタ層８をベース層７
の表面のコンタクト孔１３が設けられる中央部を囲んで
略全面の表面内部に選択的に形成し、しかも、コンタク
ト孔１３をＬＯＣＯＳ酸化膜９の周縁部を除いたベース
層７の表面内側に形成しているから、従来例に比較し
て、ベース層７に対するエミッタ層８の面積を大きくす
ることができるとともにベース抵抗も低減することがで
き、また、エミッタ層８を形成する際のパターンの合わ
せ誤差にエミッタ面積が左右されることもなくなる。そ
の結果、ベース抵抗を増大させることなく半導体装置の
微細化及び高周波特性の改善を図ることができる。
のベース層７及びエミッタ層８をＬＯＣＯＳ酸化膜９を
用いて自己整合的に形成し、エミッタ層８をベース層７
の表面のコンタクト孔１３が設けられる中央部を囲んで
略全面の表面内部に選択的に形成し、しかも、コンタク
ト孔１３をＬＯＣＯＳ酸化膜９の周縁部を除いたベース
層７の表面内側に形成しているから、従来例に比較し
て、ベース層７に対するエミッタ層８の面積を大きくす
ることができるとともにベース抵抗も低減することがで
き、また、エミッタ層８を形成する際のパターンの合わ
せ誤差にエミッタ面積が左右されることもなくなる。そ
の結果、ベース抵抗を増大させることなく半導体装置の
微細化及び高周波特性の改善を図ることができる。
【００１７】
【発明の効果】請求項１の発明は、第１導電型の半導体
基板と、この半導体基板上に形成されコレクタ層となる
第２導電型の半導体層と、この半導体層の上面内に形成
された第１導電型のベース層と、ベース層の上面内に形
成された第２導電型のエミッタ層とを有する半導体装置
において、ベース層及びエミッタ層を半導体層の表面に
形成した表面酸化膜により自己整合的に形成し、ベース
層の表面の表面酸化膜と接していない部分にコンタクト
孔を設けるとともにコンタクト孔以外のベース層の表面
内部の略全面にエミッタ層を自己整合的に形成したの
で、ベース層に対してエミッタ層を大きくすることがで
きるとともにベース抵抗を低減することができ、またエ
ミッタ層を形成するためのパターンの合わせ誤差にエミ
ッタ層の面積が左右されることがなく、その結果、半導
体装置の微細化及び高周波特性の改善を図ることができ
るという効果がある。
基板と、この半導体基板上に形成されコレクタ層となる
第２導電型の半導体層と、この半導体層の上面内に形成
された第１導電型のベース層と、ベース層の上面内に形
成された第２導電型のエミッタ層とを有する半導体装置
において、ベース層及びエミッタ層を半導体層の表面に
形成した表面酸化膜により自己整合的に形成し、ベース
層の表面の表面酸化膜と接していない部分にコンタクト
孔を設けるとともにコンタクト孔以外のベース層の表面
内部の略全面にエミッタ層を自己整合的に形成したの
で、ベース層に対してエミッタ層を大きくすることがで
きるとともにベース抵抗を低減することができ、またエ
ミッタ層を形成するためのパターンの合わせ誤差にエミ
ッタ層の面積が左右されることがなく、その結果、半導
体装置の微細化及び高周波特性の改善を図ることができ
るという効果がある。
【００１８】請求項２の発明は、第１導電型の半導体基
板上にコレクタ層となる第２導電型の半導体層をエピタ
キシャル形成する工程と、この半導体層上に酸化膜を形
成する工程と、ベース領域となる部分に対応した開口部
を酸化膜に形成する工程と、開口部より半導体層に第１
導電型の不純物を注入してベース層を形成する工程と、
開口部の周縁を除く開口部内においてコンタクト孔を形
成する部分をパターニングによりマスクする工程と、開
口部よりコンタクト孔形成部を除いてベース層に第２導
電型の不純物を注入してエミッタ層を形成する工程とを
有するので、ベース層及びエミッタ層を容易に自己整合
的に形成して半導体装置を製造することができるという
効果がある。
板上にコレクタ層となる第２導電型の半導体層をエピタ
キシャル形成する工程と、この半導体層上に酸化膜を形
成する工程と、ベース領域となる部分に対応した開口部
を酸化膜に形成する工程と、開口部より半導体層に第１
導電型の不純物を注入してベース層を形成する工程と、
開口部の周縁を除く開口部内においてコンタクト孔を形
成する部分をパターニングによりマスクする工程と、開
口部よりコンタクト孔形成部を除いてベース層に第２導
電型の不純物を注入してエミッタ層を形成する工程とを
有するので、ベース層及びエミッタ層を容易に自己整合
的に形成して半導体装置を製造することができるという
効果がある。
【図１】実施例を示す側面断面図である。
【図２】同上の製造工程を説明する図である。
【図３】同上の製造工程を説明する図である。
【図４】同上の製造工程を説明する図である。
【図５】同上の製造工程を説明する図である。
【図６】同上の製造工程を説明する図である。
【図７】同上の製造工程を説明する図である。
【図８】同上の製造工程を説明する図である。
【図９】従来例を示す側面断面図である。
【図１０】他の従来例を示す側面断面図である。
３ エピタキシャル層 ６ ｎ+ コレクタ層 ７ ベース層 ８ エミッタ層 ９ ＬＯＣＯＳ酸化膜 １３ コンタクト孔
Claims (2)
- 【請求項１】 第１導電型の半導体基板と、この半導体
基板上に形成されコレクタ層となる第２導電型の半導体
層と、この半導体層の上面内に形成された第１導電型の
ベース層と、ベース層の上面内に形成された第２導電型
のエミッタ層とを有する半導体装置において、ベース層
及びエミッタ層を半導体層の表面に形成した表面酸化膜
により自己整合的に形成し、ベース層の表面の表面酸化
膜と接していない部分にコンタクト孔を設けるとともに
コンタクト孔以外のベース層の表面内部の略全面にエミ
ッタ層を自己整合的に形成したことを特徴とする半導体
装置。 - 【請求項２】 第１導電型の半導体基板上にコレクタ層
となる第２導電型の半導体層をエピタキシャル形成する
工程と、この半導体層上に酸化膜を形成する工程と、ベ
ース領域となる部分に対応した開口部を酸化膜に形成す
る工程と、開口部より半導体層に第１導電型の不純物を
注入してベース層を形成する工程と、開口部の周縁を除
く開口部内においてコンタクト孔を形成する部分をパタ
ーニングによりマスクする工程と、開口部よりコンタク
ト孔形成部を除いてベース層に第２導電型の不純物を注
入してエミッタ層を形成する工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31194094A JPH08167613A (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31194094A JPH08167613A (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167613A true JPH08167613A (ja) | 1996-06-25 |
Family
ID=18023268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31194094A Withdrawn JPH08167613A (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167613A (ja) |
-
1994
- 1994-12-15 JP JP31194094A patent/JPH08167613A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH08167613A (ja) | 半導体装置及びその製造方法 | |
| JPH10149962A (ja) | 半導体基板およびその製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP2002198513A (ja) | 半導体装置およびその製造方法 | |
| JPH1174366A (ja) | 半導体装置およびその製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPS61269377A (ja) | 半導体装置 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPH0287527A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06140418A (ja) | 半導体装置の製造方法 | |
| JPH0621075A (ja) | 半導体装置の製造方法 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) | |
| JPH09237793A (ja) | 高周波半導体装置とその製造方法 | |
| JPH04245472A (ja) | 半導体装置 | |
| JPH05145024A (ja) | バイポーラトランジスタとそのバイポーラトランジスタを搭載したＢｉ−ＣＭＯＳデバイスの製造方法 | |
| JPH0294633A (ja) | バイポーラトランジスタの製造方法 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS61127168A (ja) | 半導体装置とその製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS63305556A (ja) | 半導体集積回路およびその製造方法 | |
| JPH02284429A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |