JPH0816417A - マルチプロセッサ装置 - Google Patents
マルチプロセッサ装置Info
- Publication number
- JPH0816417A JPH0816417A JP17344394A JP17344394A JPH0816417A JP H0816417 A JPH0816417 A JP H0816417A JP 17344394 A JP17344394 A JP 17344394A JP 17344394 A JP17344394 A JP 17344394A JP H0816417 A JPH0816417 A JP H0816417A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- exclusive
- access
- request flag
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 処理速度が大きく異なる２つのＣＰＵの内、
高速度のＣＰＵが共有メモリの排他アクセス権を獲得す
る際の無駄な待ち時間をなくすこと。 【構成】 各ＣＰＵ１，２は、共有メモリ３への排他ア
クセス要求を行う際、排他要求フラグ保持部６，７にそ
れぞれの排他要求フラグＦ1 ，Ｆ2 を設定し、アクセス
調停ワード保持部５に他方のＣＰＵの排他識別子を設定
する。その際、低速度のＣＰＵ１は、保持部５の上位バ
イト５ａ，下位バイト５ｂ共に設定するが、高速度のＣ
ＰＵ２は、下位バイト５ｂのみ設定する。そして、アク
セス調停ワード保持部５には、後で設定した方の識別子
が残る。ＣＰＵ２の排他アクセス権獲得の判定は、次の
〜で行う。すなわち、ＣＰＵ１の排他要求フラグ
Ｆ1 が未設定であること。でなければ、下位バイト
５ｂにＣＰＵ２の排他識別子が設定されていること。
でもなければ、上位バイト５ａにどちらの識別子も設
定されていないこと。
高速度のＣＰＵが共有メモリの排他アクセス権を獲得す
る際の無駄な待ち時間をなくすこと。 【構成】 各ＣＰＵ１，２は、共有メモリ３への排他ア
クセス要求を行う際、排他要求フラグ保持部６，７にそ
れぞれの排他要求フラグＦ1 ，Ｆ2 を設定し、アクセス
調停ワード保持部５に他方のＣＰＵの排他識別子を設定
する。その際、低速度のＣＰＵ１は、保持部５の上位バ
イト５ａ，下位バイト５ｂ共に設定するが、高速度のＣ
ＰＵ２は、下位バイト５ｂのみ設定する。そして、アク
セス調停ワード保持部５には、後で設定した方の識別子
が残る。ＣＰＵ２の排他アクセス権獲得の判定は、次の
〜で行う。すなわち、ＣＰＵ１の排他要求フラグ
Ｆ1 が未設定であること。でなければ、下位バイト
５ｂにＣＰＵ２の排他識別子が設定されていること。
でもなければ、上位バイト５ａにどちらの識別子も設
定されていないこと。
Description
【０００１】
【産業上の利用分野】本発明は、処理速度差が大きい２
つのＣＰＵ（中央演算処理装置）と、該両ＣＰＵからア
クセス可能な共有メモリとを具え、それら２つのＣＰＵ
の共有メモリへのアクセス要求が競合した場合に、両Ｃ
ＰＵ間のアクセス調停を行うマルチプロセッサ装置に関
するものである。
つのＣＰＵ（中央演算処理装置）と、該両ＣＰＵからア
クセス可能な共有メモリとを具え、それら２つのＣＰＵ
の共有メモリへのアクセス要求が競合した場合に、両Ｃ
ＰＵ間のアクセス調停を行うマルチプロセッサ装置に関
するものである。
【０００２】
【従来の技術】画像処理等の大容量データを取り扱う分
野では、複数のＣＰＵを共通バスで接続し、それらのＣ
ＰＵが共通にアクセスできる共有メモリを具えた密結合
タイプのマルチプロセッサ装置が広く使用されている。
図５は、従来のマルチプロセッサ装置の概要を示すブロ
ック図である。図５において、１，２はＣＰＵ、３は共
有メモリ、４は共有メモリ制御部、５はアクセス調停ワ
ード保持部、６，７は排他要求フラグ保持部、８は共有
資源、９は共通カウンタ、１０は共通バスである。
野では、複数のＣＰＵを共通バスで接続し、それらのＣ
ＰＵが共通にアクセスできる共有メモリを具えた密結合
タイプのマルチプロセッサ装置が広く使用されている。
図５は、従来のマルチプロセッサ装置の概要を示すブロ
ック図である。図５において、１，２はＣＰＵ、３は共
有メモリ、４は共有メモリ制御部、５はアクセス調停ワ
ード保持部、６，７は排他要求フラグ保持部、８は共有
資源、９は共通カウンタ、１０は共通バスである。
【０００３】ＣＰＵ１，２は、共通バス１０を介して互
いに接続されており、共有メモリ３上の共有資源８に対
して共通にアクセスする。共有メモリ制御部４は、ＣＰ
Ｕ１，２からのアクセス要求に応じて、共有メモリ３に
対するデータの読出・書込を制御する。このタイプの装
置においては、共有資源８の内、複数のプロセスが同時
にアクセスしてはならない部分を使って行う処理（以下
「クリティカル処理」という）を行うことがある。その
ようなクリティカル処理を行う場合、一方のＣＰＵがア
クセスする時、他方のＣＰＵからのアクセスを排除する
ための排他制御が必要である。
いに接続されており、共有メモリ３上の共有資源８に対
して共通にアクセスする。共有メモリ制御部４は、ＣＰ
Ｕ１，２からのアクセス要求に応じて、共有メモリ３に
対するデータの読出・書込を制御する。このタイプの装
置においては、共有資源８の内、複数のプロセスが同時
にアクセスしてはならない部分を使って行う処理（以下
「クリティカル処理」という）を行うことがある。その
ようなクリティカル処理を行う場合、一方のＣＰＵがア
クセスする時、他方のＣＰＵからのアクセスを排除する
ための排他制御が必要である。
【０００４】ここでまず、共通カウンタ９のインクリメ
ント動作を例にして、クリティカル処理について説明す
る。図８は、クリティカル処理を説明するための図であ
る。共有メモリ３上の共通カウンタ９をインクリメント
させる場合、通常は、次のような手順で処理が行われ
る。 （１）共通カウンタ９の値をレジスタにロードする(Loa
d Acc,Counter)。 （２）レジスタの値に“１”を加える(Add Acc,#1)。 （３）レジスタに保持されているインクリメント後の値
を、共通カウンタ９にリストアする(Store Acc,Counte
r) 。
ント動作を例にして、クリティカル処理について説明す
る。図８は、クリティカル処理を説明するための図であ
る。共有メモリ３上の共通カウンタ９をインクリメント
させる場合、通常は、次のような手順で処理が行われ
る。 （１）共通カウンタ９の値をレジスタにロードする(Loa
d Acc,Counter)。 （２）レジスタの値に“１”を加える(Add Acc,#1)。 （３）レジスタに保持されているインクリメント後の値
を、共通カウンタ９にリストアする(Store Acc,Counte
r) 。
【０００５】そのような（１）〜（３）の手順を２つの
プロセスＡ，Ｂが同時に実行した場合、本来なら、シス
テムとして２回のインクリメント動作を行って、“２”
インクリメントされた値“Ｎ＋２”となるはずのもの
が、“Ｎ＋１”が共通カウンタ９に２回書き込まれ、そ
の結果は“Ｎ＋１”となり、誤った値になってしまう。
そこで、排他制御を行って、一方が“１”インクリメン
トした後、他方が更に“１”インクリメントするように
する必要が生じる。
プロセスＡ，Ｂが同時に実行した場合、本来なら、シス
テムとして２回のインクリメント動作を行って、“２”
インクリメントされた値“Ｎ＋２”となるはずのもの
が、“Ｎ＋１”が共通カウンタ９に２回書き込まれ、そ
の結果は“Ｎ＋１”となり、誤った値になってしまう。
そこで、排他制御を行って、一方が“１”インクリメン
トした後、他方が更に“１”インクリメントするように
する必要が生じる。
【０００６】従来、このようなクリティカル処理を行う
場合は、専用のハードウェア機構の助けを借りて排他制
御を実現するか、各プロセスがある一定の処理手順を踏
むことにより排他制御を実現するかしている。スピンロ
ック方式は、後者の方式の内で広く用いられている手法
である。それは、各ＣＰＵ１，２が、アクセス調停ワー
ド保持部５，排他要求フラグ保持部６，７を使って、所
定の条件が揃うまでループ処理を行って同期をとる点に
特徴がある。以下、その手順を説明する。
場合は、専用のハードウェア機構の助けを借りて排他制
御を実現するか、各プロセスがある一定の処理手順を踏
むことにより排他制御を実現するかしている。スピンロ
ック方式は、後者の方式の内で広く用いられている手法
である。それは、各ＣＰＵ１，２が、アクセス調停ワー
ド保持部５，排他要求フラグ保持部６，７を使って、所
定の条件が揃うまでループ処理を行って同期をとる点に
特徴がある。以下、その手順を説明する。
【０００７】図６は、従来のマルチプロセッサ装置の処
理手順を示すフローチャートである。図６（イ）は、Ｃ
ＰＵ１が実行するプロセスＡの処理を示し、図６（ロ）
は、ＣＰＵ２が実行するプロセスＢの処理を示す。 ステップＡ１…共有メモリ３上に用意された排他要求フ
ラグ保持部６の排他要求フラグＦ1 をＯＮに設定する。 ステップＡ２…共有メモリ３上に用意されたアクセス調
停ワード保持部５のアクセス調停ワードに、どちらのＣ
ＰＵに先にアクセス権を与えるかを決定するため、排他
識別子として、他方のＣＰＵ２の番号“０２Ｈ”
（“Ｈ”は、１６進表示であることを意味する、以下同
じ）を設定する。
理手順を示すフローチャートである。図６（イ）は、Ｃ
ＰＵ１が実行するプロセスＡの処理を示し、図６（ロ）
は、ＣＰＵ２が実行するプロセスＢの処理を示す。 ステップＡ１…共有メモリ３上に用意された排他要求フ
ラグ保持部６の排他要求フラグＦ1 をＯＮに設定する。 ステップＡ２…共有メモリ３上に用意されたアクセス調
停ワード保持部５のアクセス調停ワードに、どちらのＣ
ＰＵに先にアクセス権を与えるかを決定するため、排他
識別子として、他方のＣＰＵ２の番号“０２Ｈ”
（“Ｈ”は、１６進表示であることを意味する、以下同
じ）を設定する。
【０００８】今、プロセスＡが、排他識別子として、他
方のＣＰＵ２の番号“０２Ｈ”を設定し、プロセスＢも
同様に排他識別子として、他方のＣＰＵ１の番号“０１
Ｈ”を設定したとすると、プロセスＡの方が先着ならば
プロセスＢが書き込んだ“０１Ｈ”が保持される。ま
た、プロセスＢの方が先着ならばプロセスＡが書き込ん
だ“０２Ｈ”が保持される。その結果、アクセス調停ワ
ード保持部５には、アクセス権を確保しているＣＰＵの
識別子が保持されることになる。
方のＣＰＵ２の番号“０２Ｈ”を設定し、プロセスＢも
同様に排他識別子として、他方のＣＰＵ１の番号“０１
Ｈ”を設定したとすると、プロセスＡの方が先着ならば
プロセスＢが書き込んだ“０１Ｈ”が保持される。ま
た、プロセスＢの方が先着ならばプロセスＡが書き込ん
だ“０２Ｈ”が保持される。その結果、アクセス調停ワ
ード保持部５には、アクセス権を確保しているＣＰＵの
識別子が保持されることになる。
【０００９】ステップＡ３…ＣＰＵ２のために用意され
ている排他要求フラグ保持部７の排他要求フラグＦ2 が
ＯＮになっているか否かを調べることにより、プロセス
Ｂが既に排他要求のためのステップＢ１を実行したか否
かを判別する。 ステップＡ４…排他要求フラグＦ2 がＯＮになっている
とき、プロセスＢが既に排他アクセス権を獲得済である
か、または排他アクセス権を要求中であるということに
なる。そこで、アクセス調停ワード保持部５に設定され
た排他識別子が、自分の番号“０１Ｈ”になっているか
否かを判別する。その結果、“０１Ｈ”になっていれ
ば、自分がアクセス権を獲得したと判断する。 ステップＡ５…クリティカル処理を実行する。 ステップＡ６…排他要求フラグ保持部６の排他要求フラ
グＦ1 をＯＦＦにする。
ている排他要求フラグ保持部７の排他要求フラグＦ2 が
ＯＮになっているか否かを調べることにより、プロセス
Ｂが既に排他要求のためのステップＢ１を実行したか否
かを判別する。 ステップＡ４…排他要求フラグＦ2 がＯＮになっている
とき、プロセスＢが既に排他アクセス権を獲得済である
か、または排他アクセス権を要求中であるということに
なる。そこで、アクセス調停ワード保持部５に設定され
た排他識別子が、自分の番号“０１Ｈ”になっているか
否かを判別する。その結果、“０１Ｈ”になっていれ
ば、自分がアクセス権を獲得したと判断する。 ステップＡ５…クリティカル処理を実行する。 ステップＡ６…排他要求フラグ保持部６の排他要求フラ
グＦ1 をＯＦＦにする。
【００１０】以上、ＣＰＵ１が実行するプロセスＡを中
心に説明したが、ＣＰＵ２が実行するプロセスＢもそれ
と同様に処理される。また、排他制御を行うに当たり、
排他要求フラグの他にアクセス調停ワードを用いている
が、その理由は、排他要求フラグだけ用いると、ＣＰＵ
１，２が同時に排他要求フラグを設定した時、互いに他
方にアクセス権があると判断して、ロックされてしまう
からである。従来のマルチプロセッサ装置においては、
そのようにして排他制御が実現されていた。
心に説明したが、ＣＰＵ２が実行するプロセスＢもそれ
と同様に処理される。また、排他制御を行うに当たり、
排他要求フラグの他にアクセス調停ワードを用いている
が、その理由は、排他要求フラグだけ用いると、ＣＰＵ
１，２が同時に排他要求フラグを設定した時、互いに他
方にアクセス権があると判断して、ロックされてしまう
からである。従来のマルチプロセッサ装置においては、
そのようにして排他制御が実現されていた。
【００１１】なお、このようなマルチプロセッサ装置に
関連する従来の文献としては、例えば、特開平４−３４
３１４３号公報，特開平５−１２０４１号公報，特開昭
６４−７６２６６号公報等がある。
関連する従来の文献としては、例えば、特開平４−３４
３１４３号公報，特開平５−１２０４１号公報，特開昭
６４−７６２６６号公報等がある。
【００１２】
（問題点）しかしながら、前記した従来の技術には、Ｃ
ＰＵ１とＣＰＵ２とで処理速度が大きく異なっている場
合に、処理速度の速いＣＰＵ側で無駄な時間が消費さ
れ、相対的な処理効率が低下するという問題点があっ
た。
ＰＵ１とＣＰＵ２とで処理速度が大きく異なっている場
合に、処理速度の速いＣＰＵ側で無駄な時間が消費さ
れ、相対的な処理効率が低下するという問題点があっ
た。
【００１３】（問題点の説明）図７は、従来のマルチプ
ロセッサ装置における各ＣＰＵの処理の時間的関係を示
す図である。なお、図７中のＡ１〜Ａ６及びＢ１〜Ｂ６
は、図６における各ステップに対応している。ＣＰＵ１
は、処理速度が遅いため、各ステップＡ１〜Ａ６間の時
間間隔（以下、「命令実行サイクル」という）が長くな
っている。一方、ＣＰＵ２は、処理速度がＣＰＵ１より
格段に速いため、命令実行サイクルが短くなっている。
ロセッサ装置における各ＣＰＵの処理の時間的関係を示
す図である。なお、図７中のＡ１〜Ａ６及びＢ１〜Ｂ６
は、図６における各ステップに対応している。ＣＰＵ１
は、処理速度が遅いため、各ステップＡ１〜Ａ６間の時
間間隔（以下、「命令実行サイクル」という）が長くな
っている。一方、ＣＰＵ２は、処理速度がＣＰＵ１より
格段に速いため、命令実行サイクルが短くなっている。
【００１４】ステップＡ１とＢ１は、ほぼ同時に実行さ
れており、ＣＰＵ２の次のステップＢ２，Ｂ３は、所定
の命令実行サイクルで実行されているが、ステップＢ４
では、ＣＰＵ１のステップＡ２が実行されるまで排他識
別子が“０２Ｈ”に変わらないため、次のステップＢ５
に移れない。そこで、ステップＡ２が実行されるまでの
間ＣＰＵ２はスピンロック状態となり、無駄に時間を消
費することになる。また、アクセス権確定後も、今度は
ＣＰＵ１がアクセス権待ちのスピンロック状態となり、
システム全体の処理効率が低下してしまう。本発明は、
そのような問題点を解決することを課題とするものであ
る。
れており、ＣＰＵ２の次のステップＢ２，Ｂ３は、所定
の命令実行サイクルで実行されているが、ステップＢ４
では、ＣＰＵ１のステップＡ２が実行されるまで排他識
別子が“０２Ｈ”に変わらないため、次のステップＢ５
に移れない。そこで、ステップＡ２が実行されるまでの
間ＣＰＵ２はスピンロック状態となり、無駄に時間を消
費することになる。また、アクセス権確定後も、今度は
ＣＰＵ１がアクセス権待ちのスピンロック状態となり、
システム全体の処理効率が低下してしまう。本発明は、
そのような問題点を解決することを課題とするものであ
る。
【００１５】
【課題を解決するための手段】前記課題を解決するた
め、本発明のマルチプロセッサ装置では、処理速度が異
なる２つのＣＰＵと、前記両ＣＰＵからアクセス可能な
共有メモリと、前記各ＣＰＵから前記共有メモリへの排
他アクセス要求があったことを示す排他要求フラグを、
各ＣＰＵに対応させて保持する排他要求フラグ保持手段
と、順次上書きしながら上位ビット側と下位ビット側の
それぞれに排他識別子を保持するアクセス調停ワード保
持手段と、前記２つのＣＰＵの内の低速度ＣＰＵが前記
共有メモリへの排他アクセス要求を行う際、前記排他要
求フラグ保持手段に該ＣＰＵの排他要求フラグを設定
し、前記アクセス調停ワード保持手段の上位ビット側と
下位ビット側とに前記２つのＣＰＵの内の高速度ＣＰＵ
の排他識別子を書き込んだ後、前記高速度ＣＰＵの排他
要求フラグが未設定であるか、前記アクセス調停ワード
保持手段の下位ビット側に前記低速度ＣＰＵの排他識別
子が保持されているかのいずれかの場合に、排他アクセ
ス権を獲得する低速度ＣＰＵ用アクセス権獲得手段と、
前記高速度ＣＰＵが前記共有メモリへの排他アクセス要
求を行う際、前記排他要求フラグ保持手段に該ＣＰＵの
排他要求フラグを設定し、前記アクセス調停ワード保持
手段の下位ビット側に前記低速度ＣＰＵの排他識別子を
書き込んだ後、前記低速度ＣＰＵの排他要求フラグが未
設定であるか、前記アクセス調停ワード保持手段の下位
ビット側に前記高速度ＣＰＵの排他識別子が保持されて
いるか、または、前記アクセス調停ワード保持手段の上
位ビット側にいずれの排他識別子も設定されていないか
のいずれかの場合に、排他アクセス権を獲得する高速度
ＣＰＵ用アクセス権獲得手段とを具えることとした。
め、本発明のマルチプロセッサ装置では、処理速度が異
なる２つのＣＰＵと、前記両ＣＰＵからアクセス可能な
共有メモリと、前記各ＣＰＵから前記共有メモリへの排
他アクセス要求があったことを示す排他要求フラグを、
各ＣＰＵに対応させて保持する排他要求フラグ保持手段
と、順次上書きしながら上位ビット側と下位ビット側の
それぞれに排他識別子を保持するアクセス調停ワード保
持手段と、前記２つのＣＰＵの内の低速度ＣＰＵが前記
共有メモリへの排他アクセス要求を行う際、前記排他要
求フラグ保持手段に該ＣＰＵの排他要求フラグを設定
し、前記アクセス調停ワード保持手段の上位ビット側と
下位ビット側とに前記２つのＣＰＵの内の高速度ＣＰＵ
の排他識別子を書き込んだ後、前記高速度ＣＰＵの排他
要求フラグが未設定であるか、前記アクセス調停ワード
保持手段の下位ビット側に前記低速度ＣＰＵの排他識別
子が保持されているかのいずれかの場合に、排他アクセ
ス権を獲得する低速度ＣＰＵ用アクセス権獲得手段と、
前記高速度ＣＰＵが前記共有メモリへの排他アクセス要
求を行う際、前記排他要求フラグ保持手段に該ＣＰＵの
排他要求フラグを設定し、前記アクセス調停ワード保持
手段の下位ビット側に前記低速度ＣＰＵの排他識別子を
書き込んだ後、前記低速度ＣＰＵの排他要求フラグが未
設定であるか、前記アクセス調停ワード保持手段の下位
ビット側に前記高速度ＣＰＵの排他識別子が保持されて
いるか、または、前記アクセス調停ワード保持手段の上
位ビット側にいずれの排他識別子も設定されていないか
のいずれかの場合に、排他アクセス権を獲得する高速度
ＣＰＵ用アクセス権獲得手段とを具えることとした。
【００１６】
【作 用】低速度ＣＰＵ用アクセス権獲得手段は、低
速度ＣＰＵが排他アクセス要求を行う際、排他要求フラ
グ保持手段に該ＣＰＵの排他要求フラグを設定し、アク
セス調停ワード保持手段の上位ビット側と下位ビット側
とにもう一方のＣＰＵである高速度ＣＰＵの排他識別子
を設定する。その後、高速度ＣＰＵの排他要求フラグと
アクセス調停ワード保持手段の下位ビット側を調べて、
高速度ＣＰＵの排他要求フラグが未設定であれば、排他
アクセス権を獲得する。また、高速度ＣＰＵの排他要求
フラグが設定済の場合は、前記アクセス調停ワード保持
手段の下位ビット側に低速度ＣＰＵの排他識別子が設定
されていれば、排他アクセス権を獲得する。
速度ＣＰＵが排他アクセス要求を行う際、排他要求フラ
グ保持手段に該ＣＰＵの排他要求フラグを設定し、アク
セス調停ワード保持手段の上位ビット側と下位ビット側
とにもう一方のＣＰＵである高速度ＣＰＵの排他識別子
を設定する。その後、高速度ＣＰＵの排他要求フラグと
アクセス調停ワード保持手段の下位ビット側を調べて、
高速度ＣＰＵの排他要求フラグが未設定であれば、排他
アクセス権を獲得する。また、高速度ＣＰＵの排他要求
フラグが設定済の場合は、前記アクセス調停ワード保持
手段の下位ビット側に低速度ＣＰＵの排他識別子が設定
されていれば、排他アクセス権を獲得する。
【００１７】一方、高速度ＣＰＵ用アクセス権獲得手段
は、高速度ＣＰＵが排他アクセス要求を行う際、前記排
他要求フラグ保持手段に該ＣＰＵの排他要求フラグを設
定し、アクセス調停ワード保持手段の下位ビット側にも
う一方のＣＰＵである低速度ＣＰＵの排他識別子を設定
する。その後、低速度ＣＰＵの排他要求フラグとアクセ
ス調停ワード保持手段の内容を調べて、低速度ＣＰＵの
排他要求フラグが未設定であれば、排他アクセス権を獲
得する。また、低速度ＣＰＵの排他要求フラグが設定済
の場合は、前記アクセス調停ワード保持手段の下位ビッ
ト側に高速度ＣＰＵの排他識別子が設定されていれば、
排他アクセス権を獲得する。さらに、低速度ＣＰＵの排
他要求フラグが設定済で、かつ、前記アクセス調停ワー
ド保持手段の下位ビット側に低速度ＣＰＵの排他識別子
が設定されているが、上位ビット側にはいずれの排他識
別子も設定されていなければ、排他アクセス権を獲得す
る。
は、高速度ＣＰＵが排他アクセス要求を行う際、前記排
他要求フラグ保持手段に該ＣＰＵの排他要求フラグを設
定し、アクセス調停ワード保持手段の下位ビット側にも
う一方のＣＰＵである低速度ＣＰＵの排他識別子を設定
する。その後、低速度ＣＰＵの排他要求フラグとアクセ
ス調停ワード保持手段の内容を調べて、低速度ＣＰＵの
排他要求フラグが未設定であれば、排他アクセス権を獲
得する。また、低速度ＣＰＵの排他要求フラグが設定済
の場合は、前記アクセス調停ワード保持手段の下位ビッ
ト側に高速度ＣＰＵの排他識別子が設定されていれば、
排他アクセス権を獲得する。さらに、低速度ＣＰＵの排
他要求フラグが設定済で、かつ、前記アクセス調停ワー
ド保持手段の下位ビット側に低速度ＣＰＵの排他識別子
が設定されているが、上位ビット側にはいずれの排他識
別子も設定されていなければ、排他アクセス権を獲得す
る。
【００１８】そのようにして、２つのＣＰＵの処理速度
が大きく異なっている場合で、２つのＣＰＵの共有メモ
リへの排他アクセス要求が競合する場合でも、高速度Ｃ
ＰＵは、低速度ＣＰＵが排他識別子の設定を行うのを待
つことなく、アクセス権を獲得する。そのため、高速度
ＣＰＵがスピンロック状態となって無駄な時間が消費さ
れることはなくなり、処理効率の低下を防止する。
が大きく異なっている場合で、２つのＣＰＵの共有メモ
リへの排他アクセス要求が競合する場合でも、高速度Ｃ
ＰＵは、低速度ＣＰＵが排他識別子の設定を行うのを待
つことなく、アクセス権を獲得する。そのため、高速度
ＣＰＵがスピンロック状態となって無駄な時間が消費さ
れることはなくなり、処理効率の低下を防止する。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の概要を示すブロック図で
ある。符号は、図５のもに対応し、アクセス調停ワード
保持部５中の５ａは上位バイト保持部、５ｂは下位バイ
ト保持部である。アクセス調停ワード保持部５は、一方
のＣＰＵがワード単位でアクセスし、他方のＣＰＵがバ
イト単位でアクセスするというように、異なるビット幅
（ワード／バイト，ダブルワード／ワード等）でのアク
セスが可能なようになっている。すなわち、ワード単位
でアクセスする際には、上位バイト保持部５ａと下位バ
イト保持部５ｂを同時にアクセスし、バイト単位でアク
セスする際には、下位バイト保持部５ｂのみをアクセス
する。その際、各ＣＰＵ１，２においては、処理速度の
遅いＣＰＵ１は、ワード単位でアクセスし、処理速度の
速いＣＰＵ２は、バイト単位でアクセスするというよう
に、アクセス調停ワード保持部５をアクセスする際のア
クセスのビット幅を変更するようにしている。
に説明する。図１は、本発明の概要を示すブロック図で
ある。符号は、図５のもに対応し、アクセス調停ワード
保持部５中の５ａは上位バイト保持部、５ｂは下位バイ
ト保持部である。アクセス調停ワード保持部５は、一方
のＣＰＵがワード単位でアクセスし、他方のＣＰＵがバ
イト単位でアクセスするというように、異なるビット幅
（ワード／バイト，ダブルワード／ワード等）でのアク
セスが可能なようになっている。すなわち、ワード単位
でアクセスする際には、上位バイト保持部５ａと下位バ
イト保持部５ｂを同時にアクセスし、バイト単位でアク
セスする際には、下位バイト保持部５ｂのみをアクセス
する。その際、各ＣＰＵ１，２においては、処理速度の
遅いＣＰＵ１は、ワード単位でアクセスし、処理速度の
速いＣＰＵ２は、バイト単位でアクセスするというよう
に、アクセス調停ワード保持部５をアクセスする際のア
クセスのビット幅を変更するようにしている。
【００２０】また、共有メモリ３へのワードアクセスと
バイトアクセスが競合した場合、共有メモリ制御部４
は、ワードアクセスの間にバイトアクセスが割り込むこ
とがなく、また、バイトアクセスの場合には他方のバイ
トに影響を与えないという性質を持っている。本発明
は、そのような性質を利用している。
バイトアクセスが競合した場合、共有メモリ制御部４
は、ワードアクセスの間にバイトアクセスが割り込むこ
とがなく、また、バイトアクセスの場合には他方のバイ
トに影響を与えないという性質を持っている。本発明
は、そのような性質を利用している。
【００２１】図２は、本発明の原理を説明するための図
である。図２（ａ）は、上位バイト保持部５ａ，下位バ
イト保持部５ｂに共に初期値“００Ｈ”を設定した状態
を示している。そして、図２（ｂ），（ｃ）は、ＣＰＵ
１がＣＰＵ２の排他識別子“０２Ｈ”を上位バイト保持
部５ａと下位バイト保持部５ｂに書き込んだ後、ＣＰＵ
２がＣＰＵ１の排他識別子“０１Ｈ”を下位バイト保持
部５ｂに書き込んだ状態を示している。また，図２
（ｄ），（ｅ）は、ＣＰＵ２がＣＰＵ１の排他識別子
“０１Ｈ”を下位バイト保持部５ｂに書き込んだ後、Ｃ
ＰＵ１がＣＰＵ２の排他識別子“０２Ｈ”を上位バイト
保持部５ａと下位バイト保持部５ｂに書き込んだ状態を
示している。
である。図２（ａ）は、上位バイト保持部５ａ，下位バ
イト保持部５ｂに共に初期値“００Ｈ”を設定した状態
を示している。そして、図２（ｂ），（ｃ）は、ＣＰＵ
１がＣＰＵ２の排他識別子“０２Ｈ”を上位バイト保持
部５ａと下位バイト保持部５ｂに書き込んだ後、ＣＰＵ
２がＣＰＵ１の排他識別子“０１Ｈ”を下位バイト保持
部５ｂに書き込んだ状態を示している。また，図２
（ｄ），（ｅ）は、ＣＰＵ２がＣＰＵ１の排他識別子
“０１Ｈ”を下位バイト保持部５ｂに書き込んだ後、Ｃ
ＰＵ１がＣＰＵ２の排他識別子“０２Ｈ”を上位バイト
保持部５ａと下位バイト保持部５ｂに書き込んだ状態を
示している。
【００２２】このように、ＣＰＵ１，ＣＰＵ２の順にア
クセス調停ワード保持部５への書き込みが行われた場合
は、アクセス調停ワード保持部５の最終状態は、図２
（ｃ）となり、下位バイト保持部５ｂには、先にアクセ
スを行ったＣＰＵ１の排他識別子“０１Ｈ”が保持され
る。また、ＣＰＵ２，ＣＰＵ１の順にアクセス調停ワー
ド保持部５への書き込みが行われた場合は、アクセス調
停ワード保持部５の最終状態は、図２（ｅ）となり、上
位バイト保持部５ａ，下位バイト保持部５ｂ共に、先に
アクセスを行ったＣＰＵ２の排他識別子“０２Ｈ”が保
持される。そのため、最終状態になれば、下位バイト保
持部５ｂに何が保持されているかで、アクセス権の確定
が可能になる。
クセス調停ワード保持部５への書き込みが行われた場合
は、アクセス調停ワード保持部５の最終状態は、図２
（ｃ）となり、下位バイト保持部５ｂには、先にアクセ
スを行ったＣＰＵ１の排他識別子“０１Ｈ”が保持され
る。また、ＣＰＵ２，ＣＰＵ１の順にアクセス調停ワー
ド保持部５への書き込みが行われた場合は、アクセス調
停ワード保持部５の最終状態は、図２（ｅ）となり、上
位バイト保持部５ａ，下位バイト保持部５ｂ共に、先に
アクセスを行ったＣＰＵ２の排他識別子“０２Ｈ”が保
持される。そのため、最終状態になれば、下位バイト保
持部５ｂに何が保持されているかで、アクセス権の確定
が可能になる。
【００２３】しかし、最終状態になるのを待っていて
は、従来のものと同様に、高速度ＣＰＵが無駄な時間を
消費することになってしまう。そこで、過渡状態に注目
すると、図２（ｄ）の状態では、上位バイト保持部５ａ
の内容を調べることにより、図２（ｅ）への移行途中で
あることが分かる。そのことを利用すると、最終状態の
図２（ｅ）になるのを待たなくても、ＣＰＵ２がＣＰＵ
１より先にアクセスしたことが分かり、ＣＰＵ１がアク
セス調停ワード保持部５への書込処理を実行する前にア
クセス権の確定が可能になる。なお、もう一方の過渡状
態である図２（ｂ）の状態では、図２（ｃ）への移行途
中なのか、最終状態の図２（ｅ）なのか分からないが、
ＣＰＵ１はＣＰＵ２より処理速度が遅いので、最終状態
の図２（ｃ）の状態になるのを待っていても、無駄な時
間を消費することにはならない。
は、従来のものと同様に、高速度ＣＰＵが無駄な時間を
消費することになってしまう。そこで、過渡状態に注目
すると、図２（ｄ）の状態では、上位バイト保持部５ａ
の内容を調べることにより、図２（ｅ）への移行途中で
あることが分かる。そのことを利用すると、最終状態の
図２（ｅ）になるのを待たなくても、ＣＰＵ２がＣＰＵ
１より先にアクセスしたことが分かり、ＣＰＵ１がアク
セス調停ワード保持部５への書込処理を実行する前にア
クセス権の確定が可能になる。なお、もう一方の過渡状
態である図２（ｂ）の状態では、図２（ｃ）への移行途
中なのか、最終状態の図２（ｅ）なのか分からないが、
ＣＰＵ１はＣＰＵ２より処理速度が遅いので、最終状態
の図２（ｃ）の状態になるのを待っていても、無駄な時
間を消費することにはならない。
【００２４】図３は、本発明の処理手順を示すフローチ
ャートである。図３（イ）は、低速度のＣＰＵ１が実行
するプロセスＡの処理を示し、図３（ロ）は、高速度の
ＣＰＵ２が実行するプロセスＢの処理を示している。 ステップＡ１…共有メモリ３上に用意された排他要求フ
ラグ保持部６の排他要求フラグＦ1 をＯＮに設定する。 ステップＡ２…アクセス調停ワード保持部５の上位バイ
ト保持部５ａと下位バイト保持部５ｂの両方に、排他識
別子として、もう一方のＣＰＵであるＣＰＵ２の番号
“０２Ｈ”を設定する。
ャートである。図３（イ）は、低速度のＣＰＵ１が実行
するプロセスＡの処理を示し、図３（ロ）は、高速度の
ＣＰＵ２が実行するプロセスＢの処理を示している。 ステップＡ１…共有メモリ３上に用意された排他要求フ
ラグ保持部６の排他要求フラグＦ1 をＯＮに設定する。 ステップＡ２…アクセス調停ワード保持部５の上位バイ
ト保持部５ａと下位バイト保持部５ｂの両方に、排他識
別子として、もう一方のＣＰＵであるＣＰＵ２の番号
“０２Ｈ”を設定する。
【００２５】ステップＡ３…ＣＰＵ２のために用意され
ている排他要求フラグ保持部７の排他要求フラグＦ2 が
ＯＮになっているか否かを調べることにより、プロセス
Ｂが既に排他要求のためのステップＢ１を実行したか否
かを判別する。 ステップＡ４…排他要求フラグＦ2 がＯＮになっていれ
ば、プロセスＢが既に排他アクセス権を獲得済である
か、または排他アクセス権を要求中であるということに
なる。そこで、アクセス調停ワード保持部５の下位バイ
ト保持部５ｂに設定された排他識別子が、自分の番号
“０１Ｈ”になっているか否かを判別する。その結果、
“０１Ｈ”になっていれば、自分がアクセス権を獲得し
たと判断する。 ステップＡ５…クリティカル処理を実行する。 ステップＡ６…排他要求フラグ保持部６の排他要求フラ
グＦ1 をＯＦＦにする。その結果、両方の排他要求フラ
グがＯＦＦになり、いずれのアクセス要求もない状態に
なったら、アクセス調停ワード保持部５の上位バイト保
持部５ａ，下位バイト保持部５ｂの設定も初期値“００
Ｈ”に戻す。
ている排他要求フラグ保持部７の排他要求フラグＦ2 が
ＯＮになっているか否かを調べることにより、プロセス
Ｂが既に排他要求のためのステップＢ１を実行したか否
かを判別する。 ステップＡ４…排他要求フラグＦ2 がＯＮになっていれ
ば、プロセスＢが既に排他アクセス権を獲得済である
か、または排他アクセス権を要求中であるということに
なる。そこで、アクセス調停ワード保持部５の下位バイ
ト保持部５ｂに設定された排他識別子が、自分の番号
“０１Ｈ”になっているか否かを判別する。その結果、
“０１Ｈ”になっていれば、自分がアクセス権を獲得し
たと判断する。 ステップＡ５…クリティカル処理を実行する。 ステップＡ６…排他要求フラグ保持部６の排他要求フラ
グＦ1 をＯＦＦにする。その結果、両方の排他要求フラ
グがＯＦＦになり、いずれのアクセス要求もない状態に
なったら、アクセス調停ワード保持部５の上位バイト保
持部５ａ，下位バイト保持部５ｂの設定も初期値“００
Ｈ”に戻す。
【００２６】一方、ＣＰＵ２上のプロセスＢの処理は、
図３（ロ）のようになり、ステップＢ１，Ｂ３，Ｂ４，
Ｂ６，Ｂ７は、それぞれ、図３（イ）のステップＡ１，
Ａ３，Ａ４，Ａ５，Ａ６と同様である。しかし、ステッ
プＢ２では、アクセス調停ワード保持部５の下位バイト
保持部５ｂのみにもう一方のＣＰＵであるＣＰＵ１の番
号“０１Ｈ”を設定する。また、ステップＢ４で自分の
番号“０２Ｈ”になっていなかったとき、ステップＢ５
で、上位バイト保持部５ａを調べて、その内容が“００
Ｈ”であるか否かを判別し、“００Ｈ”であれば、その
時点で排他アクセス権を獲得する。
図３（ロ）のようになり、ステップＢ１，Ｂ３，Ｂ４，
Ｂ６，Ｂ７は、それぞれ、図３（イ）のステップＡ１，
Ａ３，Ａ４，Ａ５，Ａ６と同様である。しかし、ステッ
プＢ２では、アクセス調停ワード保持部５の下位バイト
保持部５ｂのみにもう一方のＣＰＵであるＣＰＵ１の番
号“０１Ｈ”を設定する。また、ステップＢ４で自分の
番号“０２Ｈ”になっていなかったとき、ステップＢ５
で、上位バイト保持部５ａを調べて、その内容が“００
Ｈ”であるか否かを判別し、“００Ｈ”であれば、その
時点で排他アクセス権を獲得する。
【００２７】図４は、本発明における各ＣＰＵの処理の
時間的関係を示す図である。なお、図４中のＡ１〜Ａ６
及びＢ１〜Ｂ７は、図３における各ステップに対応して
いる。図７の場合と同様、ＣＰＵ１は、処理速度が遅く
命令実行サイクルが長くなっている。一方、ＣＰＵ２
は、処理速度がＣＰＵ１より格段に速く、命令実行サイ
クルが短くなっている。
時間的関係を示す図である。なお、図４中のＡ１〜Ａ６
及びＢ１〜Ｂ７は、図３における各ステップに対応して
いる。図７の場合と同様、ＣＰＵ１は、処理速度が遅く
命令実行サイクルが長くなっている。一方、ＣＰＵ２
は、処理速度がＣＰＵ１より格段に速く、命令実行サイ
クルが短くなっている。
【００２８】ステップＡ１とＢ１は、ほぼ同時に実行さ
れており、ＣＰＵ２の次のステップＢ２，Ｂ３，Ｂ４は
所定の命令実行サイクルで実行される。その際、ステッ
プＢ４で排他識別子がまだ自分の番号“０２Ｈ”に変わ
っていなくても、次のステップＢ５で上位バイト保持部
５ａの内容を調べることにより、ＣＰＵ１のステップＡ
２が実行される前でも、それを待つことなくアクセス権
を獲得することができる。その結果、ＣＰＵ２によるク
リティカル処理は早く終了し、ＣＰＵ１のスピンロック
状態も短くすることができる。特に、ＣＰＵ２によるア
クセス権返却（ステップＢ７）が、ＣＰＵ１がステップ
Ａ３を実行するまでに終了した場合は、ＣＰＵ１のスピ
ンロック状態をなくすことができる。
れており、ＣＰＵ２の次のステップＢ２，Ｂ３，Ｂ４は
所定の命令実行サイクルで実行される。その際、ステッ
プＢ４で排他識別子がまだ自分の番号“０２Ｈ”に変わ
っていなくても、次のステップＢ５で上位バイト保持部
５ａの内容を調べることにより、ＣＰＵ１のステップＡ
２が実行される前でも、それを待つことなくアクセス権
を獲得することができる。その結果、ＣＰＵ２によるク
リティカル処理は早く終了し、ＣＰＵ１のスピンロック
状態も短くすることができる。特に、ＣＰＵ２によるア
クセス権返却（ステップＢ７）が、ＣＰＵ１がステップ
Ａ３を実行するまでに終了した場合は、ＣＰＵ１のスピ
ンロック状態をなくすことができる。
【００２９】なお、上記実施例では、ＣＰＵ１，２及び
共有メモリ３が共通バス１０で接続されたものに本発明
を適用した場合で説明したが、各ＣＰＵ１，２がそれぞ
れ専用バスを持ち、バス間のインターフェース回路に共
通に共有メモリを設けたものに本発明を適用しても、同
様な効果が得られる。また、アクセス調停ワード保持部
５や排他要求フラグ保持部６，７は、必ずしも共有メモ
リ３上の領域に設ける必要はなく、ハードウェアレジス
タ等を用いることもできる。
共有メモリ３が共通バス１０で接続されたものに本発明
を適用した場合で説明したが、各ＣＰＵ１，２がそれぞ
れ専用バスを持ち、バス間のインターフェース回路に共
通に共有メモリを設けたものに本発明を適用しても、同
様な効果が得られる。また、アクセス調停ワード保持部
５や排他要求フラグ保持部６，７は、必ずしも共有メモ
リ３上の領域に設ける必要はなく、ハードウェアレジス
タ等を用いることもできる。
【００３０】
【発明の効果】以上述べた如く、本発明のマルチプロセ
ッサ装置によれば、２つのＣＰＵの処理速度が大きく異
なっている場合で、２つのＣＰＵの共有メモリへの排他
アクセス要求が競合する場合でも、高速度ＣＰＵは、低
速度ＣＰＵが排他識別子の設定を行うのを待つことな
く、排他アクセス権を獲得することができる。そのた
め、高速度ＣＰＵがスピンロック状態となって無駄な時
間が消費されることはなくなり、処理効率の低下を防止
することができる。
ッサ装置によれば、２つのＣＰＵの処理速度が大きく異
なっている場合で、２つのＣＰＵの共有メモリへの排他
アクセス要求が競合する場合でも、高速度ＣＰＵは、低
速度ＣＰＵが排他識別子の設定を行うのを待つことな
く、排他アクセス権を獲得することができる。そのた
め、高速度ＣＰＵがスピンロック状態となって無駄な時
間が消費されることはなくなり、処理効率の低下を防止
することができる。
【図１】 本発明の概要を示すブロック図
【図２】 本発明の原理を説明するための図
【図３】 本発明の処理手順を示すフローチャート
【図４】 本発明における各ＣＰＵの処理の時間的関係
を示す図
を示す図
【図５】 従来のマルチプロセッサ装置の概要を示すブ
ロック図
ロック図
【図６】 従来のマルチプロセッサ装置の処理手順を示
すフローチャート
すフローチャート
【図７】 従来のマルチプロセッサ装置における各ＣＰ
Ｕの処理の時間的関係を示す図
Ｕの処理の時間的関係を示す図
【図８】 クリティカル処理を説明するための図
１，２…ＣＰＵ、３…共有メモリ、４…共有メモリ制御
部、５…アクセス調停ワード保持部、５ａ…上位バイト
保持部、５ｂ…下位バイト保持部、６，７…排他要求フ
ラグ保持部、８…共有資源、９…共通カウンタ、１０…
共通バス
部、５…アクセス調停ワード保持部、５ａ…上位バイト
保持部、５ｂ…下位バイト保持部、６，７…排他要求フ
ラグ保持部、８…共有資源、９…共通カウンタ、１０…
共通バス
Claims (1)
- 【請求項１】 処理速度が異なる２つのＣＰＵ（中央演
算処理装置）と、前記両ＣＰＵからアクセス可能な共有
メモリと、前記各ＣＰＵから前記共有メモリへの排他ア
クセス要求があったことを示す排他要求フラグを、各Ｃ
ＰＵに対応させて保持する排他要求フラグ保持手段と、
前記各ＣＰＵによって書き込まれた排他識別子を、順次
上書きしながら上位ビット側と下位ビット側のそれぞれ
に保持するアクセス調停ワード保持手段と、前記２つの
ＣＰＵの内の低速度ＣＰＵが前記共有メモリへの排他ア
クセス要求を行う際、前記排他要求フラグ保持手段に該
ＣＰＵの排他要求フラグを設定し、前記アクセス調停ワ
ード保持手段の上位ビット側と下位ビット側とに前記２
つのＣＰＵの内の高速度ＣＰＵの排他識別子を書き込ん
だ後、前記高速度ＣＰＵの排他要求フラグが未設定であ
るか、前記アクセス調停ワード保持手段の下位ビット側
に前記低速度ＣＰＵの排他識別子が保持されているかの
いずれかの場合に、排他アクセス権を獲得する低速度Ｃ
ＰＵ用アクセス権獲得手段と、前記高速度ＣＰＵが前記
共有メモリへの排他アクセス要求を行う際、前記排他要
求フラグ保持手段に該ＣＰＵの排他要求フラグを設定
し、前記アクセス調停ワード保持手段の下位ビット側に
前記低速度ＣＰＵの排他識別子を書き込んだ後、前記低
速度ＣＰＵの排他要求フラグが未設定であるか、前記ア
クセス調停ワード保持手段の下位ビット側に前記高速度
ＣＰＵの排他識別子が保持されているか、または、前記
アクセス調停ワード保持手段の上位ビット側にいずれの
排他識別子も設定されていないかのいずれかの場合に、
排他アクセス権を獲得する高速度ＣＰＵ用アクセス権獲
得手段とを具えたことを特徴とするマルチプロセッサ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17344394A JPH0816417A (ja) | 1994-06-30 | 1994-06-30 | マルチプロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17344394A JPH0816417A (ja) | 1994-06-30 | 1994-06-30 | マルチプロセッサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0816417A true JPH0816417A (ja) | 1996-01-19 |
Family
ID=15960574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17344394A Pending JPH0816417A (ja) | 1994-06-30 | 1994-06-30 | マルチプロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018669A (ja) * | 2004-07-02 | 2006-01-19 | Ricoh Co Ltd | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
-
1994
- 1994-06-30 JP JP17344394A patent/JPH0816417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018669A (ja) * | 2004-07-02 | 2006-01-19 | Ricoh Co Ltd | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
| JP4669673B2 (ja) * | 2004-07-02 | 2011-04-13 | 株式会社リコー | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3136257B2 (ja) | コンピュータメモリインタフェース装置 | |
| US7581054B2 (en) | Data processing system | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| US5553268A (en) | Memory operations priority scheme for microprocessors | |
| JPH04306748A (ja) | 情報処理装置 | |
| JP5241384B2 (ja) | 分散共有メモリ型マルチプロセッサ及びデータ処理方法 | |
| JP3431941B2 (ja) | データ処理システムにおける命令の実行順序を決定する方法および装置 | |
| JP2000082049A (ja) | マルチプロセッサ装置 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| JP2000003302A (ja) | 共有メモリ排他アクセス制御方法 | |
| JPH0816417A (ja) | マルチプロセッサ装置 | |
| JPH0330175B2 (ja) | ||
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| US11861403B2 (en) | Method and system for accelerator thread management | |
| KR100362061B1 (ko) | 로칼 버스 제어 장치 | |
| JP3204157B2 (ja) | 計算機のデータ供給方式 | |
| JP2823663B2 (ja) | マルチプロセッサシステム | |
| JPH06301654A (ja) | 処理分散方法 | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| JPH03164962A (ja) | メモリ制御方式 | |
| JP3437224B2 (ja) | 遅延無効化方式 | |
| JP3810175B2 (ja) | グラフィックスプロセッサおよび図形処理装置 | |
| JPH0784971A (ja) | コンピュータシステム | |
| JP2003067190A (ja) | プログラム転送制御装置 |