JPH08152863A - ディスプレイ駆動方法および装置 - Google Patents
ディスプレイ駆動方法および装置Info
- Publication number
- JPH08152863A JPH08152863A JP6314330A JP31433094A JPH08152863A JP H08152863 A JPH08152863 A JP H08152863A JP 6314330 A JP6314330 A JP 6314330A JP 31433094 A JP31433094 A JP 31433094A JP H08152863 A JPH08152863 A JP H08152863A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- error
- dot
- circuit
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/2803—Display of gradations
Abstract
(57)【要約】
【目的】 扱う信号のビット数を減らしても解像度の低
下がなく、しかも独特の紋様が現われることのない駆動
方法と装置を提供することを目的とする。 【構成】 量子化されて入力した原画素映像信号の１ド
ットを画素／ドット変換部５０で例えば４画素Ａ、Ｂ、
Ｃ、Ｄに変換する。その中の１つの画素Ｄは、誤差検出
回路３５に入力したものとすると、予め記憶されたデー
タと比較されて加算器３９でその和をとって誤差荷重回
路４０、４１、５３にて所定の係数を掛けて重み付けを
し、例えば１ラインだけ過去に生じた再現誤差ｂ、１ド
ットだけ過去に生じた再現誤差ｃ、さらに、１ライン・
１ドットだけ過去に生じた再現誤差ａを得、これらを画
素Ｄにそれぞれ加算する。各再現誤差ａ、ｂ、ｃが加算
され、画素単位で誤差拡散をして中間調を作り表示する
ことにより、必要なドット（解像度）数を越えて中間調
表示領域を広げることなく、中間調表示できる。
下がなく、しかも独特の紋様が現われることのない駆動
方法と装置を提供することを目的とする。 【構成】 量子化されて入力した原画素映像信号の１ド
ットを画素／ドット変換部５０で例えば４画素Ａ、Ｂ、
Ｃ、Ｄに変換する。その中の１つの画素Ｄは、誤差検出
回路３５に入力したものとすると、予め記憶されたデー
タと比較されて加算器３９でその和をとって誤差荷重回
路４０、４１、５３にて所定の係数を掛けて重み付けを
し、例えば１ラインだけ過去に生じた再現誤差ｂ、１ド
ットだけ過去に生じた再現誤差ｃ、さらに、１ライン・
１ドットだけ過去に生じた再現誤差ａを得、これらを画
素Ｄにそれぞれ加算する。各再現誤差ａ、ｂ、ｃが加算
され、画素単位で誤差拡散をして中間調を作り表示する
ことにより、必要なドット（解像度）数を越えて中間調
表示領域を広げることなく、中間調表示できる。
Description
【０００１】
【産業上の利用分野】本発明は、１ドットを複数画素で
構成し、１画素単位で誤差拡散をして中間調表示を行う
ことにより高密度で精細な映像を得るようにしたディス
プレイ駆動方法および装置に関するものである。
構成し、１画素単位で誤差拡散をして中間調表示を行う
ことにより高密度で精細な映像を得るようにしたディス
プレイ駆動方法および装置に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ駆動型とＤＣ
駆動型の２方式に分けられるが、ＤＣ駆動型ＰＤＰで
は、すでに課題とされていた輝度と寿命について改善手
法の報告があり、実用化へ向けて進展しつつある。
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ駆動型とＤＣ
駆動型の２方式に分けられるが、ＤＣ駆動型ＰＤＰで
は、すでに課題とされていた輝度と寿命について改善手
法の報告があり、実用化へ向けて進展しつつある。
【０００３】ところが、ＡＣ駆動型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかるに、最近、アドレス・表示分離型駆
動法（ＡＤＳサブフィールド法）による２５６階調の手
法が提案されている。この方法に使用されるＰＤＰ（プ
ラズマ・ディスプレイ・パネル）の駆動シーケンスと駆
動波形が図７（ａ）（ｂ）に示される。
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかるに、最近、アドレス・表示分離型駆
動法（ＡＤＳサブフィールド法）による２５６階調の手
法が提案されている。この方法に使用されるＰＤＰ（プ
ラズマ・ディスプレイ・パネル）の駆動シーケンスと駆
動波形が図７（ａ）（ｂ）に示される。
【０００４】図７（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、誤差拡
散回路２８の８個のサブフィールドで構成され、８画面
の輝度の組み合わせで２５６階調の表示を行う。図７
（ｂ）において、それぞれのサブフィールドは、リフレ
ッシュした１画面分のデータの書込みを行うアドレス期
間とそのサブフィールドの輝度レベルを決めるサスティ
ン期間で構成される。アドレス期間では、最初全画面同
時に各ピクセルに初期的に壁電荷が形成され、その後サ
スティンパルスが全画面に与えられ表示を行う。サブフ
ィールドの明るさはサスティンパルスの数に比例し、所
定の輝度に設定される。このようにして２５６階調表示
が実現される。
の相対比が１、２、４、８、１６、３２、６４、誤差拡
散回路２８の８個のサブフィールドで構成され、８画面
の輝度の組み合わせで２５６階調の表示を行う。図７
（ｂ）において、それぞれのサブフィールドは、リフレ
ッシュした１画面分のデータの書込みを行うアドレス期
間とそのサブフィールドの輝度レベルを決めるサスティ
ン期間で構成される。アドレス期間では、最初全画面同
時に各ピクセルに初期的に壁電荷が形成され、その後サ
スティンパルスが全画面に与えられ表示を行う。サブフ
ィールドの明るさはサスティンパルスの数に比例し、所
定の輝度に設定される。このようにして２５６階調表示
が実現される。
【０００５】前記アドレス期間は、サスティン期間の大
小に拘らず一定であるから、以上のようなＡＣ駆動方式
では、階調数を増やせば増やすほど、１フレーム期間内
でパネルを点灯発光させる準備期間としてのアドレス期
間のビット数が増加するため、発光期間としてのサステ
ィン期間が相対的に短くなり、最大輝度が低下する。こ
のように、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まるため、扱う信号のビット数
を増やせば、画質は向上するが、発光輝度が低下し、逆
に扱う信号のビット数を減らせば、発光輝度が増加する
が、階調表示が少なくなり、画質の低下を招く。
小に拘らず一定であるから、以上のようなＡＣ駆動方式
では、階調数を増やせば増やすほど、１フレーム期間内
でパネルを点灯発光させる準備期間としてのアドレス期
間のビット数が増加するため、発光期間としてのサステ
ィン期間が相対的に短くなり、最大輝度が低下する。こ
のように、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まるため、扱う信号のビット数
を増やせば、画質は向上するが、発光輝度が低下し、逆
に扱う信号のビット数を減らせば、発光輝度が増加する
が、階調表示が少なくなり、画質の低下を招く。
【０００６】入力信号のビット数よりも出力駆動信号の
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散処理回路が図５に
示される。この回路において、映像信号入力端子３０
に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊの映像信
号が入力し、垂直方向加算回路３１、水平方向加算回路
３２を経て、さらにビット変換回路３３でビット数をｍ
（たとえば４）ビットに減らす処理をして映像出力端子
３４からＰＤＰ駆動回路を経てＰＤＰを発光する。
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散処理回路が図５に
示される。この回路において、映像信号入力端子３０
に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊの映像信
号が入力し、垂直方向加算回路３１、水平方向加算回路
３２を経て、さらにビット変換回路３３でビット数をｍ
（たとえば４）ビットに減らす処理をして映像出力端子
３４からＰＤＰ駆動回路を経てＰＤＰを発光する。
【０００７】また、前記水平方向加算回路３２からの誤
差拡散信号が、誤差検出回路３５のＲＯＭ３８に予め記
憶されたデータと比較されて加算器３９でその和をとっ
て誤差荷重回路４０、４１にて所定の係数を掛けて重み
付けをし、誤差検出出力を、原画素Ａｉ，ｊよりｈライ
ン前の画素、例えば１ラインだけ過去に生じた再現誤差
Ｅｊ−１を出力するｈライン遅延回路３６を介して前記
垂直方向加算回路３１に加算されるとともに、原画素Ａ
ｉ，ｊよりｄドット前の画素、例えば１ドットだけ過去
に生じた再現誤差Ｅｉ−１を出力するｄドット遅延回路
３７を介して前記水平方向加算回路３２に加算される。
なお、前記誤差荷重回路４０、４１での係数は一般的に
全ての和が１になるように設定する。
差拡散信号が、誤差検出回路３５のＲＯＭ３８に予め記
憶されたデータと比較されて加算器３９でその和をとっ
て誤差荷重回路４０、４１にて所定の係数を掛けて重み
付けをし、誤差検出出力を、原画素Ａｉ，ｊよりｈライ
ン前の画素、例えば１ラインだけ過去に生じた再現誤差
Ｅｊ−１を出力するｈライン遅延回路３６を介して前記
垂直方向加算回路３１に加算されるとともに、原画素Ａ
ｉ，ｊよりｄドット前の画素、例えば１ドットだけ過去
に生じた再現誤差Ｅｉ−１を出力するｄドット遅延回路
３７を介して前記水平方向加算回路３２に加算される。
なお、前記誤差荷重回路４０、４１での係数は一般的に
全ての和が１になるように設定する。
【０００８】この結果、ビット変換回路３３の出力端子
には、図４に示すように、瞬間的には実線の階段状のよ
うな４ビットで表わされる発光輝度レベルが出力される
にも拘らず、実際は、前記実線の階段状の上下の発光輝
度レベルが所定の割合で交互に出力されるので、平均化
された状態で認識され、点線のようなｙ＝ｘの補正輝度
線となる。
には、図４に示すように、瞬間的には実線の階段状のよ
うな４ビットで表わされる発光輝度レベルが出力される
にも拘らず、実際は、前記実線の階段状の上下の発光輝
度レベルが所定の割合で交互に出力されるので、平均化
された状態で認識され、点線のようなｙ＝ｘの補正輝度
線となる。
【０００９】
【発明が解決しようとする課題】図７（ａ）に示す駆動
方法では１フレームを８個のサブフィールドとして２５
６階調としたが、この階調数を増やせば画質が向上す
る。しかし、画質は向上するが、発光輝度が低下する。
逆に図６（ａ）に示すように、１フレームを６個のサブ
フィールドで構成し、扱う信号のビット数を減らせば、
発光輝度が増加する。図６（ｂ）に示すように、１フレ
ームを４個のサブフィールドで構成し、扱う信号のビッ
ト数を減らせば、さらにその傾向が大きくなる。以上の
ような中間調表示技術は、明るさを縦横時間の各方向に
拡散させることによって中間調を作り出すので、解像度
の低下や独特の紋様が現われるという問題があった。
方法では１フレームを８個のサブフィールドとして２５
６階調としたが、この階調数を増やせば画質が向上す
る。しかし、画質は向上するが、発光輝度が低下する。
逆に図６（ａ）に示すように、１フレームを６個のサブ
フィールドで構成し、扱う信号のビット数を減らせば、
発光輝度が増加する。図６（ｂ）に示すように、１フレ
ームを４個のサブフィールドで構成し、扱う信号のビッ
ト数を減らせば、さらにその傾向が大きくなる。以上の
ような中間調表示技術は、明るさを縦横時間の各方向に
拡散させることによって中間調を作り出すので、解像度
の低下や独特の紋様が現われるという問題があった。
【００１０】本発明は、扱う信号のビット数を減らして
も解像度の低下がなく、しかも独特の紋様が現われるこ
とのない駆動方法と装置を提供することを目的とする。
も解像度の低下がなく、しかも独特の紋様が現われるこ
とのない駆動方法と装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、量子化されて
入力した原画素映像信号の１ドットを複数画素に変換す
る画素／ドット変換部５０と、１画素毎に入力データと
予め記憶されたデータとに基づいて再現誤差を出力し、
この再現誤差の出力を入力した１画素毎に加算して誤差
拡散をする誤差拡散回路２８と、この誤差拡散された各
画素で中間調表示するための表示階調数の低い駆動部４
３とを具備してなることを特徴とするディスプレイ駆動
装置である。
入力した原画素映像信号の１ドットを複数画素に変換す
る画素／ドット変換部５０と、１画素毎に入力データと
予め記憶されたデータとに基づいて再現誤差を出力し、
この再現誤差の出力を入力した１画素毎に加算して誤差
拡散をする誤差拡散回路２８と、この誤差拡散された各
画素で中間調表示するための表示階調数の低い駆動部４
３とを具備してなることを特徴とするディスプレイ駆動
装置である。
【００１２】
【作用】画素／ドット変換部５０で１ドットが４画素
Ａ、Ｂ、Ｃ、Ｄに変換され、画素Ｄが誤差拡散回路２８
に入力したものとする。画素Ｄは、誤差検出回路３５に
入力すると、ＲＯＭ３８に予め記憶されたデータＡ、
Ｂ、Ｃと比較されて加算器３９でその和をとって誤差荷
重回路４０、４１、５３にてそれぞれ所定の係数を掛け
て重み付けをし、誤差信号ｂ、ｃ、ａを得る。この誤差
検出信号ｂ、ｃ、ａ、すなわち、例えば１ラインだけ過
去に生じた再現誤差ｂは、ｈライン遅延回路３６を介し
て前記垂直方向加算回路３１にて加算され、例えば１ド
ットだけ過去に生じた再現誤差ｃは、ｄドット遅延回路
３７を介して前記水平方向加算回路３２にて加算され、
さらに、例えば１ライン・１ドットだけ過去に生じた再
現誤差ａは、ｐライン・ｑドット遅延回路５２を介して
前記斜め方向加算回路５１にてそれぞれ画素Ｄに加算さ
れる。各再現誤差ａ、ｂ、ｃが加算され、画素単位で誤
差拡散をして中間調を作り表示することにより、必要な
ドット（解像度）数を越えて中間調表示領域を広げるこ
となく、中間調表示できる。
Ａ、Ｂ、Ｃ、Ｄに変換され、画素Ｄが誤差拡散回路２８
に入力したものとする。画素Ｄは、誤差検出回路３５に
入力すると、ＲＯＭ３８に予め記憶されたデータＡ、
Ｂ、Ｃと比較されて加算器３９でその和をとって誤差荷
重回路４０、４１、５３にてそれぞれ所定の係数を掛け
て重み付けをし、誤差信号ｂ、ｃ、ａを得る。この誤差
検出信号ｂ、ｃ、ａ、すなわち、例えば１ラインだけ過
去に生じた再現誤差ｂは、ｈライン遅延回路３６を介し
て前記垂直方向加算回路３１にて加算され、例えば１ド
ットだけ過去に生じた再現誤差ｃは、ｄドット遅延回路
３７を介して前記水平方向加算回路３２にて加算され、
さらに、例えば１ライン・１ドットだけ過去に生じた再
現誤差ａは、ｐライン・ｑドット遅延回路５２を介して
前記斜め方向加算回路５１にてそれぞれ画素Ｄに加算さ
れる。各再現誤差ａ、ｂ、ｃが加算され、画素単位で誤
差拡散をして中間調を作り表示することにより、必要な
ドット（解像度）数を越えて中間調表示領域を広げるこ
となく、中間調表示できる。
【００１３】
【実施例】本発明の基本的考え方はつぎの通りである。
従来、中間調表示技術で解像度が低下するのは、必要な
ドット数（解像度）よりも、中間調表示技術の拡散領域
が広いことに起因する。これは、必要なドット数＝画素
数 というディスプレイ駆動方法を採用している限り、
解決することは理論的に無理である。しかるに、現在デ
ィスプレイは、大型化の傾向にあり、それに伴い１ドッ
トの大きさも大型化している。例えば、２１型ＰＤＰの
１ドットの大きさは０．６６ｍｍ角であるが、４２型Ｐ
ＤＰの１ドットの大きさは１．０８ｍｍ角である。
従来、中間調表示技術で解像度が低下するのは、必要な
ドット数（解像度）よりも、中間調表示技術の拡散領域
が広いことに起因する。これは、必要なドット数＝画素
数 というディスプレイ駆動方法を採用している限り、
解決することは理論的に無理である。しかるに、現在デ
ィスプレイは、大型化の傾向にあり、それに伴い１ドッ
トの大きさも大型化している。例えば、２１型ＰＤＰの
１ドットの大きさは０．６６ｍｍ角であるが、４２型Ｐ
ＤＰの１ドットの大きさは１．０８ｍｍ角である。
【００１４】そこで、本発明では、１ドットを複数画素
で表示する手段を取り、必要なドット数＜画素数 とい
うディスプレイ構成を実現させ、１ドット内の画素単位
で誤差拡散をして中間調を作り出そうとするものであ
る。このように、１ドット内の画素単位で誤差拡散をし
て中間調を作り表示すれば、必要なドット（解像度）数
を越えて中間調表示領域を広げることなく、中間調表示
できる。このため、駆動回路側では、ビット数を減らし
発光輝度を増加させた状態で、必要なドット数（解像
度）を確保した中間調表示技術により、高輝度、かつ精
細な映像を得ることが可能である。
で表示する手段を取り、必要なドット数＜画素数 とい
うディスプレイ構成を実現させ、１ドット内の画素単位
で誤差拡散をして中間調を作り出そうとするものであ
る。このように、１ドット内の画素単位で誤差拡散をし
て中間調を作り表示すれば、必要なドット（解像度）数
を越えて中間調表示領域を広げることなく、中間調表示
できる。このため、駆動回路側では、ビット数を減らし
発光輝度を増加させた状態で、必要なドット数（解像
度）を確保した中間調表示技術により、高輝度、かつ精
細な映像を得ることが可能である。
【００１５】以下、本発明の実施例として１ドットを４
画素で表示するディスプレイについて図面に基づき説明
する。図１において、３０は、ｎビットの原画素の映像
信号入力端子で、この映像信号入力端子３０には、必要
なドット数の映像を伝送してくる。例えば、ＶＧＡ相当
の水平６４０×垂直４８０ドットとする。この映像信号
入力端子３０は、１ドットを複数画素、例えば４画素に
変換する画素／ドット変換部５０に接続され、さらに誤
差拡散回路２８、駆動部４３を経て表示パネルとしての
ＰＤＰに接続される。
画素で表示するディスプレイについて図面に基づき説明
する。図１において、３０は、ｎビットの原画素の映像
信号入力端子で、この映像信号入力端子３０には、必要
なドット数の映像を伝送してくる。例えば、ＶＧＡ相当
の水平６４０×垂直４８０ドットとする。この映像信号
入力端子３０は、１ドットを複数画素、例えば４画素に
変換する画素／ドット変換部５０に接続され、さらに誤
差拡散回路２８、駆動部４３を経て表示パネルとしての
ＰＤＰに接続される。
【００１６】前記誤差拡散回路２８は、垂直方向加算回
路３１、水平方向加算回路３２、斜め方向加算回路５
１、誤差検出回路３５、ｈライン遅延回路３６、ｄドッ
ト遅延回路３７、ｐライン・ｑドット遅延回路５２から
なる。また誤差検出回路３５は、予め過去のデータを記
憶しておくメモリ３８と、このメモリ３８のデータを入
力したデータに加算する加算器３９と、加算出力に所定
の係数を掛けて重み付けをし、誤差検出出力を原画素よ
り前の画素との間に生じた再現誤差を出力する誤差荷重
回路４０、４１、５３とからなる。前記駆動部４３は、
映像入力信号１ドットが例えば中間調出力として縦、横
にそれぞれ２等分した４画素表示とすると、各画素毎に
駆動するように表示階調数の低いものが用いられる。
路３１、水平方向加算回路３２、斜め方向加算回路５
１、誤差検出回路３５、ｈライン遅延回路３６、ｄドッ
ト遅延回路３７、ｐライン・ｑドット遅延回路５２から
なる。また誤差検出回路３５は、予め過去のデータを記
憶しておくメモリ３８と、このメモリ３８のデータを入
力したデータに加算する加算器３９と、加算出力に所定
の係数を掛けて重み付けをし、誤差検出出力を原画素よ
り前の画素との間に生じた再現誤差を出力する誤差荷重
回路４０、４１、５３とからなる。前記駆動部４３は、
映像入力信号１ドットが例えば中間調出力として縦、横
にそれぞれ２等分した４画素表示とすると、各画素毎に
駆動するように表示階調数の低いものが用いられる。
【００１７】以上のような構成において、映像信号入力
端子３０に入力した原画素の映像信号が画素／ドット変
換部５０にて１ドットが複数画素に変換される。複数画
素に変換された後、誤差拡散回路２８により画素単位で
誤差拡散処理をして中間調表示される。ここで、図２に
示すように、入力した原画素の映像信号ＸとＹの各１ド
ットが画素／ドット変換部５０にてそれぞれＡ、Ｂ、
Ｃ、ＤとＥ、Ｆ、Ｇ、Ｈの４画素に変換されたものとす
る。
端子３０に入力した原画素の映像信号が画素／ドット変
換部５０にて１ドットが複数画素に変換される。複数画
素に変換された後、誤差拡散回路２８により画素単位で
誤差拡散処理をして中間調表示される。ここで、図２に
示すように、入力した原画素の映像信号ＸとＹの各１ド
ットが画素／ドット変換部５０にてそれぞれＡ、Ｂ、
Ｃ、ＤとＥ、Ｆ、Ｇ、Ｈの４画素に変換されたものとす
る。
【００１８】画素Ｄ（ｉ，ｊ）の誤差拡散の場合を説明
すると、前記画素／ドット変換部５０で１ドットが４画
素に変換され、画素Ｄが誤差拡散回路２８に入力する。
画素Ｄは、垂直方向加算回路３１、水平方向加算回路３
２、斜め方向加算回路５１を経て、誤差検出回路３５に
入力すると、ＲＯＭ３８に予め記憶されたデータＡ、
Ｂ、Ｃと比較されて加算器３９でその和をとって誤差荷
重回路４０、４１、５３にてそれぞれ所定の係数を掛け
て重み付けをし、誤差信号ｂ、ｃ、ａを得る。この誤差
検出信号ｂ、ｃ、ａ、すなわち、例えば１ラインだけ過
去に生じた再現誤差ｂは、ｈライン遅延回路３６を介し
て前記垂直方向加算回路３１にて加算され、例えば１ド
ットだけ過去に生じた再現誤差ｃは、ｄドット遅延回路
３７を介して前記水平方向加算回路３２にて加算され、
さらに、例えば１ライン・１ドットだけ過去に生じた再
現誤差ａは、ｐライン・ｑドット遅延回路５２を介して
前記斜め方向加算回路５１にてそれぞれ画素Ｄに加算さ
れる。なお、前記誤差荷重回路４０、４１、５３での係
数は一般的に全ての和が１になるように設定する。
すると、前記画素／ドット変換部５０で１ドットが４画
素に変換され、画素Ｄが誤差拡散回路２８に入力する。
画素Ｄは、垂直方向加算回路３１、水平方向加算回路３
２、斜め方向加算回路５１を経て、誤差検出回路３５に
入力すると、ＲＯＭ３８に予め記憶されたデータＡ、
Ｂ、Ｃと比較されて加算器３９でその和をとって誤差荷
重回路４０、４１、５３にてそれぞれ所定の係数を掛け
て重み付けをし、誤差信号ｂ、ｃ、ａを得る。この誤差
検出信号ｂ、ｃ、ａ、すなわち、例えば１ラインだけ過
去に生じた再現誤差ｂは、ｈライン遅延回路３６を介し
て前記垂直方向加算回路３１にて加算され、例えば１ド
ットだけ過去に生じた再現誤差ｃは、ｄドット遅延回路
３７を介して前記水平方向加算回路３２にて加算され、
さらに、例えば１ライン・１ドットだけ過去に生じた再
現誤差ａは、ｐライン・ｑドット遅延回路５２を介して
前記斜め方向加算回路５１にてそれぞれ画素Ｄに加算さ
れる。なお、前記誤差荷重回路４０、４１、５３での係
数は一般的に全ての和が１になるように設定する。
【００１９】各再現誤差ａ、ｂ、ｃが加算され、駆動部
４３におくられると、この駆動部４３は、表示階調数の
低いものが用いられているので、各画素単位毎に駆動し
て中間調表示をする。このようにして、１ドット内の画
素単位で誤差拡散をして中間調を作り表示することによ
り、必要なドット（解像度）数を越えて中間調表示領域
を広げることなく、中間調表示できる。
４３におくられると、この駆動部４３は、表示階調数の
低いものが用いられているので、各画素単位毎に駆動し
て中間調表示をする。このようにして、１ドット内の画
素単位で誤差拡散をして中間調を作り表示することによ
り、必要なドット（解像度）数を越えて中間調表示領域
を広げることなく、中間調表示できる。
【００２０】前記実施例では、画素Ｄに対して、再現誤
差ａ、ｂ、ｃの組み合わせによる誤差拡散を行ったが、
これに限られるものではなく、ａのみの場合、ｂのみの
場合、ｃのみの場合、ａとｂの組み合わせによる場合、
ａとｃの組み合わせによる場合、ｂとｃの組み合わせに
よる場合であってもよい。また、さらに、ｅを付加した
場合であってもよい。
差ａ、ｂ、ｃの組み合わせによる誤差拡散を行ったが、
これに限られるものではなく、ａのみの場合、ｂのみの
場合、ｃのみの場合、ａとｂの組み合わせによる場合、
ａとｃの組み合わせによる場合、ｂとｃの組み合わせに
よる場合であってもよい。また、さらに、ｅを付加した
場合であってもよい。
【００２１】前記実施例では、図３（ａ）のように、映
像入力信号１ドットが、中間調出力として縦、横にそれ
ぞれ２等分した４画素表示としたが、これに限られるも
のではなく、図３（ｂ）のように、映像入力信号１ドッ
トが、中間調出力として縦２等分、横３等分した６画素
表示とすることもできるし、図３（ｃ）のように、映像
入力信号１ドットが、中間調出力として横方向のみ３等
分した３画素表示とすることもでき、縦、横の配分比は
任意に選択できる。
像入力信号１ドットが、中間調出力として縦、横にそれ
ぞれ２等分した４画素表示としたが、これに限られるも
のではなく、図３（ｂ）のように、映像入力信号１ドッ
トが、中間調出力として縦２等分、横３等分した６画素
表示とすることもできるし、図３（ｃ）のように、映像
入力信号１ドットが、中間調出力として横方向のみ３等
分した３画素表示とすることもでき、縦、横の配分比は
任意に選択できる。
【００２２】前記実施例では、映像信号入力端子３０に
入力した原画素の映像信号は、図６（ａ）に示すよう
に、１フレームを６個のサブフィールドで構成したり、
図６（ｂ）に示すように、１フレームを４個のサブフィ
ールドで構成するなどして、扱う信号のビット数を減ら
したものであって、輝度レベルが図４の場合よりもさら
に大きな段差を持った階段状の特性のものであってもよ
い。
入力した原画素の映像信号は、図６（ａ）に示すよう
に、１フレームを６個のサブフィールドで構成したり、
図６（ｂ）に示すように、１フレームを４個のサブフィ
ールドで構成するなどして、扱う信号のビット数を減ら
したものであって、輝度レベルが図４の場合よりもさら
に大きな段差を持った階段状の特性のものであってもよ
い。
【００２３】
【発明の効果】本発明は、量子化されて入力した原画素
映像信号１ドットを複数画素で構成し、この１画素単位
で過去の画素のデータに基づく誤差拡散をして中間調表
示するようにしたので、扱う信号のビット数を減らして
も解像度の低下がなく、しかも独特の紋様が現われるこ
とがないという効果を有する。
映像信号１ドットを複数画素で構成し、この１画素単位
で過去の画素のデータに基づく誤差拡散をして中間調表
示するようにしたので、扱う信号のビット数を減らして
も解像度の低下がなく、しかも独特の紋様が現われるこ
とがないという効果を有する。
【図１】本発明によるディスプレイ駆動装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】本発明による画素変換と誤差拡散処理による中
間調表示の作用の説明図である。
間調表示の作用の説明図である。
【図３】画素変換の複数実施例の説明図である。
【図４】従来回路による駆動信号対発光輝度レベルの特
性線図である。
性線図である。
【図５】従来のディスプレイ駆動装置を示すブロック図
である。
である。
【図６】（ａ）は６４階調の手法における駆動シーケン
ス、（ｂ）は３２階調の手法における駆動シーケンスで
ある。
ス、（ｂ）は３２階調の手法における駆動シーケンスで
ある。
【図７】２５６階調の手法における駆動シーケンスと駆
動波形図である。
動波形図である。
２８…誤差拡散回路、３０…映像信号入力端子、３１…
垂直方向加算回路、３２…水平方向加算回路、３３…ビ
ット変換回路、３４…出力端子、３５…誤差検出回路、
３６…ｈライン遅延回路、３７…ｄドット遅延回路、３
８…メモリ、３９…加算器、４０…誤差荷重回路、４１
…誤差荷重回路、４３…駆動部、５０…画素／ドット変
換部、５１…斜め方向加算回路、５２…ｐライン・ｑド
ット遅延回路、５３…誤差荷重回路。
垂直方向加算回路、３２…水平方向加算回路、３３…ビ
ット変換回路、３４…出力端子、３５…誤差検出回路、
３６…ｈライン遅延回路、３７…ｄドット遅延回路、３
８…メモリ、３９…加算器、４０…誤差荷重回路、４１
…誤差荷重回路、４３…駆動部、５０…画素／ドット変
換部、５１…斜め方向加算回路、５２…ｐライン・ｑド
ット遅延回路、５３…誤差荷重回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内
Claims (5)
- 【請求項１】 量子化されて入力した原画素映像信号１
ドットを複数画素で構成し、この１画素単位で過去の画
素のデータに基づく誤差拡散をして中間調表示するよう
にしたことを特徴とするディスプレイ駆動方法。 - 【請求項２】 量子化されて入力した原画素映像信号の
１ドットを複数画素に変換する画素／ドット変換部５０
と、１画素毎に入力データと予め記憶されたデータとに
基づいて再現誤差を出力し、この再現誤差の出力を入力
した１画素毎に加算して誤差拡散をする誤差拡散回路２
８と、この誤差拡散された各画素で中間調表示するため
の表示階調数の低い駆動部４３とを具備してなることを
特徴とするディスプレイ駆動装置。 - 【請求項３】 画素／ドット変換部５０は、１ドットを
４画素に変換するものからなり、誤差拡散回路２８は、
１画素毎に入力データと予め記憶されたデータとに基づ
いて少なくとも垂直方向、水平方向、斜め方向のいずれ
か１以上の再現誤差を出力する誤差検出回路３５と、こ
の再現誤差を遅延する遅延回路と、この遅延回路の出力
を入力した原１画素毎に加算する加算回路とからなる請
求項２記載のディスプレイ装置。 - 【請求項４】 誤差検出回路３５は、予め過去のデータ
を記憶しておくメモリ３８と、このメモリ３８のデータ
を入力したデータに加算する加算器３９と、加算出力に
所定の係数を掛けて重み付けをし、誤差検出出力を原画
素より前の画素との間に生じた再現誤差を出力する誤差
荷重回路とからなる請求項３記載のディスプレイ装置。 - 【請求項５】 表示パネルは、ＰＤＰまたは液晶ディス
プレイパネルからなる請求項２、３または４記載のディ
スプレイ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06314330A JP3139312B2 (ja) | 1994-11-25 | 1994-11-25 | ディスプレイ駆動方法および装置 |
| US08/557,248 US6069610A (en) | 1994-11-25 | 1995-11-14 | Drive for a display device |
| EP95308188A EP0714085A1 (en) | 1994-11-25 | 1995-11-15 | Gray scale processing for a display device, using error diffusion |
| CA002163155A CA2163155C (en) | 1994-11-25 | 1995-11-17 | Driving method and drive for display device |
| AU37986/95A AU701200B2 (en) | 1994-11-25 | 1995-11-21 | Driving method and drive for display device |
| KR1019950043107A KR100379703B1 (ko) | 1994-11-25 | 1995-11-23 | 디스플레이의구동방법및장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06314330A JP3139312B2 (ja) | 1994-11-25 | 1994-11-25 | ディスプレイ駆動方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08152863A true JPH08152863A (ja) | 1996-06-11 |
| JP3139312B2 JP3139312B2 (ja) | 2001-02-26 |
Family
ID=18052039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06314330A Expired - Fee Related JP3139312B2 (ja) | 1994-11-25 | 1994-11-25 | ディスプレイ駆動方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6069610A (ja) |
| EP (1) | EP0714085A1 (ja) |
| JP (1) | JP3139312B2 (ja) |
| KR (1) | KR100379703B1 (ja) |
| AU (1) | AU701200B2 (ja) |
| CA (1) | CA2163155C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375920B1 (ko) * | 2000-09-26 | 2003-03-31 | 학교법인 인하학원 | 플라즈마 디스플레이(ｐｄｐ)에서의 의사윤곽 저감을 위한룩업테이블(ｌｕｔ)을 이용한 오차확산 방법 |
| KR20040094084A (ko) * | 2003-05-01 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| KR100535287B1 (ko) * | 1998-01-23 | 2005-12-09 | 소니 가부시끼 가이샤 | 화상 처리 방법 및 장치 |
| KR100644565B1 (ko) * | 1999-09-21 | 2006-11-13 | 삼성전자주식회사 | 강유전성 액정디스플레이장치에서 양자화 에러 보정방법 및 그장치 |
| KR100729778B1 (ko) * | 2000-08-17 | 2007-06-20 | 삼성전자주식회사 | 충전 불량 방지 기능을 갖는 액정 표시 장치 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386220B (en) * | 1997-03-21 | 2000-04-01 | Avix Inc | Method of displaying high-density dot-matrix bit-mapped image on low-density dot-matrix display and system therefor |
| JPH10326088A (ja) * | 1997-03-24 | 1998-12-08 | Ngk Insulators Ltd | ディスプレイの駆動装置及びディスプレイの駆動方法 |
| JP3750889B2 (ja) * | 1997-07-02 | 2006-03-01 | パイオニア株式会社 | ディスプレイパネルの中間調表示方法 |
| JP3437743B2 (ja) * | 1997-07-18 | 2003-08-18 | 日本碍子株式会社 | ディスプレイの駆動装置及びディスプレイの駆動方法 |
| JP3045284B2 (ja) | 1997-10-16 | 2000-05-29 | 日本電気株式会社 | 動画表示方法および装置 |
| JP2994633B2 (ja) * | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | 疑似輪郭ノイズ検出装置およびそれを用いた表示装置 |
| US6496194B1 (en) * | 1998-07-30 | 2002-12-17 | Fujitsu Limited | Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions |
| US6965389B1 (en) * | 1999-09-08 | 2005-11-15 | Victor Company Of Japan, Ltd. | Image displaying with multi-gradation processing |
| JP3357666B2 (ja) * | 2000-07-07 | 2002-12-16 | 松下電器産業株式会社 | 表示装置および表示方法 |
| JP2002123213A (ja) * | 2000-10-18 | 2002-04-26 | Fujitsu Ltd | 画像表示のためのデータ変換方法 |
| US7023457B2 (en) | 2001-03-13 | 2006-04-04 | Intel Corporation | System and method for intensity control of a pixel |
| KR100403698B1 (ko) * | 2001-07-13 | 2003-10-30 | 삼성에스디아이 주식회사 | 다계조 화상 표시 방법 및 그 장치 |
| JP3861113B2 (ja) * | 2001-08-30 | 2006-12-20 | 株式会社日立プラズマパテントライセンシング | 画像表示方法 |
| JP5049445B2 (ja) * | 2002-03-15 | 2012-10-17 | 株式会社日立製作所 | 表示装置およびその駆動方法 |
| TW550620B (en) * | 2002-03-18 | 2003-09-01 | Chunghwa Picture Tubes Ltd | Color tuning device and method of plasma display panel |
| US6809386B2 (en) * | 2002-08-29 | 2004-10-26 | Micron Technology, Inc. | Cascode I/O driver with improved ESD operation |
| US7239670B2 (en) * | 2002-12-11 | 2007-07-03 | Broadcom Corporation | Pre-emphasis of TMDS signalling in video applications |
| KR100919222B1 (ko) * | 2007-09-19 | 2009-09-28 | 한국전자통신연구원 | 테스트 케이스의 성능 평가 방법 및 장치 |
| US7692483B2 (en) * | 2007-10-10 | 2010-04-06 | Atmel Corporation | Apparatus and method for preventing snap back in integrated circuits |
| US8085604B2 (en) * | 2008-12-12 | 2011-12-27 | Atmel Corporation | Snap-back tolerant integrated circuits |
| JP2015203811A (ja) * | 2014-04-15 | 2015-11-16 | 株式会社ジャパンディスプレイ | 表示装置および表示制御方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890167A (en) * | 1986-10-17 | 1989-12-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for processing image signal |
| IT1226777B (it) * | 1987-02-12 | 1991-02-07 | Compaq Computer Corp | Visualizzatore migliorato a plasma gassoso con rollore di scintillamento |
| US5138303A (en) * | 1989-10-31 | 1992-08-11 | Microsoft Corporation | Method and apparatus for displaying color on a computer output device using dithering techniques |
| EP0579359B1 (en) * | 1992-05-19 | 1997-09-24 | Canon Kabushiki Kaisha | Display control method and apparatus |
| JP2804686B2 (ja) * | 1992-09-30 | 1998-09-30 | 三洋電機株式会社 | 画像情報処理方法及び画像情報処理装置 |
| US5596349A (en) * | 1992-09-30 | 1997-01-21 | Sanyo Electric Co., Inc. | Image information processor |
| JP3171993B2 (ja) * | 1993-05-24 | 2001-06-04 | キヤノン株式会社 | 画像処理方法及び装置 |
| US5592592A (en) * | 1994-07-01 | 1997-01-07 | Seiko Epson Corporation | Method and apparatus for minimizing artifacts in images produced by error diffusion halftoning utilizing ink reduction processing |
| US5623281A (en) * | 1994-09-30 | 1997-04-22 | Texas Instruments Incorporated | Error diffusion filter for DMD display |
-
1994
- 1994-11-25 JP JP06314330A patent/JP3139312B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-14 US US08/557,248 patent/US6069610A/en not_active Expired - Lifetime
- 1995-11-15 EP EP95308188A patent/EP0714085A1/en not_active Withdrawn
- 1995-11-17 CA CA002163155A patent/CA2163155C/en not_active Expired - Fee Related
- 1995-11-21 AU AU37986/95A patent/AU701200B2/en not_active Ceased
- 1995-11-23 KR KR1019950043107A patent/KR100379703B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535287B1 (ko) * | 1998-01-23 | 2005-12-09 | 소니 가부시끼 가이샤 | 화상 처리 방법 및 장치 |
| KR100644565B1 (ko) * | 1999-09-21 | 2006-11-13 | 삼성전자주식회사 | 강유전성 액정디스플레이장치에서 양자화 에러 보정방법 및 그장치 |
| KR100729778B1 (ko) * | 2000-08-17 | 2007-06-20 | 삼성전자주식회사 | 충전 불량 방지 기능을 갖는 액정 표시 장치 |
| KR100375920B1 (ko) * | 2000-09-26 | 2003-03-31 | 학교법인 인하학원 | 플라즈마 디스플레이(ｐｄｐ)에서의 의사윤곽 저감을 위한룩업테이블(ｌｕｔ)을 이용한 오차확산 방법 |
| KR20040094084A (ko) * | 2003-05-01 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU701200B2 (en) | 1999-01-21 |
| US6069610A (en) | 2000-05-30 |
| AU3798695A (en) | 1996-05-30 |
| KR100379703B1 (ko) | 2003-07-18 |
| JP3139312B2 (ja) | 2001-02-26 |
| KR960019054A (ko) | 1996-06-17 |
| CA2163155A1 (en) | 1996-05-26 |
| EP0714085A1 (en) | 1996-05-29 |
| CA2163155C (en) | 2003-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139312B2 (ja) | ディスプレイ駆動方法および装置 | |
| US20040263541A1 (en) | Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour | |
| US7256755B2 (en) | Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour | |
| JP3006363B2 (ja) | Ｐｄｐ駆動方法 | |
| JPH0844313A (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3089960B2 (ja) | 誤差拡散回路 | |
| JP3324313B2 (ja) | ディスプレイ駆動方法および装置 | |
| JP3572685B2 (ja) | 擬似中間調処理方法および回路 | |
| JP3312529B2 (ja) | ディスプレイ装置の駆動方法 | |
| JP3414161B2 (ja) | 擬似中間調画像表示装置 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP3521591B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP2817597B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP3493864B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| KR100289903B1 (ko) | 중간조화상표시방법및그장치 | |
| JP3232921B2 (ja) | 擬似紋様処理回路 | |
| JP3206711B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP3449083B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3593799B2 (ja) | 複数画面表示装置の誤差拡散回路 | |
| JP3521592B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP3346107B2 (ja) | 誤差拡散処理回路 | |
| JPH0990902A (ja) | 擬似中間調処理回路 | |
| JP3500732B2 (ja) | 擬似中間調処理回路 | |
| JP2970332B2 (ja) | Ｐｄｐ駆動回路 | |
| JPH08179720A (ja) | 誤差演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |