JP3572685B2 - 擬似中間調処理方法および回路 - Google Patents

擬似中間調処理方法および回路 Download PDF

Info

Publication number
JP3572685B2
JP3572685B2 JP27457594A JP27457594A JP3572685B2 JP 3572685 B2 JP3572685 B2 JP 3572685B2 JP 27457594 A JP27457594 A JP 27457594A JP 27457594 A JP27457594 A JP 27457594A JP 3572685 B2 JP3572685 B2 JP 3572685B2
Authority
JP
Japan
Prior art keywords
random number
random
signal
pseudo
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27457594A
Other languages
English (en)
Other versions
JPH08115058A (ja
Inventor
正幸 小林
正道 中島
朝郎 小坂井
純一 小野寺
勇人 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP27457594A priority Critical patent/JP3572685B2/ja
Publication of JPH08115058A publication Critical patent/JPH08115058A/ja
Application granted granted Critical
Publication of JP3572685B2 publication Critical patent/JP3572685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、プラズマディスプレイパネル(PDP)、液晶ディスプレイパネル(LCDP)などの表示装置において、駆動信号のビット数を低減して発光輝度を増加しても、画質の低下を招くことのないようにした擬似中間調処理方法および回路に関するものである。
【0002】
【従来の技術】
最近、薄型、軽量の表示装置として、PDP表示装置が注目されている。このPDP表示装置の駆動方式は、従来のCRT駆動方式とは全く異なっており、ディジタル化された映像入力信号による直接駆動方式である。したがって、パネル面から発光される輝度階調は、扱う信号のビット数によって定まる。
PDPは基本的特性の異なるAC型とDC型の2方式に分けられるが、このうちAC型PDPでは、輝度と寿命については十分な特性が得られているが、階調表示に関しては、試作レベルで最大64階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法(ADSサブフィールド法)による将来の256階調の手法が提案されている。
【0003】
これは、1フレームが、輝度の相対比1、2、4、8、16、32、64、128の8個のサブフィールドで構成され、8画面の輝度の組み合わせで256階調の表示を行う。それぞれのサブフィールドは、リフレッシュした1画面分のデータの書込みを行うアドレス期間と、そのサブフィールドの輝度レベルを決めるサスティン期間で構成される。アドレス期間では、最初全画面同時に各ピクセルに初期的に壁電荷が形成され、その後サスティンパルスが全画面に与えられ表示を行う。サブフィールドの明るさはサスティンパルスの数に比例し、所定の輝度に設定される。このようにして256階調表示が実現される。
【0004】
以上のようなAC駆動方式では、階調数を増やせば増やすほど、1フレーム期間内でパネルを点灯発光させる準備期間としてのアドレス期間のビット数が増加するため、発光期間としてのサスティン期間が相対的に短くなり、最大輝度が低下する。
このように、扱う信号のビット数を増やせば、画質は向上するが、発光輝度が低下し、逆に扱う信号のビット数を減らせば、発光輝度が増加するが、階調表示が少なくなり、画質の低下を招く。
【0005】
従来、上述のような問題点の解決と、規則的な繰り返しパターンである擬似紋様の出現防止のため、誤差検出処理をするとともに、擬似ランダムパルスを付加した擬似中間調処理をする誤差拡散回路28が提案されている。
【0006】
図3により詳細に説明すると、誤差検出回路35にて入力信号と出力信号との差をとって誤差信号を出力し、これに荷重回路40、41で重み付けをして誤差荷重信号を出力する。
そして、垂直方向加算回路31、水平方向加算回路32によって誤差を組み入れて拡散させた拡散出力信号をビット変換回路33に送り、このビット変換回路33でnビットで量子化された拡散出力信号を、m(≦n−1)ビットに変換して映像出力端子34からPDPへ駆動信号として出力する。
このようにして、誤差の組み入れで原映像入力信号を拡散させ、かつ、原映像入力信号よりも少ないビット数の信号により、発光輝度が低下することなく、しかも、滑らかな応答が得られる。
【0007】
また、規則的な繰り返しパターンである擬似紋様の出現防止のため、誤差拡散回路28において、原画質を劣化させない程度のランダムな補正値を加算および/または減算することが行われる。具体的には、乱数発生器13により例えば、4×4のマトリックス内で発生した擬似ランダムパルス信号を、垂直同期信号入力端子10、水平同期信号入力端子11、クロック信号入力端子12の接続された乱数発生器13を介して、RAM15に記憶し、これを補正加算回路16で誤差拡散回路28中の信号に加算する。この補正値は、原画質を劣化させない、誤差荷重出力値以下の補正量を出力する。この補正量は、一定の補正値であれば、再び規則的パターンが繰返し発生して擬似紋様となるが、ランダムな値であるから、駆動信号は連続した同一値とならない。したがって、表示パネルで擬似紋様が発生するのを防止(抑制)するものである。
【0008】
【発明が解決しようとする課題】
しかるに、従来のように、マトリックス内で発生した擬似ランダムパルス信号をRAM15を用いて保持すると、回路規模が大きくなるという問題があった。
【0009】
本発明は、RAM15を用いることなく、マトリックス内で発生した擬似ランダムパルス信号を同じ値に保持することのできる方法を得ることを目的とするものである。
【0010】
【問題を解決するための手段】
本発明は、入力したP×Q(P、Qは正の整数)のマトリックスの映像信号に、再現誤差を加算するとともに、擬似紋様の出現防止のためランダムな補正値を加算して拡散出力信号を得、この拡散出力信号を入力ビットより少ないビットの信号に変換して表示パネルへ出力する方法において、前記ランダムな補正値は、P個の乱数発生器17、18、…のそれぞれの乱数値を各ラインの先頭で順次リセットをかけ、P×Qマトリックス毎に乱数を発生し、保持するようにしたことを特徴とする擬似中間調処理方法である。
【0011】
【作用】
誤差検出回路35により原映像入力信号を誤差を組み入れて拡散させ、かつ、原映像入力信号よりも少ないビット数の信号により、発光輝度が低下することなく、しかも、滑らかな応答が得られることは既に説明したとおりである。
同時に、各ラインの先頭で、各第1乱数発生器17、第2乱数発生器18、…の順序でリセットを掛けてゆくことにより、毎ライン同じドットの位置に各第1乱数発生器17、第2乱数発生器18、…がパルスを発生することとなり、RAMを用いることなく、4×4のマトリックス毎に乱数を発生、保持する。
したがって、規則的な繰り返し信号がなくなり、ノイズを目立たなくすることができる。
【0012】
【実施例】
以下、本発明の一実施例を図1により説明する。図1において、図3と同一部分は同一符号とする。
30は、nビットの原画素A(i,j)の映像信号入力端子で、この映像信号入力端子30は、垂直方向加算回路31、補正加算回路16および水平方向加算回路32を経、さらにビット変換回路33でビット数を減らす処理をして映像出力端子34に接続される。前記垂直方向加算回路31と水平方向加算回路32は再現誤差加算回路を構成している。
また、前記補正加算回路16には、本発明の方法を実現するための擬似ランダムパルス発生回路21が接続されている。
【0013】
前記水平方向加算回路32の出力側には誤差検出回路35が接続されている。この誤差検出回路35は、入力信号と出力信号との差を演算して誤差検出信号を出力し、これに所定の重み付けをした誤差荷重信号を出力する荷重回路40、41が接続されている。
【0014】
前記誤差検出回路35の荷重回路40と41の出力側には、それぞれhライン遅延回路36とdドット遅延回路37を介して前記垂直方向加算回路31と水平方向加算回路32とが結合している。前記hライン遅延回路36は、前記荷重回路40から出力する誤差荷重出力信号をhライン遅延するもので、原画素A(i,j)よりhライン前の画素についての再現誤差(例えば、h=1のときは1ラインだけ過去に生じた再現誤差E(i,j−1))を出力し、前記dドット遅延回路37は、前記荷重回路41から出力する誤差荷重出力信号をdドット遅延するもので、原画素A(i,j)よりdドット前の画素についての再現誤差(例えば、d=1のときは1ドットだけ過去に生じた再現誤差E(i−1,j))を出力する。
【0015】
本発明による方法を実現する前記擬似ランダムパルス発生回路21は、例えば、4×4のマトリックスとすると、4ドット毎にパルスを発生する4個の第1乱数発生器17、第2乱数発生器18、第3乱数発生器19、第4乱数発生器20と、乱数発生制御回路14とで構成されている。この乱数発生制御回路14には、垂直同期信号入力端子10、水平同期信号入力端子11、クロック信号入力端子12の接続されている。
そして、この乱数発生制御回路14により前記第1乱数発生器17、第2乱数発生器18、第3乱数発生器19、第4乱数発生器20は、リセットからある周期(例えば4ドット)単位で同じランダム信号を発生するものである。
【0016】
つぎに、図1に示した実施例の作用を説明する。
誤差検出回路35により原映像入力信号を誤差を組み入れて拡散させ、かつ、原映像入力信号よりも少ないビット数の信号により、発光輝度が低下することなく、しかも、滑らかな応答が得られることは既に説明したとおりである。
【0017】
つぎに、本発明の作用を図2に基づき説明する。
第1乱数発生器17、第2乱数発生器18、第3乱数発生器19、第4乱数発生器20は、それぞれリセットされた時点からある周期単位で同じランダム信号を発生する。
【0018】
具体的には、まず0ラインの先頭の0ドットで第1乱数発生器17にリセットをかけると、第1乱数発生器17は、4ドット毎の周期、すなわち0,1,2,3、 8,9,10,11、…の各ドット位置にパルスを発生する。
つぎの1ラインの先頭の0ドットで第2乱数発生器18にリセットをかけると、第2乱数発生器18は、0,1,2,3、 8,9,10,11、…の各ドット位置にパルスを発生する。
【0019】
同様にして、2ラインの先頭の0ドットで第3乱数発生器19にリセットをかけると、第3乱数発生器19は、0,1,2,3、 8,9,10,11、…の各ドット位置にパルスを発生し、3ラインの先頭の0ドットで第4乱数発生器20にリセットをかけると、第4乱数発生器20は、0,1,2,3、 8,9,10,11、…の各ドット位置にパルスを発生する。
つぎのラインでは再び第1乱数発生器17に戻り、同じ動作を繰り返す。
【0020】
このように、各ラインの先頭で、各第1乱数発生器17、第2乱数発生器18、…の順序でリセットを掛けてゆくことにより、毎ライン同じドットの位置に各第1乱数発生器17、第2乱数発生器18、…がパルスを発生することとなり、RAMを用いることなく、4×4のマトリックス毎に乱数を発生、保持する。
したがって、規則的な繰り返し信号がなくなり、ノイズを目立たなくすることができる。
【0021】
前記実施例では、4×4のマトリックスの場合について説明したが、本発明はこれに限るものでなく、Pライン×Qドットのマトリックスの場合には、Qドット毎にパルスを発生するP個の第1乱数発生器17、第2乱数発生器18、…を用いればよい。
【0022】
前記実施例では、表示パネルがPDPの場合について説明したが、本発明はこれに限るものでなく、PDP以外の表示パネル(例えば、液晶ディスプレイパネル)の場合についても利用できる。
【0023】
【発明の効果】
本発明は、各ラインの先頭で、各第1乱数発生器17、第2乱数発生器18、…の順序でリセットを掛けてゆくことにより、毎ライン同じドットの位置に各第1乱数発生器17、第2乱数発生器18、…がパルスを発生することとなり、RAMを用いることなく、P×Qのマトリックス毎に乱数を発生、保持する。これにより、画面上の擬似紋様を一様に散らすことができる。
【0024】
また、本発明は、表示パネルがPDPの場合のみならず、液晶ディスプレイパネルの場合についても利用できる。
【図面の簡単な説明】
【図1】本発明による擬似中間調処理方法を実現するための回路の一実施例を示すブロック図である。
【図2】本発明回路による作用の説明図である。
【図3】従来の擬似中間調処理回路のブロック図である。
【符号の説明】
10…垂直同期信号入力端子、11…水平同期信号入力端子、12…クロック信号入力端子、13…乱数発生器、14…乱数発生制御回路、15…RAM、16…補正加算回路、17…第1乱数発生器、18…第2乱数発生器、19…第3乱数発生器、20…第4乱数発生器、21…擬似ランダムパルス発生回路、28…誤差拡散回路、30…映像信号入力端子、31…垂直方向加算回路、32…水平方向加算回路、33…ビット変換回路、34…映像出力端子、35…誤差検出回路、36…hライン遅延回路、37…dドット遅延回路、40、41…荷重回路。

Claims (4)

  1. 入力したPライン×Qドット(P、Qは正の整数)のマトリックスの映像信号に、再現誤差を加算するとともに、擬似紋様の出現防止のためランダムな補正値を加算して拡散出力信号を得、この拡散出力信号を入力ビットより少ないビットの信号に変換して表示パネルへ出力する方法において、前記ランダムな補正値は、P個の乱数発生器17、18、…のそれぞれの乱数値をこのP個の乱数発生器17、18、…のそれぞれに対応した各ラインの先頭で順次リセットをかけ、Pライン×Qドットのマトリックス毎に乱数を発生し、保持するようにしたことを特徴とする擬似中間調処理方法。
  2. 入力したPライン×Qドット(P、Qは正の整数)のマトリックスの映像信号に、再現誤差を加算するとともに、擬似紋様の出現防止のため擬似ランダムパルス発生回路21によるランダムな補正値を加算して拡散出力信号を得、この拡散出力信号を入力ビットより少ないビットの信号に変換して表示パネルへ出力する回路において、前記擬似ランダムパルス発生回路21は、P個の乱数発生器17、18、…と、これらP個の乱数発生器17、18、…を各ラインの先頭で順次リセットをかけるための乱数発生制御回路14とを具備し、Pライン×Qドットのマトリックス毎に乱数を発生し、保持するようにしたことを特徴とする擬似中間調処理回路。
  3. 表示パネルは、プラズマディスプレイパネルからなる請求項2記載の擬似中間調処理回路。
  4. 表示パネルは、液晶ディスプレイパネルからなる請求項2記載の擬似中間調処理回路。
JP27457594A 1994-10-13 1994-10-13 擬似中間調処理方法および回路 Expired - Fee Related JP3572685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27457594A JP3572685B2 (ja) 1994-10-13 1994-10-13 擬似中間調処理方法および回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27457594A JP3572685B2 (ja) 1994-10-13 1994-10-13 擬似中間調処理方法および回路

Publications (2)

Publication Number Publication Date
JPH08115058A JPH08115058A (ja) 1996-05-07
JP3572685B2 true JP3572685B2 (ja) 2004-10-06

Family

ID=17543659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27457594A Expired - Fee Related JP3572685B2 (ja) 1994-10-13 1994-10-13 擬似中間調処理方法および回路

Country Status (1)

Country Link
JP (1) JP3572685B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046776A (ja) * 2001-07-05 2003-02-14 Samsung Sdi Co Ltd 誤差拡散法による表示開始位置のずれを補正する表示開始位置補正回路
KR100475721B1 (ko) * 2001-10-25 2005-03-10 엘지전자 주식회사 템포럴 효과를 이용한 오차확산방법 및 이를 이용한플라즈마 디스플레이 패널의 구동방법 및 장치
JP4100122B2 (ja) * 2002-10-07 2008-06-11 松下電器産業株式会社 画像表示装置
JP4172331B2 (ja) * 2003-06-09 2008-10-29 日本ビクター株式会社 表示装置の誤差拡散処理方法
EP1583062A4 (en) 2003-12-26 2008-08-20 Matsushita Electric Ind Co Ltd IMAGE DISPLAY DEVICE

Also Published As

Publication number Publication date
JPH08115058A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
KR100379703B1 (ko) 디스플레이의구동방법및장치
JP3354741B2 (ja) 中間調表示方法及び中間調表示装置
JP2002023692A (ja) 表示装置および表示方法
JP4152153B2 (ja) プラズマディスプレイパネルの画像表示方法及びその装置
JP3572685B2 (ja) 擬似中間調処理方法および回路
KR100634688B1 (ko) 노이즈 패턴을 이용한 에러 확산 장치 및 방법
JP2004138783A (ja) 画像表示装置
JPH0844313A (ja) ディスプレイ装置の誤差拡散回路
KR100493622B1 (ko) 플라즈마 디스플레이 패널
JP3312529B2 (ja) ディスプレイ装置の駆動方法
JP3327058B2 (ja) 擬似紋様処理回路
JP3232921B2 (ja) 擬似紋様処理回路
JP3209017B2 (ja) 擬似中間調処理回路
JP3500732B2 (ja) 擬似中間調処理回路
KR100289903B1 (ko) 중간조화상표시방법및그장치
JP3334440B2 (ja) 誤差拡散回路
JP3449083B2 (ja) 表示装置の駆動方法及び駆動回路
JP2003177696A (ja) 表示装置および表示方法
JP3484895B2 (ja) ディスプレイ装置の誤差拡散回路
JPH0990902A (ja) 擬似中間調処理回路
JP3593799B2 (ja) 複数画面表示装置の誤差拡散回路
JP3322073B2 (ja) ディスプレイ装置の誤差拡散処理装置
JP3484894B2 (ja) ディスプレイ装置の誤差拡散回路
JP3381339B2 (ja) 擬似中間調表示装置の誤差拡散回路
JP3521592B2 (ja) ディスプレイ装置の誤差拡散処理装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees