JP3500732B2 - 擬似中間調処理回路 - Google Patents
擬似中間調処理回路Info
- Publication number
- JP3500732B2 JP3500732B2 JP26833594A JP26833594A JP3500732B2 JP 3500732 B2 JP3500732 B2 JP 3500732B2 JP 26833594 A JP26833594 A JP 26833594A JP 26833594 A JP26833594 A JP 26833594A JP 3500732 B2 JP3500732 B2 JP 3500732B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- random pulse
- pseudo
- signal
- halftone processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Image Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（ＰＤＰ）、液晶ディスプレイパネル（ＬＣＤ
Ｐ）などの表示装置において、誤差拡散などの処理に起
因する擬似紋様を除去するための擬似ランダムパルス発
生回路を用いた擬似中間調処理回路に関するものであ
る。
パネル（ＰＤＰ）、液晶ディスプレイパネル（ＬＣＤ
Ｐ）などの表示装置において、誤差拡散などの処理に起
因する擬似紋様を除去するための擬似ランダムパルス発
生回路を用いた擬似中間調処理回路に関するものであ
る。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、このうちＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが、階調表示に関しては、試
作レベルで最大６４階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法（ＡＤＳサブフィー
ルド法）による将来の２５６階調の手法が提案されてい
る。
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、このうちＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが、階調表示に関しては、試
作レベルで最大６４階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法（ＡＤＳサブフィー
ルド法）による将来の２５６階調の手法が提案されてい
る。
【０００３】これは、１フレームが、輝度の相対比１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行う。それぞれのサブフィールドは、リ
フレッシュした１画面分のデータの書込みを行うアドレ
ス期間と、そのサブフィールドの輝度レベルを決めるサ
スティン期間で構成される。アドレス期間では、最初全
画面同時に各ピクセルに初期的に壁電荷が形成され、そ
の後サスティンパルスが全画面に与えられ表示を行う。
サブフィールドの明るさはサスティンパルスの数に比例
し、所定の輝度に設定される。このようにして２５６階
調表示が実現される。
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行う。それぞれのサブフィールドは、リ
フレッシュした１画面分のデータの書込みを行うアドレ
ス期間と、そのサブフィールドの輝度レベルを決めるサ
スティン期間で構成される。アドレス期間では、最初全
画面同時に各ピクセルに初期的に壁電荷が形成され、そ
の後サスティンパルスが全画面に与えられ表示を行う。
サブフィールドの明るさはサスティンパルスの数に比例
し、所定の輝度に設定される。このようにして２５６階
調表示が実現される。
【０００４】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、扱う
信号のビット数を増やせば、画質は向上するが、発光輝
度が低下し、逆に扱う信号のビット数を減らせば、発光
輝度が増加するが、階調表示が少なくなり、画質の低下
を招く。
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、扱う
信号のビット数を増やせば、画質は向上するが、発光輝
度が低下し、逆に扱う信号のビット数を減らせば、発光
輝度が増加するが、階調表示が少なくなり、画質の低下
を招く。
【０００５】従来、上述のような問題点の解決と、規則
的な繰り返しパターンである擬似紋様の出現防止のた
め、誤差検出処理をするとともに、擬似ランダムパルス
を付加した擬似中間調処理をする誤差拡散回路２８が提
案されている。
的な繰り返しパターンである擬似紋様の出現防止のた
め、誤差検出処理をするとともに、擬似ランダムパルス
を付加した擬似中間調処理をする誤差拡散回路２８が提
案されている。
【０００６】図５により詳細に説明すると、誤差検出回
路３５にて入力信号と出力信号との差をとって誤差信号
を出力し、これに荷重回路４０、４１で重み付けをして
誤差荷重信号を出力する。そして、垂直方向加算回路３
１、水平方向加算回路３２によって誤差を組み入れて拡
散させた拡散出力信号をビット変換回路３３に送り、こ
のビット変換回路３３でｎビットで量子化された拡散出
力信号を、ｍ（≦ｎ−１）ビットに変換して映像出力端
子３４からＰＤＰへ駆動信号として出力する。このよう
にして、原映像入力信号を誤差の組み入れで拡散させ、
かつ、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。
路３５にて入力信号と出力信号との差をとって誤差信号
を出力し、これに荷重回路４０、４１で重み付けをして
誤差荷重信号を出力する。そして、垂直方向加算回路３
１、水平方向加算回路３２によって誤差を組み入れて拡
散させた拡散出力信号をビット変換回路３３に送り、こ
のビット変換回路３３でｎビットで量子化された拡散出
力信号を、ｍ（≦ｎ−１）ビットに変換して映像出力端
子３４からＰＤＰへ駆動信号として出力する。このよう
にして、原映像入力信号を誤差の組み入れで拡散させ、
かつ、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。
【０００７】また、以上のような誤差拡散などの処理に
起因して規則的な繰り返しパターンである擬似紋様が出
現する。これを防止するため、誤差拡散回路２８におい
て、原画質を劣化させない程度のランダムな補正値を加
算および／または減算することが行われる。具体的に
は、図５に示すような擬似ランダムパルス発生回路２１
により発生した擬似ランダムパルス信号を、補正加算回
路１６で誤差拡散回路２８中の信号に加算する。この補
正値は、原画質を劣化させない、誤差荷重出力値以下の
補正量を出力する。この補正量は、一定の補正値であれ
ば、再び規則的パターンが繰返し発生して擬似紋様とな
るが、ランダムな値であるから、駆動信号は連続した同
一値とならない。したがって、表示パネルで擬似紋様が
発生するのを防止（抑制）するものである。なお、１０
は垂直同期信号入力端子、１１は水平同期信号入力端
子、１２はクロック信号入力端子である。
起因して規則的な繰り返しパターンである擬似紋様が出
現する。これを防止するため、誤差拡散回路２８におい
て、原画質を劣化させない程度のランダムな補正値を加
算および／または減算することが行われる。具体的に
は、図５に示すような擬似ランダムパルス発生回路２１
により発生した擬似ランダムパルス信号を、補正加算回
路１６で誤差拡散回路２８中の信号に加算する。この補
正値は、原画質を劣化させない、誤差荷重出力値以下の
補正量を出力する。この補正量は、一定の補正値であれ
ば、再び規則的パターンが繰返し発生して擬似紋様とな
るが、ランダムな値であるから、駆動信号は連続した同
一値とならない。したがって、表示パネルで擬似紋様が
発生するのを防止（抑制）するものである。なお、１０
は垂直同期信号入力端子、１１は水平同期信号入力端
子、１２はクロック信号入力端子である。
【０００８】
【発明が解決しようとする課題】しかるに、図５に示す
従来の擬似ランダムパルス発生回路２１では、ランダム
パルスの発生には、垂直同期信号入力端子１０からの垂
直同期信号を用いて初期化を行い、１フレーム期間の映
像期間も、ブランキング期間も常にランダムパルスを発
生させていた。このため、映像信号源によっては、垂直
・水平同期信号が不安定なことがあり、このような場
合、従来の擬似ランダムパルス発生回路２１では、フレ
ーム間で付加するランダムパルスの位相がずれ、映像に
悪影響与え、ライン単位でのノイズの変動が目立つよう
になるという問題があった。
従来の擬似ランダムパルス発生回路２１では、ランダム
パルスの発生には、垂直同期信号入力端子１０からの垂
直同期信号を用いて初期化を行い、１フレーム期間の映
像期間も、ブランキング期間も常にランダムパルスを発
生させていた。このため、映像信号源によっては、垂直
・水平同期信号が不安定なことがあり、このような場
合、従来の擬似ランダムパルス発生回路２１では、フレ
ーム間で付加するランダムパルスの位相がずれ、映像に
悪影響与え、ライン単位でのノイズの変動が目立つよう
になるという問題があった。
【０００９】本発明は、垂直同期信号で初期化したラン
ダムパルスをブランキング信号を用いて映像期間のみ動
作するようにして、フレーム間で付加するランダムパル
スの位相がずれたり、映像に悪影響与えたりしないもの
を得ることを目的とするものである。
ダムパルスをブランキング信号を用いて映像期間のみ動
作するようにして、フレーム間で付加するランダムパル
スの位相がずれたり、映像に悪影響与えたりしないもの
を得ることを目的とするものである。
【００１０】
【問題を解決するための手段】本発明は、ディジタル化
された入力映像信号に、再現誤差を加算するとともに、
擬似紋様の出現防止のため擬似ランダムパルス発生回路
２１によるランダムな補正値を加算して拡散出力信号を
得、この拡散出力信号を入力ビットより少ないビットの
信号に変換して表示パネルへ出力する回路において、前
記擬似ランダムパルス発生回路２１に、垂直同期信号で
初期化したランダムパルスを映像期間のみ動作するよう
にするためのランダムパルス制御回路１４を結合してな
ることを特徴とする擬似中間調処理回路である。
された入力映像信号に、再現誤差を加算するとともに、
擬似紋様の出現防止のため擬似ランダムパルス発生回路
２１によるランダムな補正値を加算して拡散出力信号を
得、この拡散出力信号を入力ビットより少ないビットの
信号に変換して表示パネルへ出力する回路において、前
記擬似ランダムパルス発生回路２１に、垂直同期信号で
初期化したランダムパルスを映像期間のみ動作するよう
にするためのランダムパルス制御回路１４を結合してな
ることを特徴とする擬似中間調処理回路である。
【００１１】
【作用】誤差検出回路３５により原映像入力信号を誤差
を組み入れて拡散させ、かつ、原映像入力信号よりも少
ないビット数の信号により、発光輝度が低下することな
く、しかも、滑らかな応答が得られることは既に説明し
たとおりである。同時に、垂直同期信号入力端子１０に
入力した垂直同期信号により、擬似ランダムパルス発生
回路２１がリセットされ、ランダムパルス出力端子２９
から出力するランダムパルスが初期化される。ランダム
パルス制御回路１４は、ブランキング期間だけクロック
信号が止められるか、データを保持するかして、映像期
間だけ出力する。これにより擬似ランダムパルス発生回
路２１から所定の周期単位でランダム信号を発生し、垂
直・水平同期に揺らぎがあってもその影響を受けずに擬
似紋様を除去し、ノイズを目立たなくする。
を組み入れて拡散させ、かつ、原映像入力信号よりも少
ないビット数の信号により、発光輝度が低下することな
く、しかも、滑らかな応答が得られることは既に説明し
たとおりである。同時に、垂直同期信号入力端子１０に
入力した垂直同期信号により、擬似ランダムパルス発生
回路２１がリセットされ、ランダムパルス出力端子２９
から出力するランダムパルスが初期化される。ランダム
パルス制御回路１４は、ブランキング期間だけクロック
信号が止められるか、データを保持するかして、映像期
間だけ出力する。これにより擬似ランダムパルス発生回
路２１から所定の周期単位でランダム信号を発生し、垂
直・水平同期に揺らぎがあってもその影響を受けずに擬
似紋様を除去し、ノイズを目立たなくする。
【００１２】
【実施例】以下、本発明の実施例を図１ないし図４によ
り説明する。これらの図において、図５と同一部分は同
一符号とする。３０は、ｎビットの原画素Ａ（ｉ，ｊ）
の映像信号入力端子で、この映像信号入力端子３０は、
垂直方向加算回路３１、補正加算回路１６および水平方
向加算回路３２を経、さらにビット変換回路３３でビッ
ト数を減らす処理をして映像出力端子３４に接続され
る。前記垂直方向加算回路３１と水平方向加算回路３２
は再現誤差加算回路を構成している。また、前記補正加
算回路１６には、擬似ランダムパルス発生回路２１が接
続され、さらに本発明によるランダムパルス制御回路１
４が接続されている。
り説明する。これらの図において、図５と同一部分は同
一符号とする。３０は、ｎビットの原画素Ａ（ｉ，ｊ）
の映像信号入力端子で、この映像信号入力端子３０は、
垂直方向加算回路３１、補正加算回路１６および水平方
向加算回路３２を経、さらにビット変換回路３３でビッ
ト数を減らす処理をして映像出力端子３４に接続され
る。前記垂直方向加算回路３１と水平方向加算回路３２
は再現誤差加算回路を構成している。また、前記補正加
算回路１６には、擬似ランダムパルス発生回路２１が接
続され、さらに本発明によるランダムパルス制御回路１
４が接続されている。
【００１３】前記水平方向加算回路３２の出力側には誤
差検出回路３５が接続されている。この誤差検出回路３
５は、入力信号と出力信号との差を演算して誤差検出信
号を出力し、これに所定の重み付けをした誤差荷重信号
を出力する荷重回路４０、４１が接続されている。
差検出回路３５が接続されている。この誤差検出回路３
５は、入力信号と出力信号との差を演算して誤差検出信
号を出力し、これに所定の重み付けをした誤差荷重信号
を出力する荷重回路４０、４１が接続されている。
【００１４】前記誤差検出回路３５の荷重回路４０と４
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。このようにして誤差拡散回路２８が
構成されている。
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。このようにして誤差拡散回路２８が
構成されている。
【００１５】前記本発明によるランダムパルス制御回路
１４は、垂直同期信号で初期化したランダムパルスを映
像期間のみ動作するようにするためのもので、垂直同期
信号入力端子１０、クロック信号入力端子１２およびブ
ランキング信号入力端子１３が接続されている。前記ラ
ンダムパルス制御回路１４と擬似ランダムパルス発生回
路２１の第１実施例が図３に示され、第２実施例が図４
に示される。
１４は、垂直同期信号で初期化したランダムパルスを映
像期間のみ動作するようにするためのもので、垂直同期
信号入力端子１０、クロック信号入力端子１２およびブ
ランキング信号入力端子１３が接続されている。前記ラ
ンダムパルス制御回路１４と擬似ランダムパルス発生回
路２１の第１実施例が図３に示され、第２実施例が図４
に示される。
【００１６】第１実施例を示す図３において、前記ラン
ダムパルス制御回路１４は、２個のＤ型のＤ型フリップ
フロップ回路１７、１８と、クロック信号を反転するノ
ット回路１９と、ブランキング期間以外の映像期間のみ
クロック信号を通すアンド回路２０とからなる。また、
前記擬似ランダムパルス発生回路２１は、３個のＤ型フ
リップフロップ回路２２、２３、２４と、１個の排他的
オア回路２５からなる３次の場合を示している。次数を
増やすことにより、ランダムパルスの周期が大きくなる
ので、より好ましい。
ダムパルス制御回路１４は、２個のＤ型のＤ型フリップ
フロップ回路１７、１８と、クロック信号を反転するノ
ット回路１９と、ブランキング期間以外の映像期間のみ
クロック信号を通すアンド回路２０とからなる。また、
前記擬似ランダムパルス発生回路２１は、３個のＤ型フ
リップフロップ回路２２、２３、２４と、１個の排他的
オア回路２５からなる３次の場合を示している。次数を
増やすことにより、ランダムパルスの周期が大きくなる
ので、より好ましい。
【００１７】つぎに、本発明の作用を説明する。誤差検
出回路３５により原映像入力信号を誤差を組み入れて拡
散させ、かつ、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られることは既に説明したとおりであ
る。
出回路３５により原映像入力信号を誤差を組み入れて拡
散させ、かつ、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られることは既に説明したとおりであ
る。
【００１８】図３に示した本発明による第１実施例の作
用を図２に基づき説明する。垂直同期信号入力端子１０
に入力した図２（ａ）に示す垂直同期信号により、擬似
ランダムパルス発生回路２１のＤ型フリップフロップ回
路２２、２３、２４がリセットされ、ランダムパルス出
力端子２９から出力するランダムパルスが初期化され
る。前段のＤ型フリップフロップ回路１７に、ブランキ
ング信号入力端子１３のブランキング信号と、クロック
信号入力端子１２のクロック信号が入力し、さらに後段
のＤ型フリップフロップ回路１８に前段のＤ型フリップ
フロップ回路１７の出力とノット回路１９の反転したク
ロック信号が入力して後段のＤ型フリップフロップ回路
１８の出力として（ｃ）に示すような信号が現われ、こ
れによりアンド回路２０のゲートを開閉制御する。この
結果、擬似ランダムパルス発生回路２１へのクロック信
号は、ブランキング期間だけ止められてしまい、映像期
間だけ出力する。この映像期間のクロック信号により擬
似ランダムパルス発生回路２１から所定の周期単位でラ
ンダム信号を発生する。
用を図２に基づき説明する。垂直同期信号入力端子１０
に入力した図２（ａ）に示す垂直同期信号により、擬似
ランダムパルス発生回路２１のＤ型フリップフロップ回
路２２、２３、２４がリセットされ、ランダムパルス出
力端子２９から出力するランダムパルスが初期化され
る。前段のＤ型フリップフロップ回路１７に、ブランキ
ング信号入力端子１３のブランキング信号と、クロック
信号入力端子１２のクロック信号が入力し、さらに後段
のＤ型フリップフロップ回路１８に前段のＤ型フリップ
フロップ回路１７の出力とノット回路１９の反転したク
ロック信号が入力して後段のＤ型フリップフロップ回路
１８の出力として（ｃ）に示すような信号が現われ、こ
れによりアンド回路２０のゲートを開閉制御する。この
結果、擬似ランダムパルス発生回路２１へのクロック信
号は、ブランキング期間だけ止められてしまい、映像期
間だけ出力する。この映像期間のクロック信号により擬
似ランダムパルス発生回路２１から所定の周期単位でラ
ンダム信号を発生する。
【００１９】つぎに、第２実施例を示す図４において、
前記ランダムパルス制御回路１４は、マルチプレクサか
らなるセレクタ１５で構成されている。また、前記擬似
ランダムパルス発生回路２１は、３個のＤ型フリップフ
ロップ回路２２、２３、２４と、１個の排他的オア回路
２５と、２個のマルチプレクサ２６、２７とからなる３
次の場合を示している。次数はこの例に限らなず、次数
を増やすことにより、ランダムパルスの周期が大きくな
るので、より好ましいことは前記同様である。
前記ランダムパルス制御回路１４は、マルチプレクサか
らなるセレクタ１５で構成されている。また、前記擬似
ランダムパルス発生回路２１は、３個のＤ型フリップフ
ロップ回路２２、２３、２４と、１個の排他的オア回路
２５と、２個のマルチプレクサ２６、２７とからなる３
次の場合を示している。次数はこの例に限らなず、次数
を増やすことにより、ランダムパルスの周期が大きくな
るので、より好ましいことは前記同様である。
【００２０】つぎに、図４に示した本発明による第２実
施例の作用を説明すると、垂直同期信号入力端子１０に
入力した図２（ａ）に示す垂直同期信号により、擬似ラ
ンダムパルス発生回路２１のＤ型フリップフロップ回路
２２、２３、２４がリセットされ、ランダムパルス出力
端子２９から出力するランダムパルスが初期化される。
セレクタ１５に、ブランキング信号入力端子１３のブラ
ンキング信号が入力し、Ｈ信号のとき、データをつぎへ
送り、Ｌ信号のとき自己のデータを帰還して保持する。
この結果、図３と同様、擬似ランダムパルス発生回路２
１は、ブランキング期間だけ止められてしまい、映像期
間だけ所定の周期単位でランダム信号を発生する。
施例の作用を説明すると、垂直同期信号入力端子１０に
入力した図２（ａ）に示す垂直同期信号により、擬似ラ
ンダムパルス発生回路２１のＤ型フリップフロップ回路
２２、２３、２４がリセットされ、ランダムパルス出力
端子２９から出力するランダムパルスが初期化される。
セレクタ１５に、ブランキング信号入力端子１３のブラ
ンキング信号が入力し、Ｈ信号のとき、データをつぎへ
送り、Ｌ信号のとき自己のデータを帰還して保持する。
この結果、図３と同様、擬似ランダムパルス発生回路２
１は、ブランキング期間だけ止められてしまい、映像期
間だけ所定の周期単位でランダム信号を発生する。
【００２１】このように、映像期間だけ所定の周期単位
でランダム信号を発生するので、垂直・水平同期に揺ら
ぎがあってもその影響を受けずに擬似紋様を除去し、ノ
イズを目立たなくすることができる。
でランダム信号を発生するので、垂直・水平同期に揺ら
ぎがあってもその影響を受けずに擬似紋様を除去し、ノ
イズを目立たなくすることができる。
【００２２】前記実施例では、表示パネルがＰＤＰの場
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。
【００２３】
【発明の効果】本発明は、擬似ランダムパルス発生回路
２１に、垂直同期信号で初期化したランダムパルスを映
像期間のみ動作するようにするためのランダムパルス制
御回路１４を結合したので、垂直・水平同期に揺らぎが
あってもその影響を受けずに擬似紋様を除去し、ノイズ
を目立たなくすることができる。
２１に、垂直同期信号で初期化したランダムパルスを映
像期間のみ動作するようにするためのランダムパルス制
御回路１４を結合したので、垂直・水平同期に揺らぎが
あってもその影響を受けずに擬似紋様を除去し、ノイズ
を目立たなくすることができる。
【図１】本発明による擬似中間調処理回路の一実施例を
示すブロック図である。
示すブロック図である。
【図２】本発明回路による動作作用説明のためのタイミ
ング波形図である。
ング波形図である。
【図３】本発明によるランダムパルス制御回路１４と擬
似ランダムパルス発生回路２１の第１実施例を示すブロ
ック図である。
似ランダムパルス発生回路２１の第１実施例を示すブロ
ック図である。
【図４】本発明によるランダムパルス制御回路１４と擬
似ランダムパルス発生回路２１の第２実施例を示すブロ
ック図である。
似ランダムパルス発生回路２１の第２実施例を示すブロ
ック図である。
【図５】従来の擬似中間調処理回路のブロック図であ
る。
る。
１０…垂直同期信号入力端子、１１…水平同期信号入力
端子、１２…クロック信号入力端子、１３…ブランキン
グ信号入力端子、１４…ランダムパルス制御回路、１５
…セレクタ、１６…補正加算回路、１７…Ｄ型フリップ
フロップ回路、１８…Ｄ型フリップフロップ回路、１９
…ノット回路、２０…アンド回路、２１…擬似ランダム
パルス発生回路、２２…Ｄ型フリップフロップ回路、２
３…Ｄ型フリップフロップ回路、２４…Ｄ型フリップフ
ロップ回路、２５…排他的オア回路、２６…マルチプレ
クサ、２７…マルチプレクサ、２８…誤差拡散回路、２
９…ランダムパルス出力端子、３０…映像信号入力端
子、３１…垂直方向加算回路、３２…水平方向加算回
路、３３…ビット変換回路、３４…映像出力端子、３５
…誤差検出回路、３６…ｈライン遅延回路、３７…ｄド
ット遅延回路、４０…荷重回路、４１…荷重回路。
端子、１２…クロック信号入力端子、１３…ブランキン
グ信号入力端子、１４…ランダムパルス制御回路、１５
…セレクタ、１６…補正加算回路、１７…Ｄ型フリップ
フロップ回路、１８…Ｄ型フリップフロップ回路、１９
…ノット回路、２０…アンド回路、２１…擬似ランダム
パルス発生回路、２２…Ｄ型フリップフロップ回路、２
３…Ｄ型フリップフロップ回路、２４…Ｄ型フリップフ
ロップ回路、２５…排他的オア回路、２６…マルチプレ
クサ、２７…マルチプレクサ、２８…誤差拡散回路、２
９…ランダムパルス出力端子、３０…映像信号入力端
子、３１…垂直方向加算回路、３２…水平方向加算回
路、３３…ビット変換回路、３４…映像出力端子、３５
…誤差検出回路、３６…ｈライン遅延回路、３７…ｄド
ット遅延回路、４０…荷重回路、４１…荷重回路。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０９Ｇ 5/00 Ｇ０９Ｇ 5/00 ５２０Ｊ
(72)発明者 小野寺 純一
神奈川県川崎市高津区末長1116番地 株
式会社富士通ゼネラル内
(72)発明者 傳田 勇人
神奈川県川崎市高津区末長1116番地 株
式会社富士通ゼネラル内
(56)参考文献 特開 平３−291691（ＪＰ，Ａ)
特開 平５−114999（ＪＰ，Ａ)
特開 平５−199413（ＪＰ，Ａ)
特開 平６−6323（ＪＰ，Ａ)
特開 平６−162185（ＪＰ，Ａ)
実開 平２−116136（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/20 641
G09G 3/20 612
G09G 3/20 642
G06T 5/00 200
G09G 5/00
Claims (5)
- 【請求項１】 ディジタル化された入力映像信号に、再
現誤差を加算するとともに、擬似紋様の出現防止のため
擬似ランダムパルス発生回路２１によるランダムな補正
値を加算して拡散出力信号を得、この拡散出力信号を入
力ビットより少ないビットの信号に変換して表示パネル
へ出力する回路において、前記擬似ランダムパルス発生
回路２１に、垂直同期信号で初期化したランダムパルス
を映像期間のみ動作するようにするためのランダムパル
ス制御回路１４を結合してなることを特徴とする擬似中
間調処理回路。 - 【請求項２】 ランダムパルス制御回路１４は、２個の
Ｄ型フリップフロップ回路と、ノット回路と、アンド回
路からなり、映像期間のみクロック信号を擬似ランダム
パルス発生回路２１に送って、ランダムパルスを生成す
るようにした請求項１記載の擬似中間調処理回路。 - 【請求項３】 擬似ランダムパルス発生回路２１は、複
数のＤ型フリップフロップ回路と、１個の排他的オア回
路からなる請求項２記載の擬似中間調処理回路。 - 【請求項４】 ランダムパルス制御回路１４は、１個の
マルチプレクサからなるセレクタで構成し、映像期間の
みデータを擬似ランダムパルス発生回路２１に送って、
ランダムパルスを生成するようにした請求項１記載の擬
似中間調処理回路。 - 【請求項５】 擬似ランダムパルス発生回路２１は、複
数のＤ型フリップフロップ回路と、複数のマルチプレク
サと、１個の排他的オア回路からなる請求項４記載の擬
似中間調処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26833594A JP3500732B2 (ja) | 1994-10-06 | 1994-10-06 | 擬似中間調処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26833594A JP3500732B2 (ja) | 1994-10-06 | 1994-10-06 | 擬似中間調処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08106265A JPH08106265A (ja) | 1996-04-23 |
| JP3500732B2 true JP3500732B2 (ja) | 2004-02-23 |
Family
ID=17457120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26833594A Expired - Fee Related JP3500732B2 (ja) | 1994-10-06 | 1994-10-06 | 擬似中間調処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500732B2 (ja) |
-
1994
- 1994-10-06 JP JP26833594A patent/JP3500732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08106265A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
| KR20010092247A (ko) | 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법 | |
| JPH0844313A (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3089960B2 (ja) | 誤差拡散回路 | |
| JP3572685B2 (ja) | 擬似中間調処理方法および回路 | |
| JP3500732B2 (ja) | 擬似中間調処理回路 | |
| JP3312529B2 (ja) | ディスプレイ装置の駆動方法 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP3482776B2 (ja) | 複数画面表示用誤差拡散回路 | |
| JP3493864B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3484895B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| KR100289903B1 (ko) | 중간조화상표시방법및그장치 | |
| JP3593799B2 (ja) | 複数画面表示装置の誤差拡散回路 | |
| JP3209017B2 (ja) | 擬似中間調処理回路 | |
| JP3232921B2 (ja) | 擬似紋様処理回路 | |
| JP3334440B2 (ja) | 誤差拡散回路 | |
| JP3484894B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JPH08146908A (ja) | ディスプレイ駆動方法および装置 | |
| JPH08179720A (ja) | 誤差演算回路 | |
| JP3449083B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3309592B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP3346107B2 (ja) | 誤差拡散処理回路 | |
| JPH0990902A (ja) | 擬似中間調処理回路 | |
| JP3322073B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP3521592B2 (ja) | ディスプレイ装置の誤差拡散処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |