JPH08179720A

JPH08179720A - 誤差演算回路

Info

Publication number: JPH08179720A
Application number: JP6336261A
Authority: JP
Inventors: Masayuki Kobayashi; 正幸小林; Masamichi Nakajima; 正道中島; Asao Kosakai; 朝郎小坂井; Junichi Onodera; 純一小野寺; Isato Denda; 勇人傳田
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1994-12-22
Filing date: 1994-12-22
Publication date: 1996-07-12

Abstract

(57)【要約】【目的】誤差拡散処理において、水平方向の誤差拡散
処理における演算処理を向上させ、高い周波数でのデー
タの処理を可能とする回路を得ることを目的とする。【構成】入力映像信号に、水平方向の再現誤差を水平
方向加算回路３２により加算して拡散出力信号を得、こ
の拡散出力信号を入力ビットより少ないビットの信号に
変換して表示パネルへ出力する回路において、水平方向
加算回路３２と並列にオーバーフロー・アンダーフロー
検出回路４４を結合し、入力データと誤差データとから
直接オーバーフロー・アンダーフロー処理回路４３にて
オーバーフロー・アンダーフローを判定するようにした
ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（ＰＤＰ）、液晶ディスプレイパネル（ＬＣＤ
Ｐ）などの表示装置において、誤差拡散処理における誤
差の演算処理速度を向上させた誤差演算回路に関するも
のである。

【０００２】

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、このうちＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが、階調表示に関しては、試
作レベルで最大６４階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法（ＡＤＳサブフィー
ルド法）による将来の２５６階調の手法が提案されてい
る。

【０００３】これは、１フレームが、輝度の相対比１、
２、４、８、１６、３２、６４、誤差拡散回路２８の８
個のサブフィールドで構成され、８画面の輝度の組み合
わせで２５６階調の表示を行う。それぞれのサブフィー
ルドは、リフレッシュした１画面分のデータの書込みを
行うアドレス期間と、そのサブフィールドの輝度レベル
を決めるサスティン期間で構成される。アドレス期間で
は、最初全画面同時に各ピクセルに初期的に壁電荷が形
成され、その後サスティンパルスが全画面に与えられ表
示を行う。サブフィールドの明るさはサスティンパルス
の数に比例し、所定の輝度に設定される。このようにし
て２５６階調表示が実現される。

【０００４】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、扱う
信号のビット数を増やせば、画質は向上するが、発光輝
度が低下し、逆に扱う信号のビット数を減らせば、発光
輝度が増加するが、階調表示が少なくなり、画質の低下
を招く。

【０００５】従来、上述のような問題点の解決と、規則
的な繰り返しパターンである擬似紋様の出現防止のた
め、誤差検出処理をする誤差拡散回路２８が提案されて
いる。

【０００６】図２により詳細に説明すると、映像信号入
力端子３０に入力したｎビットの原画素信号を誤差検出
回路３５にて入力データと記憶された前データとの差を
とって誤差信号を出力し、これに荷重回路４０、４１で
重み付けをして誤差荷重信号を出力する。そして、垂直
方向加算回路３１、水平方向加算回路３２によって誤差
を組み入れて拡散させた拡散出力信号をビット変換回路
３３に送り、このビット変換回路３３でｎビットで量子
化された拡散出力信号を、ｍ（≦ｎ−１）ビットに変換
して映像出力端子３４からＰＤＰへ駆動信号として出力
する。このようにして、原映像入力信号を誤差の組み入
れで拡散させ、かつ、原映像入力信号よりも少ないビッ
ト数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。

【０００７】また、以上のような誤差拡散処理におい
て、水平方向加算回路３２のオーバーフロー（ＯＶＦ）
・アンダーフロー（ＵＤＦ）処理は、水平方向加算回路
３２のキャリーアウトを用いて、この水平方向加算回路
３２の後段に挿入されたオーバーフロー・アンダーフロ
ー検出回路４２で検出した後、オーバーフロー・アンダ
ーフロー処理回路４３で行っていた。

【０００８】

【発明が解決しようとする課題】しかるに、図２に示す
従来の誤差拡散回路２８では、垂直方向の加算処理は十
分な時間的余裕があるが、水平方向加算回路３２による
水平方向の加算処理は、１ドット１クロックという高速
で処理しなければならない。ところが、オーバーフロー
・アンダーフロー検出回路４２が水平方向加算回路３２
の加算処理のあとで行われるため、下位ビットからのキ
ャリーの伝達とオーバーフロー（ＯＶＦ）・アンダーフ
ロー（ＵＤＦ）判定用のゲートの遅延が加算され、演算
速度が低下し、高い周波数でのデータの処理ができない
という問題があった。

【０００９】本発明は、誤差拡散処理において、特に水
平方向の誤差拡散処理における演算処理を向上させ、高
い周波数でのデータの処理を可能とする回路を得ること
を目的とするものである。

【００１０】

【問題を解決するための手段】本発明は、ディジタル化
された入力映像信号に、少なくとも水平方向の再現誤差
を水平方向加算回路３２により加算して拡散出力信号を
得、この拡散出力信号を入力ビットより少ないビットの
信号に変換して表示パネルへ出力する回路において、前
記水平方向加算回路３２と並列にオーバーフロー・アン
ダーフロー検出回路４４を結合し、入力データと誤差デ
ータとから直接オーバーフロー・アンダーフロー処理回
路４３にてオーバーフロー・アンダーフローを判定する
ようにしたことを特徴とする誤差演算回路である。

【００１１】

【作用】荷重回路４１の水平方向の誤差出力は、ｄドッ
ト遅延回路３７から再現誤差を出力し、入力したｎビッ
トの原画素信号と水平方向加算回路３２で加算する。同
時に、オーバーフロー・アンダーフロー検出回路４４で
は、映像信号入力端子３０からの入力データとｄドット
遅延回路３７からの誤差データが入力し、オーバーフロ
ー（ＯＶＦ）・アンダーフロー（ＵＤＦ）の判定処理
を、前記水平方向加算回路３２の加算処理と平行して行
う。そして、オーバーフロー・アンダーフロー処理回路
４３にてオーバーフロー（ＯＶＦ）・アンダーフロー
（ＵＤＦ）の処理をして遅延回路２９を介して拡散出力
信号をビット変換回路３３に送り、このビット変換回路
３３でｎビットで量子化された拡散出力信号を、ｍ（≦
ｎ−１）ビットに変換して映像出力端子３４からＰＤＰ
へ駆動信号として出力する。

【００１２】

【実施例】以下、本発明の実施例を図１により説明す
る。これらの図において、図２と同一部分は同一符号と
する。３０は、ｎビットの原画素Ａ（ｉ，ｊ）の映像信
号入力端子で、この映像信号入力端子３０は、垂直方向
加算回路３１、水平方向加算回路３２、オーバーフロー
・アンダーフロー処理回路４３、遅延回路２９を経て、
ビット数を減らす処理をするビット変換回路３３を介し
て映像出力端子３４に接続される。前記垂直方向加算回
路３１と水平方向加算回路３２は再現誤差加算回路を構
成している。また、前記水平方向加算回路３２と並列に
オーバーフロー・アンダーフロー検出回路４４が設けら
れている。

【００１３】前記オーバーフロー・アンダーフロー処理
回路４３の出力側には、誤差検出回路３５が接続されて
いる。この誤差検出回路３５は、加算回路３９により入
力のデータとＲＯＭ３８のデータとの和を演算して誤差
検出信号を出力し、これに所定の重み付けをした誤差荷
重信号を出力する荷重回路４０、４１が接続されてい
る。

【００１４】前記一方の荷重回路４０の出力側は、ｈラ
イン遅延回路３６を介して前記垂直方向加算回路３１に
結合している。前記ｈライン遅延回路３６は、前記荷重
回路４０から出力する誤差荷重出力信号をｈライン遅延
するもので、原画素Ａ（ｉ，ｊ）よりｈライン前の画素
についての再現誤差（例えば、ｈ＝１のときは１ライン
だけ過去に生じた再現誤差Ｅ（ｉ，ｊ−１））を出力す
る。また、前記荷重回路４０の出力側は、ｄドット遅延
回路３７を介して前記水平方向加算回路３２とオーバー
フロー・アンダーフロー検出回路４４に結合している。
前記ｄドット遅延回路３７は、前記荷重回路４１から出
力する誤差荷重出力信号をｄドット遅延するもので、原
画素Ａ（ｉ，ｊ）よりｄドット前の画素についての再現
誤差（例えば、ｄ＝１のときは１ドットだけ過去に生じ
た再現誤差Ｅ（ｉ−１，ｊ））を出力する。このように
して本発明の誤差拡散回路２８が構成されている。

【００１５】つぎに、本発明の誤差拡散回路２８の作用
を説明する。映像信号入力端子３０に入力したｎビット
の原画素信号を誤差検出回路３５に送り、加算回路３９
にて入力データとＲＯＭ３８の記憶されたデータとの和
をとって誤差信号を出力し、これに荷重回路４０、４１
で重み付けをして誤差荷重信号を出力する。前記一方の
荷重回路４０の誤差荷重信号は、ｈライン遅延回路３６
に送られ、前記荷重回路４０から出力する誤差荷重出力
信号をｈライン遅延し、原画素Ａ（ｉ，ｊ）よりｈライ
ン前の画素についての再現誤差（例えば、ｈ＝１のとき
は１ラインだけ過去に生じた再現誤差Ｅ（ｉ，ｊ−
１））を出力し、映像信号入力端子３０に入力したｎビ
ットの原画素信号と垂直方向加算回路３１で加算する。

【００１６】また、前記他方の荷重回路４１の出力は、
ｄドット遅延回路３７に送られ、前記荷重回路４１から
出力する誤差荷重出力信号をｄドット遅延し、原画素Ａ
（ｉ，ｊ）よりｄドット前の画素についての再現誤差
（例えば、ｄ＝１のときは１ドットだけ過去に生じた再
現誤差Ｅ（ｉ−１，ｊ））を出力し、映像信号入力端子
３０に入力したｎビットの原画素信号と水平方向加算回
路３２で加算する。

【００１７】同時に、オーバーフロー・アンダーフロー
検出回路４４では、映像信号入力端子３０からの入力デ
ータとｄドット遅延回路３７からの誤差データが入力
し、オーバーフロー（ＯＶＦ）・アンダーフロー（ＵＤ
Ｆ）の判定処理を、前記水平方向加算回路３２の加算処
理と平行して行う。そして、オーバーフロー・アンダー
フロー処理回路４３にてオーバーフロー（ＯＶＦ）・ア
ンダーフロー（ＵＤＦ）の処理をして遅延回路２９を介
して拡散出力信号をビット変換回路３３に送り、このビ
ット変換回路３３でｎビットで量子化された拡散出力信
号を、ｍ（≦ｎ−１）ビットに変換して映像出力端子３
４からＰＤＰへ駆動信号として出力する。

【００１８】前記実施例では、表示パネルがＰＤＰの場
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。

【００１９】

【発明の効果】本発明は、誤差拡散処理において、水平
方向加算回路３２と並列にオーバーフロー・アンダーフ
ロー検出回路４４を結合し、入力データと誤差データと
から直接オーバーフロー・アンダーフロー処理回路４３
にてオーバーフロー（ＯＶＦ）・アンダーフロー（ＵＤ
Ｆ）を判定するようにしたので、特に水平方向の誤差拡
散処理における演算処理を向上させ、高い周波数でのデ
ータの処理を可能とする回路を得ることができる。

【図面の簡単な説明】

【図１】本発明による誤差演算回路の一実施例を示すブ
ロック図である。

【図２】従来の誤差演算回路のブロック図である。

【符号の説明】

２８…誤差拡散回路、２９…遅延回路、３０…映像信号
入力端子、３１…垂直方向加算回路、３２…水平方向加
算回路、３３…ビット変換回路、３４…映像出力端子、
３５…誤差検出回路、３６…ｈライン遅延回路、３７…
ｄドット遅延回路、３８…ＲＯＭ、３９…加算回路、４
０…荷重回路、４１…荷重回路、４２…オーバーフロー
・アンダーフロー検出回路、４３…オーバーフロー・ア
ンダーフロー処理回路、４４…オーバーフロー・アンダ
ーフロー検出回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 3/36 (72)発明者小野寺純一神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者傳田勇人神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内

Claims

【特許請求の範囲】

【請求項１】ディジタル化された入力映像信号に、少
なくとも水平方向の再現誤差を水平方向加算回路３２に
より加算して拡散出力信号を得、この拡散出力信号を入
力ビットより少ないビットの信号に変換して表示パネル
へ出力する回路において、前記水平方向加算回路３２と
並列にオーバーフロー・アンダーフロー検出回路４４を
結合し、入力データと誤差データとから直接オーバーフ
ロー・アンダーフロー処理回路４３にてオーバーフロー
・アンダーフローを判定するようにしたことを特徴とす
る誤差演算回路。
【請求項２】ディジタル化された入力映像信号に、垂
直方向の再現誤差を垂直方向加算回路３１により加算す
るとともに、水平方向の再現誤差を水平方向加算回路３
２により加算して拡散出力信号を得、この拡散出力信号
を入力ビットより少ないビットの信号に変換して表示パ
ネルへ出力する回路において、前記水平方向加算回路３
２と並列にオーバーフロー・アンダーフロー検出回路４
４を結合し、入力データと誤差データとから直接オーバ
ーフロー・アンダーフロー処理回路４３にてオーバーフ
ロー・アンダーフローを判定するようにしたことを特徴
とする誤差演算回路。
【請求項３】表示パネルは、プラズマディスプレイパ
ネルからなる請求項１または２記載の誤差演算回路。
【請求項４】表示パネルは、液晶ディスプレイパネル
からなる請求項１または２記載の誤差演算回路。