JPH08115058A - 擬似中間調処理方法および回路 - Google Patents
擬似中間調処理方法および回路Info
- Publication number
- JPH08115058A JPH08115058A JP6274575A JP27457594A JPH08115058A JP H08115058 A JPH08115058 A JP H08115058A JP 6274575 A JP6274575 A JP 6274575A JP 27457594 A JP27457594 A JP 27457594A JP H08115058 A JPH08115058 A JP H08115058A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- signal
- random
- circuit
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】 ＲＡＭを用いることなく、マトリックス内で
発生した擬似ランダムパルス信号を同じ値に保持するこ
とのできる方法を得ることを目的とする。 【構成】 入力したＰ×Ｑのマトリックスの映像信号
に、再現誤差を加算するとともに、ランダムな補正値を
加算して拡散出力信号を得、これを入力ビットより少な
いビット数に変換して出力する方法において、ランダム
な補正値は、Ｐ個の乱数発生器１７、１８、…の乱数値
を各ラインの先頭で順次リセットをかけてゆくことによ
り、毎ライン同じドットの位置に各乱数発生器１７、１
８、…がパルスを発生することとなり、ＲＡＭを用いる
ことなく、Ｐ×Ｑのマトリックス毎に乱数を発生、保持
し、規則的な繰り返し信号がなくなり、ノイズを目立た
なくすることができる。
発生した擬似ランダムパルス信号を同じ値に保持するこ
とのできる方法を得ることを目的とする。 【構成】 入力したＰ×Ｑのマトリックスの映像信号
に、再現誤差を加算するとともに、ランダムな補正値を
加算して拡散出力信号を得、これを入力ビットより少な
いビット数に変換して出力する方法において、ランダム
な補正値は、Ｐ個の乱数発生器１７、１８、…の乱数値
を各ラインの先頭で順次リセットをかけてゆくことによ
り、毎ライン同じドットの位置に各乱数発生器１７、１
８、…がパルスを発生することとなり、ＲＡＭを用いる
ことなく、Ｐ×Ｑのマトリックス毎に乱数を発生、保持
し、規則的な繰り返し信号がなくなり、ノイズを目立た
なくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（ＰＤＰ）、液晶ディスプレイパネル（ＬＣＤ
Ｐ）などの表示装置において、駆動信号のビット数を低
減して発光輝度を増加しても、画質の低下を招くことの
ないようにした擬似中間調処理方法および回路に関する
ものである。
パネル（ＰＤＰ）、液晶ディスプレイパネル（ＬＣＤ
Ｐ）などの表示装置において、駆動信号のビット数を低
減して発光輝度を増加しても、画質の低下を招くことの
ないようにした擬似中間調処理方法および回路に関する
ものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、このうちＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが、階調表示に関しては、試
作レベルで最大６４階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法（ＡＤＳサブフィー
ルド法）による将来の２５６階調の手法が提案されてい
る。
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、このうちＡＣ型ＰＤＰでは、輝度と寿命については
十分な特性が得られているが、階調表示に関しては、試
作レベルで最大６４階調表示までの報告しかなかった。
最近、アドレス・表示分離型駆動法（ＡＤＳサブフィー
ルド法）による将来の２５６階調の手法が提案されてい
る。
【０００３】これは、１フレームが、輝度の相対比１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行う。それぞれのサブフィールドは、リ
フレッシュした１画面分のデータの書込みを行うアドレ
ス期間と、そのサブフィールドの輝度レベルを決めるサ
スティン期間で構成される。アドレス期間では、最初全
画面同時に各ピクセルに初期的に壁電荷が形成され、そ
の後サスティンパルスが全画面に与えられ表示を行う。
サブフィールドの明るさはサスティンパルスの数に比例
し、所定の輝度に設定される。このようにして２５６階
調表示が実現される。
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行う。それぞれのサブフィールドは、リ
フレッシュした１画面分のデータの書込みを行うアドレ
ス期間と、そのサブフィールドの輝度レベルを決めるサ
スティン期間で構成される。アドレス期間では、最初全
画面同時に各ピクセルに初期的に壁電荷が形成され、そ
の後サスティンパルスが全画面に与えられ表示を行う。
サブフィールドの明るさはサスティンパルスの数に比例
し、所定の輝度に設定される。このようにして２５６階
調表示が実現される。
【０００４】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、扱う
信号のビット数を増やせば、画質は向上するが、発光輝
度が低下し、逆に扱う信号のビット数を減らせば、発光
輝度が増加するが、階調表示が少なくなり、画質の低下
を招く。
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、扱う
信号のビット数を増やせば、画質は向上するが、発光輝
度が低下し、逆に扱う信号のビット数を減らせば、発光
輝度が増加するが、階調表示が少なくなり、画質の低下
を招く。
【０００５】従来、上述のような問題点の解決と、規則
的な繰り返しパターンである擬似紋様の出現防止のた
め、誤差検出処理をするとともに、擬似ランダムパルス
を付加した擬似中間調処理をする誤差拡散回路２８が提
案されている。
的な繰り返しパターンである擬似紋様の出現防止のた
め、誤差検出処理をするとともに、擬似ランダムパルス
を付加した擬似中間調処理をする誤差拡散回路２８が提
案されている。
【０００６】図３により詳細に説明すると、誤差検出回
路３５にて入力信号と出力信号との差をとって誤差信号
を出力し、これに荷重回路４０、４１で重み付けをして
誤差荷重信号を出力する。そして、垂直方向加算回路３
１、水平方向加算回路３２によって誤差を組み入れて拡
散させた拡散出力信号をビット変換回路３３に送り、こ
のビット変換回路３３でｎビットで量子化された拡散出
力信号を、ｍ（≦ｎ−１）ビットに変換して映像出力端
子３４からＰＤＰへ駆動信号として出力する。このよう
にして、誤差の組み入れで原映像入力信号を拡散させ、
かつ、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。
路３５にて入力信号と出力信号との差をとって誤差信号
を出力し、これに荷重回路４０、４１で重み付けをして
誤差荷重信号を出力する。そして、垂直方向加算回路３
１、水平方向加算回路３２によって誤差を組み入れて拡
散させた拡散出力信号をビット変換回路３３に送り、こ
のビット変換回路３３でｎビットで量子化された拡散出
力信号を、ｍ（≦ｎ−１）ビットに変換して映像出力端
子３４からＰＤＰへ駆動信号として出力する。このよう
にして、誤差の組み入れで原映像入力信号を拡散させ、
かつ、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。
【０００７】また、規則的な繰り返しパターンである擬
似紋様の出現防止のため、誤差拡散回路２８において、
原画質を劣化させない程度のランダムな補正値を加算お
よび／または減算することが行われる。具体的には、乱
数発生器１３により例えば、４×４のマトリックス内で
発生した擬似ランダムパルス信号を、垂直同期信号入力
端子１０、水平同期信号入力端子１１、クロック信号入
力端子１２の接続された乱数発生器１３を介して、ＲＡ
Ｍ１５に記憶し、これを補正加算回路１６で誤差拡散回
路２８中の信号に加算する。この補正値は、原画質を劣
化させない、誤差荷重出力値以下の補正量を出力する。
この補正量は、一定の補正値であれば、再び規則的パタ
ーンが繰返し発生して擬似紋様となるが、ランダムな値
であるから、駆動信号は連続した同一値とならない。し
たがって、表示パネルで擬似紋様が発生するのを防止
（抑制）するものである。
似紋様の出現防止のため、誤差拡散回路２８において、
原画質を劣化させない程度のランダムな補正値を加算お
よび／または減算することが行われる。具体的には、乱
数発生器１３により例えば、４×４のマトリックス内で
発生した擬似ランダムパルス信号を、垂直同期信号入力
端子１０、水平同期信号入力端子１１、クロック信号入
力端子１２の接続された乱数発生器１３を介して、ＲＡ
Ｍ１５に記憶し、これを補正加算回路１６で誤差拡散回
路２８中の信号に加算する。この補正値は、原画質を劣
化させない、誤差荷重出力値以下の補正量を出力する。
この補正量は、一定の補正値であれば、再び規則的パタ
ーンが繰返し発生して擬似紋様となるが、ランダムな値
であるから、駆動信号は連続した同一値とならない。し
たがって、表示パネルで擬似紋様が発生するのを防止
（抑制）するものである。
【０００８】
【発明が解決しようとする課題】しかるに、従来のよう
に、マトリックス内で発生した擬似ランダムパルス信号
をＲＡＭ１５を用いて保持すると、回路規模が大きくな
るという問題があった。
に、マトリックス内で発生した擬似ランダムパルス信号
をＲＡＭ１５を用いて保持すると、回路規模が大きくな
るという問題があった。
【０００９】本発明は、ＲＡＭ１５を用いることなく、
マトリックス内で発生した擬似ランダムパルス信号を同
じ値に保持することのできる方法を得ることを目的とす
るものである。
マトリックス内で発生した擬似ランダムパルス信号を同
じ値に保持することのできる方法を得ることを目的とす
るものである。
【００１０】
【問題を解決するための手段】本発明は、入力したＰ×
Ｑ（Ｐ、Ｑは正の整数）のマトリックスの映像信号に、
再現誤差を加算するとともに、擬似紋様の出現防止のた
めランダムな補正値を加算して拡散出力信号を得、この
拡散出力信号を入力ビットより少ないビットの信号に変
換して表示パネルへ出力する方法において、前記ランダ
ムな補正値は、Ｐ個の乱数発生器１７、１８、…のそれ
ぞれの乱数値を各ラインの先頭で順次リセットをかけ、
Ｐ×Ｑマトリックス毎に乱数を発生し、保持するように
したことを特徴とする擬似中間調処理方法である。
Ｑ（Ｐ、Ｑは正の整数）のマトリックスの映像信号に、
再現誤差を加算するとともに、擬似紋様の出現防止のた
めランダムな補正値を加算して拡散出力信号を得、この
拡散出力信号を入力ビットより少ないビットの信号に変
換して表示パネルへ出力する方法において、前記ランダ
ムな補正値は、Ｐ個の乱数発生器１７、１８、…のそれ
ぞれの乱数値を各ラインの先頭で順次リセットをかけ、
Ｐ×Ｑマトリックス毎に乱数を発生し、保持するように
したことを特徴とする擬似中間調処理方法である。
【００１１】
【作用】誤差検出回路３５により原映像入力信号を誤差
を組み入れて拡散させ、かつ、原映像入力信号よりも少
ないビット数の信号により、発光輝度が低下することな
く、しかも、滑らかな応答が得られることは既に説明し
たとおりである。同時に、各ラインの先頭で、各第１乱
数発生器１７、第２乱数発生器１８、…の順序でリセッ
トを掛けてゆくことにより、毎ライン同じドットの位置
に各第１乱数発生器１７、第２乱数発生器１８、…がパ
ルスを発生することとなり、ＲＡＭを用いることなく、
４×４のマトリックス毎に乱数を発生、保持する。した
がって、規則的な繰り返し信号がなくなり、ノイズを目
立たなくすることができる。
を組み入れて拡散させ、かつ、原映像入力信号よりも少
ないビット数の信号により、発光輝度が低下することな
く、しかも、滑らかな応答が得られることは既に説明し
たとおりである。同時に、各ラインの先頭で、各第１乱
数発生器１７、第２乱数発生器１８、…の順序でリセッ
トを掛けてゆくことにより、毎ライン同じドットの位置
に各第１乱数発生器１７、第２乱数発生器１８、…がパ
ルスを発生することとなり、ＲＡＭを用いることなく、
４×４のマトリックス毎に乱数を発生、保持する。した
がって、規則的な繰り返し信号がなくなり、ノイズを目
立たなくすることができる。
【００１２】
【実施例】以下、本発明の一実施例を図１により説明す
る。図１において、図３と同一部分は同一符号とする。
３０は、ｎビットの原画素Ａ（ｉ，ｊ）の映像信号入力
端子で、この映像信号入力端子３０は、垂直方向加算回
路３１、補正加算回路１６および水平方向加算回路３２
を経、さらにビット変換回路３３でビット数を減らす処
理をして映像出力端子３４に接続される。前記垂直方向
加算回路３１と水平方向加算回路３２は再現誤差加算回
路を構成している。また、前記補正加算回路１６には、
本発明の方法を実現するための擬似ランダムパルス発生
回路２１が接続されている。
る。図１において、図３と同一部分は同一符号とする。
３０は、ｎビットの原画素Ａ（ｉ，ｊ）の映像信号入力
端子で、この映像信号入力端子３０は、垂直方向加算回
路３１、補正加算回路１６および水平方向加算回路３２
を経、さらにビット変換回路３３でビット数を減らす処
理をして映像出力端子３４に接続される。前記垂直方向
加算回路３１と水平方向加算回路３２は再現誤差加算回
路を構成している。また、前記補正加算回路１６には、
本発明の方法を実現するための擬似ランダムパルス発生
回路２１が接続されている。
【００１３】前記水平方向加算回路３２の出力側には誤
差検出回路３５が接続されている。この誤差検出回路３
５は、入力信号と出力信号との差を演算して誤差検出信
号を出力し、これに所定の重み付けをした誤差荷重信号
を出力する荷重回路４０、４１が接続されている。
差検出回路３５が接続されている。この誤差検出回路３
５は、入力信号と出力信号との差を演算して誤差検出信
号を出力し、これに所定の重み付けをした誤差荷重信号
を出力する荷重回路４０、４１が接続されている。
【００１４】前記誤差検出回路３５の荷重回路４０と４
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。
【００１５】本発明による方法を実現する前記擬似ラン
ダムパルス発生回路２１は、例えば、４×４のマトリッ
クスとすると、４ドット毎にパルスを発生する４個の第
１乱数発生器１７、第２乱数発生器１８、第３乱数発生
器１９、第４乱数発生器２０と、乱数発生制御回路１４
とで構成されている。この乱数発生制御回路１４には、
垂直同期信号入力端子１０、水平同期信号入力端子１
１、クロック信号入力端子１２の接続されている。そし
て、この乱数発生制御回路１４により前記第１乱数発生
器１７、第２乱数発生器１８、第３乱数発生器１９、第
４乱数発生器２０は、リセットからある周期（例えば４
ドット）単位で同じランダム信号を発生するものであ
る。
ダムパルス発生回路２１は、例えば、４×４のマトリッ
クスとすると、４ドット毎にパルスを発生する４個の第
１乱数発生器１７、第２乱数発生器１８、第３乱数発生
器１９、第４乱数発生器２０と、乱数発生制御回路１４
とで構成されている。この乱数発生制御回路１４には、
垂直同期信号入力端子１０、水平同期信号入力端子１
１、クロック信号入力端子１２の接続されている。そし
て、この乱数発生制御回路１４により前記第１乱数発生
器１７、第２乱数発生器１８、第３乱数発生器１９、第
４乱数発生器２０は、リセットからある周期（例えば４
ドット）単位で同じランダム信号を発生するものであ
る。
【００１６】つぎに、図１に示した実施例の作用を説明
する。誤差検出回路３５により原映像入力信号を誤差を
組み入れて拡散させ、かつ、原映像入力信号よりも少な
いビット数の信号により、発光輝度が低下することな
く、しかも、滑らかな応答が得られることは既に説明し
たとおりである。
する。誤差検出回路３５により原映像入力信号を誤差を
組み入れて拡散させ、かつ、原映像入力信号よりも少な
いビット数の信号により、発光輝度が低下することな
く、しかも、滑らかな応答が得られることは既に説明し
たとおりである。
【００１７】つぎに、本発明の作用を図２に基づき説明
する。第１乱数発生器１７、第２乱数発生器１８、第３
乱数発生器１９、第４乱数発生器２０は、それぞれリセ
ットされた時点からある周期単位で同じランダム信号を
発生する。
する。第１乱数発生器１７、第２乱数発生器１８、第３
乱数発生器１９、第４乱数発生器２０は、それぞれリセ
ットされた時点からある周期単位で同じランダム信号を
発生する。
【００１８】具体的には、まず０ラインの先頭の０ドッ
トで第１乱数発生器１７にリセットをかけると、第１乱
数発生器１７は、４ドット毎の周期、すなわち０，１，
２，３、 ８，９，１０，１１、…の各ドット位置にパ
ルスを発生する。つぎの１ラインの先頭の０ドットで第
２乱数発生器１８にリセットをかけると、第２乱数発生
器１８は、０，１，２，３、 ８，９，１０，１１、…
の各ドット位置にパルスを発生する。
トで第１乱数発生器１７にリセットをかけると、第１乱
数発生器１７は、４ドット毎の周期、すなわち０，１，
２，３、 ８，９，１０，１１、…の各ドット位置にパ
ルスを発生する。つぎの１ラインの先頭の０ドットで第
２乱数発生器１８にリセットをかけると、第２乱数発生
器１８は、０，１，２，３、 ８，９，１０，１１、…
の各ドット位置にパルスを発生する。
【００１９】同様にして、２ラインの先頭の０ドットで
第３乱数発生器１９にリセットをかけると、第３乱数発
生器１９は、０，１，２，３、 ８，９，１０，１１、
…の各ドット位置にパルスを発生し、３ラインの先頭の
０ドットで第４乱数発生器２０にリセットをかけると、
第４乱数発生器２０は、０，１，２，３、 ８，９，１
０，１１、…の各ドット位置にパルスを発生する。つぎ
のラインでは再び第１乱数発生器１７に戻り、同じ動作
を繰り返す。
第３乱数発生器１９にリセットをかけると、第３乱数発
生器１９は、０，１，２，３、 ８，９，１０，１１、
…の各ドット位置にパルスを発生し、３ラインの先頭の
０ドットで第４乱数発生器２０にリセットをかけると、
第４乱数発生器２０は、０，１，２，３、 ８，９，１
０，１１、…の各ドット位置にパルスを発生する。つぎ
のラインでは再び第１乱数発生器１７に戻り、同じ動作
を繰り返す。
【００２０】このように、各ラインの先頭で、各第１乱
数発生器１７、第２乱数発生器１８、…の順序でリセッ
トを掛けてゆくことにより、毎ライン同じドットの位置
に各第１乱数発生器１７、第２乱数発生器１８、…がパ
ルスを発生することとなり、ＲＡＭを用いることなく、
４×４のマトリックス毎に乱数を発生、保持する。した
がって、規則的な繰り返し信号がなくなり、ノイズを目
立たなくすることができる。
数発生器１７、第２乱数発生器１８、…の順序でリセッ
トを掛けてゆくことにより、毎ライン同じドットの位置
に各第１乱数発生器１７、第２乱数発生器１８、…がパ
ルスを発生することとなり、ＲＡＭを用いることなく、
４×４のマトリックス毎に乱数を発生、保持する。した
がって、規則的な繰り返し信号がなくなり、ノイズを目
立たなくすることができる。
【００２１】前記実施例では、４×４のマトリックスの
場合について説明したが、本発明はこれに限るものでな
く、Ｐライン×Ｑドットのマトリックスの場合には、Ｐ
個の第１乱数発生器１７、第２乱数発生器１８、…を用
いればよい。
場合について説明したが、本発明はこれに限るものでな
く、Ｐライン×Ｑドットのマトリックスの場合には、Ｐ
個の第１乱数発生器１７、第２乱数発生器１８、…を用
いればよい。
【００２２】前記実施例では、表示パネルがＰＤＰの場
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。
【００２３】
【発明の効果】本発明は、各ラインの先頭で、各第１乱
数発生器１７、第２乱数発生器１８、…の順序でリセッ
トを掛けてゆくことにより、毎ライン同じドットの位置
に各第１乱数発生器１７、第２乱数発生器１８、…がパ
ルスを発生することとなり、ＲＡＭを用いることなく、
Ｐ×Ｑのマトリックス毎に乱数を発生、保持する。これ
により、画面上の擬似紋様を一様に散らすことができ
る。
数発生器１７、第２乱数発生器１８、…の順序でリセッ
トを掛けてゆくことにより、毎ライン同じドットの位置
に各第１乱数発生器１７、第２乱数発生器１８、…がパ
ルスを発生することとなり、ＲＡＭを用いることなく、
Ｐ×Ｑのマトリックス毎に乱数を発生、保持する。これ
により、画面上の擬似紋様を一様に散らすことができ
る。
【００２４】また、本発明は、表示パネルがＰＤＰの場
合のみならず、液晶ディスプレイパネルの場合について
も利用できる。
合のみならず、液晶ディスプレイパネルの場合について
も利用できる。
【図１】本発明による擬似中間調処理方法を実現するた
めの回路の一実施例を示すブロック図である。
めの回路の一実施例を示すブロック図である。
【図２】本発明回路による作用の説明図である。
【図３】従来の擬似中間調処理回路のブロック図であ
る。
る。
１０…垂直同期信号入力端子、１１…水平同期信号入力
端子、１２…クロック信号入力端子、１３…乱数発生
器、１４…乱数発生制御回路、１５…ＲＡＭ、１６…補
正加算回路、１７…第１乱数発生器、１８…第２乱数発
生器、１９…第３乱数発生器、２０…第４乱数発生器、
２１…擬似ランダムパルス発生回路、２８…誤差拡散回
路、３０…映像信号入力端子、３１…垂直方向加算回
路、３２…水平方向加算回路、３３…ビット変換回路、
３４…映像出力端子、３５…誤差検出回路、３６…ｈラ
イン遅延回路、３７…ｄドット遅延回路、４０、４１…
荷重回路。
端子、１２…クロック信号入力端子、１３…乱数発生
器、１４…乱数発生制御回路、１５…ＲＡＭ、１６…補
正加算回路、１７…第１乱数発生器、１８…第２乱数発
生器、１９…第３乱数発生器、２０…第４乱数発生器、
２１…擬似ランダムパルス発生回路、２８…誤差拡散回
路、３０…映像信号入力端子、３１…垂直方向加算回
路、３２…水平方向加算回路、３３…ビット変換回路、
３４…映像出力端子、３５…誤差検出回路、３６…ｈラ
イン遅延回路、３７…ｄドット遅延回路、４０、４１…
荷重回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内
Claims (4)
- 【請求項１】 入力したＰ×Ｑ（Ｐ、Ｑは正の整数）の
マトリックスの映像信号に、再現誤差を加算するととも
に、擬似紋様の出現防止のためランダムな補正値を加算
して拡散出力信号を得、この拡散出力信号を入力ビット
より少ないビットの信号に変換して表示パネルへ出力す
る方法において、前記ランダムな補正値は、Ｐ個の乱数
発生器１７、１８、…のそれぞれの乱数値を各ラインの
先頭で順次リセットをかけ、Ｐ×Ｑマトリックス毎に乱
数を発生し、保持するようにしたことを特徴とする擬似
中間調処理方法。 - 【請求項２】 入力したＰ×Ｑ（Ｐ、Ｑは正の整数）の
マトリックスの映像信号に、再現誤差を加算するととも
に、擬似紋様の出現防止のため擬似ランダムパルス発生
回路２１によるランダムな補正値を加算して拡散出力信
号を得、この拡散出力信号を入力ビットより少ないビッ
トの信号に変換して表示パネルへ出力する回路におい
て、前記擬似ランダムパルス発生回路２１は、Ｐ個の乱
数発生器１７、１８、…と、これらＰ個の乱数発生器１
７、１８、…を各ラインの先頭で順次リセットをかける
ための乱数発生制御回路１４とを具備し、Ｐ×Ｑマトリ
ックス毎に乱数を発生し、保持するようにしたことを特
徴とする擬似中間調処理回路。 - 【請求項３】 表示パネルは、プラズマディスプレイパ
ネルからなる請求項２記載の擬似中間調処理回路。 - 【請求項４】 表示パネルは、液晶ディスプレイパネル
からなる請求項２記載の擬似中間調処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27457594A JP3572685B2 (ja) | 1994-10-13 | 1994-10-13 | 擬似中間調処理方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27457594A JP3572685B2 (ja) | 1994-10-13 | 1994-10-13 | 擬似中間調処理方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08115058A true JPH08115058A (ja) | 1996-05-07 |
| JP3572685B2 JP3572685B2 (ja) | 2004-10-06 |
Family
ID=17543659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27457594A Expired - Fee Related JP3572685B2 (ja) | 1994-10-13 | 1994-10-13 | 擬似中間調処理方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572685B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450180B1 (ko) * | 2001-07-05 | 2004-09-24 | 삼성에스디아이 주식회사 | 오차 확산법에 의한 표시 개시 위치의 어긋남을 보정하는표시 개시 위치 보정 회로 |
| KR100475721B1 (ko) * | 2001-10-25 | 2005-03-10 | 엘지전자 주식회사 | 템포럴 효과를 이용한 오차확산방법 및 이를 이용한플라즈마 디스플레이 패널의 구동방법 및 장치 |
| WO2005066925A1 (ja) * | 2003-12-26 | 2005-07-21 | Matsushita Electric Industrial Co., Ltd. | 画像表示装置 |
| KR100701845B1 (ko) * | 2003-06-09 | 2007-03-30 | 닛뽕빅터 가부시키가이샤 | 표시장치의 오차확산처리방법 |
| KR100703817B1 (ko) * | 2002-10-07 | 2007-04-04 | 마쯔시다덴기산교 가부시키가이샤 | 화상 표시 장치 |
-
1994
- 1994-10-13 JP JP27457594A patent/JP3572685B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450180B1 (ko) * | 2001-07-05 | 2004-09-24 | 삼성에스디아이 주식회사 | 오차 확산법에 의한 표시 개시 위치의 어긋남을 보정하는표시 개시 위치 보정 회로 |
| KR100475721B1 (ko) * | 2001-10-25 | 2005-03-10 | 엘지전자 주식회사 | 템포럴 효과를 이용한 오차확산방법 및 이를 이용한플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100703817B1 (ko) * | 2002-10-07 | 2007-04-04 | 마쯔시다덴기산교 가부시키가이샤 | 화상 표시 장치 |
| KR100701845B1 (ko) * | 2003-06-09 | 2007-03-30 | 닛뽕빅터 가부시키가이샤 | 표시장치의 오차확산처리방법 |
| WO2005066925A1 (ja) * | 2003-12-26 | 2005-07-21 | Matsushita Electric Industrial Co., Ltd. | 画像表示装置 |
| US7710358B2 (en) | 2003-12-26 | 2010-05-04 | Panasonic Corporation | Image display apparatus for correcting dynamic false contours |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3572685B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
| JP3158883B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3572685B2 (ja) | 擬似中間調処理方法および回路 | |
| JP3089960B2 (ja) | 誤差拡散回路 | |
| JP3312529B2 (ja) | ディスプレイ装置の駆動方法 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP3324313B2 (ja) | ディスプレイ駆動方法および装置 | |
| JP3414161B2 (ja) | 擬似中間調画像表示装置 | |
| JP3500732B2 (ja) | 擬似中間調処理回路 | |
| JP3521591B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP3493864B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3484895B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3225767B2 (ja) | 誤差拡散回路 | |
| KR100289903B1 (ko) | 중간조화상표시방법및그장치 | |
| JP3232921B2 (ja) | 擬似紋様処理回路 | |
| JP3209017B2 (ja) | 擬似中間調処理回路 | |
| JP3334440B2 (ja) | 誤差拡散回路 | |
| JP3206711B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP3593799B2 (ja) | 複数画面表示装置の誤差拡散回路 | |
| JP3484894B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3449083B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3346107B2 (ja) | 誤差拡散処理回路 | |
| JPH08179720A (ja) | 誤差演算回路 | |
| JP3521592B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP3322073B2 (ja) | ディスプレイ装置の誤差拡散処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |