JP3334440B2 - 誤差拡散回路 - Google Patents
誤差拡散回路Info
- Publication number
- JP3334440B2 JP3334440B2 JP18812795A JP18812795A JP3334440B2 JP 3334440 B2 JP3334440 B2 JP 3334440B2 JP 18812795 A JP18812795 A JP 18812795A JP 18812795 A JP18812795 A JP 18812795A JP 3334440 B2 JP3334440 B2 JP 3334440B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- vertical
- noise
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＤＰ（プラズマ・デ
ィスプレイ・パネル）、ＬＣＤＰ（液晶・ディスプレイ
・パネル）などのディスプレイパネルを用いた表示装置
において、中間調画像を表示させるための誤差拡散回路
に関するものである。
ィスプレイ・パネル）、ＬＣＤＰ（液晶・ディスプレイ
・パネル）などのディスプレイパネルを用いた表示装置
において、中間調画像を表示させるための誤差拡散回路
に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示パネルとしてＰ
ＤＰが注目されている。このＰＤＰの駆動方式は、従来
のＣＲＴ駆動方式とは全く異なっており、ディジタル化
された映像入力信号による直接駆動方式である。したが
って、パネル面から発光される輝度階調は、扱う信号の
ビット数によって定まる。
ＤＰが注目されている。このＰＤＰの駆動方式は、従来
のＣＲＴ駆動方式とは全く異なっており、ディジタル化
された映像入力信号による直接駆動方式である。したが
って、パネル面から発光される輝度階調は、扱う信号の
ビット数によって定まる。
【０００３】ＡＣ駆動方式では、階調数を増やせば増や
すほど、１フレーム期間内でパネルを点灯発光させる準
備期間としてのアドレス期間のビット数が増加するた
め、発光期間としてのサスティン期間が相対的に短くな
り、最大輝度が低下する。このように、パネル面から発
光される輝度階調は、扱う信号のビット数によって定ま
るため、扱う信号のビット数を増やせば、画質は向上す
るが、発光輝度が低下し、逆に扱う信号のビット数を減
らせば、発光輝度が増加するが、階調表示が少なくな
り、画質の低下を招く。
すほど、１フレーム期間内でパネルを点灯発光させる準
備期間としてのアドレス期間のビット数が増加するた
め、発光期間としてのサスティン期間が相対的に短くな
り、最大輝度が低下する。このように、パネル面から発
光される輝度階調は、扱う信号のビット数によって定ま
るため、扱う信号のビット数を増やせば、画質は向上す
るが、発光輝度が低下し、逆に扱う信号のビット数を減
らせば、発光輝度が増加するが、階調表示が少なくな
り、画質の低下を招く。
【０００４】そこで、本出願人は、図６に示すような、
ＰＤＰやＬＣＤＰの表示装置で擬似中間調画像を表示す
るための誤差拡散回路１０を提案した。この図６に示す
誤差拡散回路１０は、映像信号入力端子１２にｎ（たと
えば８）ビットの原画素Ａｉ，ｊの映像信号が入力し、
斜め方向加算回路１４、垂直方向加算回路１６、水平方
向加算回路１８を経た後、ビット変換回路２０でビット
数をｍ（たとえば４）ビットに減らす処理をし、表示パ
ネル駆動回路を経て表示パネルとしてのＰＤＰ２２を発
光する。
ＰＤＰやＬＣＤＰの表示装置で擬似中間調画像を表示す
るための誤差拡散回路１０を提案した。この図６に示す
誤差拡散回路１０は、映像信号入力端子１２にｎ（たと
えば８）ビットの原画素Ａｉ，ｊの映像信号が入力し、
斜め方向加算回路１４、垂直方向加算回路１６、水平方
向加算回路１８を経た後、ビット変換回路２０でビット
数をｍ（たとえば４）ビットに減らす処理をし、表示パ
ネル駆動回路を経て表示パネルとしてのＰＤＰ２２を発
光する。
【０００５】また、前記水平方向加算回路１８から出力
する誤差拡散信号が、予め記憶されたデータと誤差検出
回路２４にて比較されてその差をとって誤差検出出力を
得て、これに誤差加重のための所定の係数を掛けて重み
付けをし、ｋライン，ｅドット遅延回路２６、ｈライン
遅延回路２８、ｄドット遅延回路３０に送り、斜め方向
加算回路１４、垂直方向加算回路１６、水平方向加算回
路１８にて原画素Ａｉ，ｊに加算する。
する誤差拡散信号が、予め記憶されたデータと誤差検出
回路２４にて比較されてその差をとって誤差検出出力を
得て、これに誤差加重のための所定の係数を掛けて重み
付けをし、ｋライン，ｅドット遅延回路２６、ｈライン
遅延回路２８、ｄドット遅延回路３０に送り、斜め方向
加算回路１４、垂直方向加算回路１６、水平方向加算回
路１８にて原画素Ａｉ，ｊに加算する。
【０００６】例えば、ｋライン，ｅドット遅延回路２６
からは、原画素Ａｉ，ｊよりｋライン前で、かつｅドッ
ト前の画素、例えば１ライン、１ドットだけ過去に生じ
た再現誤差Ｅ（ｉ−１，ｊ−１）を出力し、斜め方向加
算回路１４にて加算する。同様に、ｈライン遅延回路２
８からは、原画素Ａｉ，ｊよりｈライン前の画素、例え
ば１ラインだけ過去に生じた再現誤差Ｅ（ｉ，ｊ−１）
を出力し、前記垂直方向加算回路１６にて加算する。さ
らに、ｄドット遅延回路３０からは、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅ（ｉ−１，ｊ）を出力し、前記水平方向加算
回路１８にて加算する。
からは、原画素Ａｉ，ｊよりｋライン前で、かつｅドッ
ト前の画素、例えば１ライン、１ドットだけ過去に生じ
た再現誤差Ｅ（ｉ−１，ｊ−１）を出力し、斜め方向加
算回路１４にて加算する。同様に、ｈライン遅延回路２
８からは、原画素Ａｉ，ｊよりｈライン前の画素、例え
ば１ラインだけ過去に生じた再現誤差Ｅ（ｉ，ｊ−１）
を出力し、前記垂直方向加算回路１６にて加算する。さ
らに、ｄドット遅延回路３０からは、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅ（ｉ−１，ｊ）を出力し、前記水平方向加算
回路１８にて加算する。
【０００７】ここで、誤差検出回路２４における誤差加
重のための係数は、遅延回路２６、２８、３０に対応し
て決められ（例えば１／４、１／４、１／２）、一般的
に全て（この例では３つ）の和が１になるように設定さ
れている。これらの誤差加重のために設定された係数が
常に同じ値であると、誤差拡散処理後のデータに、特有
の擬似紋様が現われるという問題点があるため、誤差加
重値設定回路３２が設けられている。
重のための係数は、遅延回路２６、２８、３０に対応し
て決められ（例えば１／４、１／４、１／２）、一般的
に全て（この例では３つ）の和が１になるように設定さ
れている。これらの誤差加重のために設定された係数が
常に同じ値であると、誤差拡散処理後のデータに、特有
の擬似紋様が現われるという問題点があるため、誤差加
重値設定回路３２が設けられている。
【０００８】この誤差加重値設定回路３２は、例えば、
ドット毎に「１」と「０」をランダムに発生するため
に、ノイズ信号発生回路の出力を利用するとともに、切
換信号入力端子３４からの切り換えタイミング信号で、
フレームごとに出力信号を切り換えるように構成され、
もって、誤差加重のための係数をフレームごとに切り換
えて、誤差拡散で生じる特有の紋様を軽減するようにし
ていた。
ドット毎に「１」と「０」をランダムに発生するため
に、ノイズ信号発生回路の出力を利用するとともに、切
換信号入力端子３４からの切り換えタイミング信号で、
フレームごとに出力信号を切り換えるように構成され、
もって、誤差加重のための係数をフレームごとに切り換
えて、誤差拡散で生じる特有の紋様を軽減するようにし
ていた。
【０００９】
【発明が解決しようとする課題】しかしながら、図６に
示した誤差拡散回路１０では、１ライン以上遅延させる
ためのメモリ装置が２つ（遅延回路２６、２８の２つ）
必要になるので、回路規模が大きくなるという問題点が
あった。また、擬似紋様が十分に軽減されているとはい
えないという問題点があった。
示した誤差拡散回路１０では、１ライン以上遅延させる
ためのメモリ装置が２つ（遅延回路２６、２８の２つ）
必要になるので、回路規模が大きくなるという問題点が
あった。また、擬似紋様が十分に軽減されているとはい
えないという問題点があった。
【００１０】本発明は、上述の点に鑑みなされたもの
で、必要とする回路規模を最小限にするとともに、誤差
拡散に起因する擬似紋様を十分に軽減させることのでき
る誤差拡散回路を提供することを目的とするものであ
る。
で、必要とする回路規模を最小限にするとともに、誤差
拡散に起因する擬似紋様を十分に軽減させることのでき
る誤差拡散回路を提供することを目的とするものであ
る。
【００１１】
【課題を解決するための手段】本発明は、ディジタル化
された入力映像信号に、垂直方向の再現誤差を垂直方向
加算回路により加算し、斜め方向の再現誤差を斜め方向
加算回路により加算し、かつ水平方向の再現誤差を水平
方向加算回路により加算して拡散出力信号を得、この拡
散出力信号とディスプレイパネルの発光輝度特性偏差デ
ータとの差を誤差演算回路で演算し、この演算値に荷重
回路で誤差加重のための係数を掛けて重み付けをすると
ともに、垂直方向遅延回路、斜め方向遅延回路、水平方
向遅延回路のそれぞれで遅延させた信号を、再現誤差と
して前記垂直方向加算回路、斜め方向加算回路、水平方
向加算回路に出力するようにした誤差拡散回路におい
て、前記垂直方向遅延回路と斜め方向遅延回路を、遅延
量がｈラインのｈライン遅延回路と、遅延量がｄドット
のｄドット遅延回路とで構成してなり、荷重回路は、画
素間ではランダムに切り替わりフレーム間では極性が反
転して供給される雑音によって、画素毎に誤差加重の係
数を切り換える係数切換回路を具備してなることを特徴
とするものである。
された入力映像信号に、垂直方向の再現誤差を垂直方向
加算回路により加算し、斜め方向の再現誤差を斜め方向
加算回路により加算し、かつ水平方向の再現誤差を水平
方向加算回路により加算して拡散出力信号を得、この拡
散出力信号とディスプレイパネルの発光輝度特性偏差デ
ータとの差を誤差演算回路で演算し、この演算値に荷重
回路で誤差加重のための係数を掛けて重み付けをすると
ともに、垂直方向遅延回路、斜め方向遅延回路、水平方
向遅延回路のそれぞれで遅延させた信号を、再現誤差と
して前記垂直方向加算回路、斜め方向加算回路、水平方
向加算回路に出力するようにした誤差拡散回路におい
て、前記垂直方向遅延回路と斜め方向遅延回路を、遅延
量がｈラインのｈライン遅延回路と、遅延量がｄドット
のｄドット遅延回路とで構成してなり、荷重回路は、画
素間ではランダムに切り替わりフレーム間では極性が反
転して供給される雑音によって、画素毎に誤差加重の係
数を切り換える係数切換回路を具備してなることを特徴
とするものである。
【００１２】
【作用】入力したｎビットの映像信号には、垂直方向加
算回路により垂直方向の再現誤差が加算され、斜め方向
加算回路により斜め方向の再現誤差が加算され、かつ水
平方向加算回路により水平方向の再現誤差が加算されて
拡散出力信号が得られる。この拡散出力信号は、従来例
と同様に、ビット変換回路等によってビット数をｍビッ
トに減らされ、表示パネル駆動回路を経てディスプレイ
パネル（例えばＰＤＰ）を発光する。加算回路で得られ
た拡散出力信号とディスプレイパネルの発光輝度特性偏
差データとの差が誤差演算回路で演算され、この演算値
に荷重回路で誤差加重のための係数を掛けて重み付けさ
れるとともに、垂直方向遅延回路、斜め方向遅延回路、
水平方向遅延回路のそれぞれで遅延させた信号が、再現
誤差として垂直方向加算回路、斜め方向加算回路、水平
方向加算回路に出力される。
算回路により垂直方向の再現誤差が加算され、斜め方向
加算回路により斜め方向の再現誤差が加算され、かつ水
平方向加算回路により水平方向の再現誤差が加算されて
拡散出力信号が得られる。この拡散出力信号は、従来例
と同様に、ビット変換回路等によってビット数をｍビッ
トに減らされ、表示パネル駆動回路を経てディスプレイ
パネル（例えばＰＤＰ）を発光する。加算回路で得られ
た拡散出力信号とディスプレイパネルの発光輝度特性偏
差データとの差が誤差演算回路で演算され、この演算値
に荷重回路で誤差加重のための係数を掛けて重み付けさ
れるとともに、垂直方向遅延回路、斜め方向遅延回路、
水平方向遅延回路のそれぞれで遅延させた信号が、再現
誤差として垂直方向加算回路、斜め方向加算回路、水平
方向加算回路に出力される。
【００１３】垂直方向遅延回路と斜め方向遅延回路は、
遅延量がｈラインのｈライン遅延回路と、遅延量がｄド
ットのｄドット遅延回路とで構成されているので、ｈラ
イン遅延回路２８とｋライン，ｅドット遅延回路２６
（すなわち、２つのライン遅延回路）で形成されていた
従来例と比べて、遅延回路の回路規模を小さくすること
ができる。しかも、垂直方向加算回路、斜め方向加算回
路及び水平方向加算回路によって誤差拡散の方向を垂直
方向、斜め方向及び水平方向としたので、誤差拡散に起
因する紋様を軽減することができる。
遅延量がｈラインのｈライン遅延回路と、遅延量がｄド
ットのｄドット遅延回路とで構成されているので、ｈラ
イン遅延回路２８とｋライン，ｅドット遅延回路２６
（すなわち、２つのライン遅延回路）で形成されていた
従来例と比べて、遅延回路の回路規模を小さくすること
ができる。しかも、垂直方向加算回路、斜め方向加算回
路及び水平方向加算回路によって誤差拡散の方向を垂直
方向、斜め方向及び水平方向としたので、誤差拡散に起
因する紋様を軽減することができる。
【００１４】
【実施例】以下、本発明の一実施例を図１を用いて説明
する。図１において、図６と同一部分は同一符号とす
る。図１は誤差拡散回路を示すもので、次のように構成
されている。１２は、ｎ（たとえば８）ビットの映像信
号を入力するための映像信号入力端子である。この映像
信号入力端子１２には、１ドットを遅延させるための遅
延回路Ｄ１を介して、斜め方向加算回路と垂直方向加算
回路を兼用する垂直・斜め方向加算回路４２が結合され
ている。
する。図１において、図６と同一部分は同一符号とす
る。図１は誤差拡散回路を示すもので、次のように構成
されている。１２は、ｎ（たとえば８）ビットの映像信
号を入力するための映像信号入力端子である。この映像
信号入力端子１２には、１ドットを遅延させるための遅
延回路Ｄ１を介して、斜め方向加算回路と垂直方向加算
回路を兼用する垂直・斜め方向加算回路４２が結合され
ている。
【００１５】前記垂直・斜め方向加算回路４２の出力側
には、１ドットを遅延させるための遅延回路Ｄ２を介し
て、雑音を加算する雑音加算回路４４が結合されてい
る。この雑音加算回路４４の出力側には、１ドットを遅
延させるための遅延回路Ｄ３、水平方向加算回路１８を
経、１ドットを遅延させるための遅延回路Ｄ４を介して
映像信号出力端子４６が結合され、この映像信号出力端
子４６には図示を省略したビット変換回路を介してディ
スプレイパネル（例えばＰＤＰ）が接続されている。
には、１ドットを遅延させるための遅延回路Ｄ２を介し
て、雑音を加算する雑音加算回路４４が結合されてい
る。この雑音加算回路４４の出力側には、１ドットを遅
延させるための遅延回路Ｄ３、水平方向加算回路１８を
経、１ドットを遅延させるための遅延回路Ｄ４を介して
映像信号出力端子４６が結合され、この映像信号出力端
子４６には図示を省略したビット変換回路を介してディ
スプレイパネル（例えばＰＤＰ）が接続されている。
【００１６】４８は誤差演算回路で、この誤差演算回路
４８は、前記水平方向加算回路１８から出力する拡散出
力信号と、図示を省略した発光輝度特性制御回路から偏
差データ入力端子５０を介して入力した発光輝度特性偏
差データとの差を演算し、その演算値を出力するように
構成されている。前記誤差演算回路４８の出力側には、
水平方向遅延回路の一例としての、１ドットを遅延させ
るための遅延回路Ｄ５が結合されている。この遅延回路
Ｄ５の出力側には、水平方向荷重回路の一例としての１
／２係数器５２が結合され、この１／２係数器５２の出
力側には、前記水平方向加算回路１８が結合されると共
に、ラインメモリ出力端子５４を介して、ｈライン遅延
回路の一例としてのＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉ
ｒｓｔ−Ｏｕｔ）メモリ５６が結合されている。このＦ
ＩＦＯメモリ５６は、遅延量が約１ラインとなるよう
に、約１ライン分のメモリ容量を持っている。
４８は、前記水平方向加算回路１８から出力する拡散出
力信号と、図示を省略した発光輝度特性制御回路から偏
差データ入力端子５０を介して入力した発光輝度特性偏
差データとの差を演算し、その演算値を出力するように
構成されている。前記誤差演算回路４８の出力側には、
水平方向遅延回路の一例としての、１ドットを遅延させ
るための遅延回路Ｄ５が結合されている。この遅延回路
Ｄ５の出力側には、水平方向荷重回路の一例としての１
／２係数器５２が結合され、この１／２係数器５２の出
力側には、前記水平方向加算回路１８が結合されると共
に、ラインメモリ出力端子５４を介して、ｈライン遅延
回路の一例としてのＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉ
ｒｓｔ−Ｏｕｔ）メモリ５６が結合されている。このＦ
ＩＦＯメモリ５６は、遅延量が約１ラインとなるよう
に、約１ライン分のメモリ容量を持っている。
【００１７】前記ＦＩＦＯメモリ５６の出力側には、ラ
イン遅延入力端子５８を介して、１ドットを遅延させる
ための遅延回路Ｄ６が結合されている。前記遅延回路Ｄ
６の出力側には、第１係数切換回路６０の入力側が結合
されると共に、ｄドット遅延回路の一例としての遅延回
路Ｄ７が結合されている。前記遅延回路Ｄ７の出力側に
は加算回路６１の一方の入力側が結合され、この加算回
路６１の出力側には第２係数切換回路６２の入力側が結
合されている。前記第１係数切換回路６０の出力側に
は、前記加算回路６１の他方の入力側が結合されてい
る。前記遅延回路Ｄ７は１ドットを遅延させるように構
成されている。前記ＦＩＦＯメモリ５６と遅延回路Ｄ７
の組み合わせは、垂直方向遅延回路と斜め方向遅延回路
の両方を構成している。前記１／２係数器５２と第１、
第２係数切換回路６０、６２の組み合わせは、垂直方向
荷重回路と斜め方向荷重回路を構成している。
イン遅延入力端子５８を介して、１ドットを遅延させる
ための遅延回路Ｄ６が結合されている。前記遅延回路Ｄ
６の出力側には、第１係数切換回路６０の入力側が結合
されると共に、ｄドット遅延回路の一例としての遅延回
路Ｄ７が結合されている。前記遅延回路Ｄ７の出力側に
は加算回路６１の一方の入力側が結合され、この加算回
路６１の出力側には第２係数切換回路６２の入力側が結
合されている。前記第１係数切換回路６０の出力側に
は、前記加算回路６１の他方の入力側が結合されてい
る。前記遅延回路Ｄ７は１ドットを遅延させるように構
成されている。前記ＦＩＦＯメモリ５６と遅延回路Ｄ７
の組み合わせは、垂直方向遅延回路と斜め方向遅延回路
の両方を構成している。前記１／２係数器５２と第１、
第２係数切換回路６０、６２の組み合わせは、垂直方向
荷重回路と斜め方向荷重回路を構成している。
【００１８】前記第２係数切換回路６２の出力側には、
１ドットを遅延させるための遅延回路Ｄ８を介して前記
垂直・斜め方向加算回路４２が結合されている。前記第
１、第２係数切換回路６０、６２は、垂直・斜め拡散端
子６４に入力した信号に基づいて垂直拡散と斜め拡散の
タイミングが制御されると共に、雑音入力端子６６に入
力した雑音の極性に基づいて、画素毎（ドット毎）に誤
差加重の係数が切り換えられるように構成されている。
前記雑音入力端子６６に供給される雑音は、例えば、ド
ット毎に「１」と「０」をランダムに発生するノイズ信
号発生回路を利用して作成され、フレーム毎に極性が反
転して供給される。
１ドットを遅延させるための遅延回路Ｄ８を介して前記
垂直・斜め方向加算回路４２が結合されている。前記第
１、第２係数切換回路６０、６２は、垂直・斜め拡散端
子６４に入力した信号に基づいて垂直拡散と斜め拡散の
タイミングが制御されると共に、雑音入力端子６６に入
力した雑音の極性に基づいて、画素毎（ドット毎）に誤
差加重の係数が切り換えられるように構成されている。
前記雑音入力端子６６に供給される雑音は、例えば、ド
ット毎に「１」と「０」をランダムに発生するノイズ信
号発生回路を利用して作成され、フレーム毎に極性が反
転して供給される。
【００１９】すなわち、雑音入力端子６６に入力した雑
音レベルが「１」のときには、第１、第２係数切換回路
６０、６２の係数が１、１／２となって、図２（ａ）に
示すように垂直、斜め方向の誤差加重係数が１／４、１
／４となり、雑音レベルが「０」のときには、第１、第
２係数切換回路６０、６２の係数が０、１となって、図
２（ｂ）に示すように垂直、斜め方向の誤差加重係数が
１／２、０となる。また、偶数フレーム（２ｎフレー
ム）でのランダムな雑音が、図３の（ａ）のような極性
であるとすると、奇数フレーム（２ｎ＋１フレーム）で
のランダムな雑音は、図３の（ｂ）のように、図３の
（ａ）を反転した極性となる。
音レベルが「１」のときには、第１、第２係数切換回路
６０、６２の係数が１、１／２となって、図２（ａ）に
示すように垂直、斜め方向の誤差加重係数が１／４、１
／４となり、雑音レベルが「０」のときには、第１、第
２係数切換回路６０、６２の係数が０、１となって、図
２（ｂ）に示すように垂直、斜め方向の誤差加重係数が
１／２、０となる。また、偶数フレーム（２ｎフレー
ム）でのランダムな雑音が、図３の（ａ）のような極性
であるとすると、奇数フレーム（２ｎ＋１フレーム）で
のランダムな雑音は、図３の（ｂ）のように、図３の
（ａ）を反転した極性となる。
【００２０】６８はレベル制御回路で、このレベル制御
回路６８は、選択信号入力端子７０から入力した２ビッ
トの信号に基づいて、出力レベルを「００」、「０
１」、「０２」、「０４」の４段階に切り換えると共
に、前記雑音入力端子６６にランダムに入力する雑音の
「１」と「０」に基づいて、出力値を正（＋）と負
（−）に制御するように構成されている。前記選択信号
入力端子７０に入力する２ビットの信号は、入力映像信
号の輝度レベルの大きさに依存した信号となっている。
前記レベル制御回路６８の出力側は、それぞれ１ドット
を遅延させるための遅延回路Ｄ９、Ｄ１０を介して前記
雑音加算回路４４に結合されている。
回路６８は、選択信号入力端子７０から入力した２ビッ
トの信号に基づいて、出力レベルを「００」、「０
１」、「０２」、「０４」の４段階に切り換えると共
に、前記雑音入力端子６６にランダムに入力する雑音の
「１」と「０」に基づいて、出力値を正（＋）と負
（−）に制御するように構成されている。前記選択信号
入力端子７０に入力する２ビットの信号は、入力映像信
号の輝度レベルの大きさに依存した信号となっている。
前記レベル制御回路６８の出力側は、それぞれ１ドット
を遅延させるための遅延回路Ｄ９、Ｄ１０を介して前記
雑音加算回路４４に結合されている。
【００２１】以上のような構成において、映像信号入力
端子１２に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊ
の映像信号が入力し、垂直・斜め方向加算回路４２、雑
音加算回路４４、水平方向加算回路１８を経た後、映像
信号出力端子４６に結合されたビット変換回路でビット
数をｍ（たとえば４）ビットに減らす処理をし、表示パ
ネル駆動回路を経てディスプレイパネル（例えばＰＤ
Ｐ）を発光する。
端子１２に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊ
の映像信号が入力し、垂直・斜め方向加算回路４２、雑
音加算回路４４、水平方向加算回路１８を経た後、映像
信号出力端子４６に結合されたビット変換回路でビット
数をｍ（たとえば４）ビットに減らす処理をし、表示パ
ネル駆動回路を経てディスプレイパネル（例えばＰＤ
Ｐ）を発光する。
【００２２】また、水平方向加算回路１８から出力した
誤差拡散信号と、偏差データ入力端子５０から入力した
発光輝度特性偏差データとの差が誤差演算回路４８で演
算され、その演算値が遅延回路Ｄ５で１ドット遅延さ
れ、１／２係数器５２で１／２を掛けて重み付けされ、
水平方向の再現誤差として水平方向加算回路１８に入力
する。このため、後述する雑音レベルに関係なく水平方
向の拡散係数は１／２であり、水平方向加算回路１８に
て、原画素Ａｉ，ｊより１ドットだけ過去に生じた再現
誤差Ｅ（ｉ−１，ｊ）が原画素Ａｉ，ｊに加算される。
誤差拡散信号と、偏差データ入力端子５０から入力した
発光輝度特性偏差データとの差が誤差演算回路４８で演
算され、その演算値が遅延回路Ｄ５で１ドット遅延さ
れ、１／２係数器５２で１／２を掛けて重み付けされ、
水平方向の再現誤差として水平方向加算回路１８に入力
する。このため、後述する雑音レベルに関係なく水平方
向の拡散係数は１／２であり、水平方向加算回路１８に
て、原画素Ａｉ，ｊより１ドットだけ過去に生じた再現
誤差Ｅ（ｉ−１，ｊ）が原画素Ａｉ，ｊに加算される。
【００２３】１／２係数器５２から出力した信号（１／
２の重み付けされた信号）は、ラインメモリ出力端子５
４を介してＦＩＦＯメモリ５６に入力して約１ライン遅
延し、入力端子５８を経た後に遅延回路Ｄ６で１ドット
遅延し、第１係数切換回路６０に入力すると共に、遅延
回路Ｄ７及び加算回路６１を介して第２係数切換回路６
２に入力する。また、第１係数切換回路６０から出力し
た信号は加算回路６１を介して第２係数切換回路６２に
入力する。
２の重み付けされた信号）は、ラインメモリ出力端子５
４を介してＦＩＦＯメモリ５６に入力して約１ライン遅
延し、入力端子５８を経た後に遅延回路Ｄ６で１ドット
遅延し、第１係数切換回路６０に入力すると共に、遅延
回路Ｄ７及び加算回路６１を介して第２係数切換回路６
２に入力する。また、第１係数切換回路６０から出力し
た信号は加算回路６１を介して第２係数切換回路６２に
入力する。
【００２４】遅延回路Ｄ７及び加算回路６１を介して第
２係数切換回路６２に入力した信号は、雑音の「１」、
「０」に対応した係数で重み付けをされ、遅延回路Ｄ８
で１ドット遅延して垂直方向の再現誤差として垂直・斜
め方向加算回路４２に入力する。このため、雑音レベル
が「１」のときの垂直方向の係数は図２（ａ）のように
１／４、雑音レベルが「０」のときの垂直方向の係数は
図２（ｂ）のように１／２となり、垂直・斜め方向加算
回路４２にて、原画素Ａｉ，ｊより１ラインだけ過去に
生じた再現誤差Ｅ（ｉ，ｊ−１）が原画素Ａｉ，ｊに加
算される。
２係数切換回路６２に入力した信号は、雑音の「１」、
「０」に対応した係数で重み付けをされ、遅延回路Ｄ８
で１ドット遅延して垂直方向の再現誤差として垂直・斜
め方向加算回路４２に入力する。このため、雑音レベル
が「１」のときの垂直方向の係数は図２（ａ）のように
１／４、雑音レベルが「０」のときの垂直方向の係数は
図２（ｂ）のように１／２となり、垂直・斜め方向加算
回路４２にて、原画素Ａｉ，ｊより１ラインだけ過去に
生じた再現誤差Ｅ（ｉ，ｊ−１）が原画素Ａｉ，ｊに加
算される。
【００２５】また、第１係数切換回路６０に入力した信
号は、まず、雑音入力端子６６に入力した雑音の「１」
と「０」に対応した係数１、０で重み付けされ、ついで
第２係数切換回路６２で雑音の「１」、「０」に対応し
た係数１／２、１で重み付けされ、遅延回路Ｄ８で１ド
ット遅延して斜め方向の再現誤差として垂直・斜め方向
加算回路４２に入力する。このため、雑音レベルが
「１」のときの斜め方向の係数は図２（ａ）のように１
／４、雑音レベルが「０」のときの斜め方向の係数は図
２（ｂ）のように０となり、垂直・斜め方向加算回路４
２にて、原画素Ａｉ，ｊより１ライン−１ドットだけ過
去に生じた再現誤差Ｅ（ｉ−１，ｊ−１）が原画素Ａ
ｉ，ｊに加算される。
号は、まず、雑音入力端子６６に入力した雑音の「１」
と「０」に対応した係数１、０で重み付けされ、ついで
第２係数切換回路６２で雑音の「１」、「０」に対応し
た係数１／２、１で重み付けされ、遅延回路Ｄ８で１ド
ット遅延して斜め方向の再現誤差として垂直・斜め方向
加算回路４２に入力する。このため、雑音レベルが
「１」のときの斜め方向の係数は図２（ａ）のように１
／４、雑音レベルが「０」のときの斜め方向の係数は図
２（ｂ）のように０となり、垂直・斜め方向加算回路４
２にて、原画素Ａｉ，ｊより１ライン−１ドットだけ過
去に生じた再現誤差Ｅ（ｉ−１，ｊ−１）が原画素Ａ
ｉ，ｊに加算される。
【００２６】上述の誤差拡散において、雑音入力端子６
６に入力する雑音は、例えば図３の（ａ）又は（ｂ）に
示すように、ドット毎に「１」と「０」がランダムに切
り換わり、しかも雑音の極性は、例えば図３の（ａ）と
（ｂ）に示すように、フレーム毎に反転するので、誤差
拡散に起因する擬似紋様が軽減される。すなわち、偶数
フレーム（２ｎフレーム）におけるディスプレイパネル
のｎ、ｎ＋１ラインの各ドットに対応した雑音レベルが
図３の（ａ）に示すような「１」と「０」配列であった
とすると、奇数フレーム（２ｎ＋１フレーム）における
ディスプレイパネルのｎ、ｎ＋１ラインの各ドットに対
応した雑音レベルは、図３の（ｂ）に示すように図３の
（ａ）の「１」と「０」を反転したものとなる。
６に入力する雑音は、例えば図３の（ａ）又は（ｂ）に
示すように、ドット毎に「１」と「０」がランダムに切
り換わり、しかも雑音の極性は、例えば図３の（ａ）と
（ｂ）に示すように、フレーム毎に反転するので、誤差
拡散に起因する擬似紋様が軽減される。すなわち、偶数
フレーム（２ｎフレーム）におけるディスプレイパネル
のｎ、ｎ＋１ラインの各ドットに対応した雑音レベルが
図３の（ａ）に示すような「１」と「０」配列であった
とすると、奇数フレーム（２ｎ＋１フレーム）における
ディスプレイパネルのｎ、ｎ＋１ラインの各ドットに対
応した雑音レベルは、図３の（ｂ）に示すように図３の
（ａ）の「１」と「０」を反転したものとなる。
【００２７】また、雑音入力端子６６に入力した雑音レ
ベルが「１」のときは、水平、垂直、斜め方向の誤差荷
重の係数が図２（ａ）に示すようになるので、対応した
画素に対する水平、垂直、斜め方向の拡散方向ベクトル
は図４（ａ）に実線で示すようになり、雑音レベルが
「０」のときは、水平、垂直、斜め方向の誤差荷重の係
数が図２（ｂ）に示すようになるので、対応した画素に
対する水平、垂直、斜め方向の拡散方向ベクトルは図４
（ｂ）に実線で示すようになる。それぞれの合成ベクト
ルは図４（ａ）、（ｂ）に点線で示すようになる。
ベルが「１」のときは、水平、垂直、斜め方向の誤差荷
重の係数が図２（ａ）に示すようになるので、対応した
画素に対する水平、垂直、斜め方向の拡散方向ベクトル
は図４（ａ）に実線で示すようになり、雑音レベルが
「０」のときは、水平、垂直、斜め方向の誤差荷重の係
数が図２（ｂ）に示すようになるので、対応した画素に
対する水平、垂直、斜め方向の拡散方向ベクトルは図４
（ｂ）に実線で示すようになる。それぞれの合成ベクト
ルは図４（ａ）、（ｂ）に点線で示すようになる。
【００２８】上述のように水平、垂直、斜め方向の誤差
荷重の係数が２のｋ乗倍（ｋ＜０）の値となるので、信
号を下位側にシフトするだけで得られ、必要最小限の回
路構成でこれらの係数値を得ることができる。しかも、
図４（ａ）、（ｂ）に示すように、画面全体にほぼ均一
に誤差を拡散させることができる。なお、理想的な誤差
の拡散方向ベクトルの合成ベクトルは図５に示すように
０であるが、この図５に実線で示した拡散方向ベクトル
の中に、過去に処理した画素に対し拡散処理を行うもの
が含まれることになるので、実現は不可能である。
荷重の係数が２のｋ乗倍（ｋ＜０）の値となるので、信
号を下位側にシフトするだけで得られ、必要最小限の回
路構成でこれらの係数値を得ることができる。しかも、
図４（ａ）、（ｂ）に示すように、画面全体にほぼ均一
に誤差を拡散させることができる。なお、理想的な誤差
の拡散方向ベクトルの合成ベクトルは図５に示すように
０であるが、この図５に実線で示した拡散方向ベクトル
の中に、過去に処理した画素に対し拡散処理を行うもの
が含まれることになるので、実現は不可能である。
【００２９】雑音入力端子６６に入力した雑音の「１」
と「０」は、レベル制御回路６８でレベル制御され、遅
延回路Ｄ９、Ｄ１０で遅延されて雑音加算回路４４で入
力映像信号に加算される。このため、誤差拡散に起因す
る擬似紋様がさらに軽減される。このとき、レベル制御
回路６８は、選択信号入力端子７０から入力した、入力
映像信号の輝度レベルの大きさに対応した、２ビットの
信号に基づいて、出力レベルを「００」、「０１」、
「０２」、「０４」の４段階に切り換えて出力すると共
に、雑音入力端子６６にランダムに入力する雑音の
「１」と「０」に基づいて、その出力値を正（＋）と負
（−）に切り換えて出力する。
と「０」は、レベル制御回路６８でレベル制御され、遅
延回路Ｄ９、Ｄ１０で遅延されて雑音加算回路４４で入
力映像信号に加算される。このため、誤差拡散に起因す
る擬似紋様がさらに軽減される。このとき、レベル制御
回路６８は、選択信号入力端子７０から入力した、入力
映像信号の輝度レベルの大きさに対応した、２ビットの
信号に基づいて、出力レベルを「００」、「０１」、
「０２」、「０４」の４段階に切り換えて出力すると共
に、雑音入力端子６６にランダムに入力する雑音の
「１」と「０」に基づいて、その出力値を正（＋）と負
（−）に切り換えて出力する。
【００３０】前記実施例では、雑音レベル「１」に対応
した誤差加重出力値を水平：垂直：斜め＝１／２：１／
４：１／４とし、雑音レベル「０」に対応した誤差加重
出力値を水平：垂直：斜め＝１／２：１／２：０とした
が、本発明はこれに限るものでなく、任意の値であって
もよい。また、３方向の誤差加重のための係数は、全て
の和が正確に１になるように設定したが、略１になる様
に設定してもよい。
した誤差加重出力値を水平：垂直：斜め＝１／２：１／
４：１／４とし、雑音レベル「０」に対応した誤差加重
出力値を水平：垂直：斜め＝１／２：１／２：０とした
が、本発明はこれに限るものでなく、任意の値であって
もよい。また、３方向の誤差加重のための係数は、全て
の和が正確に１になるように設定したが、略１になる様
に設定してもよい。
【００３１】前記実施例では、垂直、斜め方向用の荷重
回路が第１、第２係数切換回路からなる係数切換回路を
具備することによって、フレーム毎に雑音の極性を反転
させるとともに、この雑音の極性で画素毎に誤差加重の
係数を切り換え、もって誤差拡散に起因する擬似紋様を
軽減させるようにしたが、本発明はこれに限るものでは
ない。例えば、垂直、斜め方向用の荷重回路が第１、第
２係数切換回路以外の係数切換回路を具備し、この係数
切換回路によって、フレーム毎に雑音の極性を反転させ
るとともに、この雑音の極性で画素毎に誤差加重の係数
を切り換え、もって誤差拡散に起因する擬似紋様を軽減
させるようにしてもよい。または、垂直、斜め方向用の
荷重回路が、従来例と同様に、誤差演算回路で演算した
演算値に誤差加重のための係数を掛けて重み付けをする
ものであってもよい。
回路が第１、第２係数切換回路からなる係数切換回路を
具備することによって、フレーム毎に雑音の極性を反転
させるとともに、この雑音の極性で画素毎に誤差加重の
係数を切り換え、もって誤差拡散に起因する擬似紋様を
軽減させるようにしたが、本発明はこれに限るものでは
ない。例えば、垂直、斜め方向用の荷重回路が第１、第
２係数切換回路以外の係数切換回路を具備し、この係数
切換回路によって、フレーム毎に雑音の極性を反転させ
るとともに、この雑音の極性で画素毎に誤差加重の係数
を切り換え、もって誤差拡散に起因する擬似紋様を軽減
させるようにしてもよい。または、垂直、斜め方向用の
荷重回路が、従来例と同様に、誤差演算回路で演算した
演算値に誤差加重のための係数を掛けて重み付けをする
ものであってもよい。
【００３２】前記実施例では、回路構成を簡単にするた
めに、垂直方向加算回路と斜め方向加算回路を単一の垂
直・斜め方向加算回路で兼用して必要とする回路数を少
なくするようにしたが、本発明はこれに限るものでな
く、垂直方向加算回路と斜め方向加算回路を別個に設け
た誤差拡散回路についても利用することができる。
めに、垂直方向加算回路と斜め方向加算回路を単一の垂
直・斜め方向加算回路で兼用して必要とする回路数を少
なくするようにしたが、本発明はこれに限るものでな
く、垂直方向加算回路と斜め方向加算回路を別個に設け
た誤差拡散回路についても利用することができる。
【００３３】前記実施例では、入力映像信号に雑音を加
算する雑音加算回路を具備した誤差拡散回路に本発明を
利用した場合について説明したが、本発明はこれに限る
ものでなく、雑音加算回路を具備しない誤差拡散回路に
ついても本発明を利用するができる。
算する雑音加算回路を具備した誤差拡散回路に本発明を
利用した場合について説明したが、本発明はこれに限る
ものでなく、雑音加算回路を具備しない誤差拡散回路に
ついても本発明を利用するができる。
【００３４】前記実施例では、垂直方向遅延回路と斜め
方向遅延回路を、遅延量が約１ラインのＦＩＦＯメモリ
と、遅延量が１ドットの１ドット遅延回路とで構成する
ようにしたが、本発明はこれに限るものでなく、遅延量
が約１ラインのＦＩＦＯメモリ以外のメモリと１ドット
遅延回路とで構成するようにしてもよく、一般的に、遅
延量がｈライン（ｈは１以外の整数）のｈライン遅延回
路と、遅延量がｄドット（ｄは１以外の整数）のｄドッ
ト遅延回路とで構成するようにしてもよい。
方向遅延回路を、遅延量が約１ラインのＦＩＦＯメモリ
と、遅延量が１ドットの１ドット遅延回路とで構成する
ようにしたが、本発明はこれに限るものでなく、遅延量
が約１ラインのＦＩＦＯメモリ以外のメモリと１ドット
遅延回路とで構成するようにしてもよく、一般的に、遅
延量がｈライン（ｈは１以外の整数）のｈライン遅延回
路と、遅延量がｄドット（ｄは１以外の整数）のｄドッ
ト遅延回路とで構成するようにしてもよい。
【００３５】前記実施例では、回路規模を小型化するた
めに、雑音加算回路に供給する雑音によって、垂直、斜
め方向荷重回路の一例としての第１、第２係数切換回路
の係数を切り換えるようにしたが、本発明はこれに限る
ものでなく、雑音加算回路に供給する雑音とは別の雑音
によって、垂直、斜め方向荷重回路の一例としての第
１、第２係数切換回路の係数を切り換えるようにしても
よい。
めに、雑音加算回路に供給する雑音によって、垂直、斜
め方向荷重回路の一例としての第１、第２係数切換回路
の係数を切り換えるようにしたが、本発明はこれに限る
ものでなく、雑音加算回路に供給する雑音とは別の雑音
によって、垂直、斜め方向荷重回路の一例としての第
１、第２係数切換回路の係数を切り換えるようにしても
よい。
【００３６】前記実施例では、ディスプレイパネルがＰ
ＤＰの場合を説明したが、本発明はＰＤＰに限られるも
のではなく、ディスプレイパネルがディジタル化された
映像入力信号により直接駆動されるものであれば、ＬＣ
ＤＰなどであってもよい。
ＤＰの場合を説明したが、本発明はＰＤＰに限られるも
のではなく、ディスプレイパネルがディジタル化された
映像入力信号により直接駆動されるものであれば、ＬＣ
ＤＰなどであってもよい。
【００３７】
【発明の効果】本発明による誤差拡散回路は、垂直方向
遅延回路と斜め方向遅延回路を、遅延量がｈラインのｈ
ライン遅延回路と、遅延量がｄドットのｄドット遅延回
路とで構成したので、ｈライン遅延回路２８とｋライ
ン、ｅドット遅延回路２６で形成されていた従来例と比
べて、遅延回路の回路規模を小さくすることができる。
しかも、垂直方向加算回路、斜め方向加算回路及び水平
方向加算回路によって誤差拡散の方向を垂直方向、斜め
方向及び水平方向としたので、誤差拡散に起因する擬似
紋様を軽減することができる。
遅延回路と斜め方向遅延回路を、遅延量がｈラインのｈ
ライン遅延回路と、遅延量がｄドットのｄドット遅延回
路とで構成したので、ｈライン遅延回路２８とｋライ
ン、ｅドット遅延回路２６で形成されていた従来例と比
べて、遅延回路の回路規模を小さくすることができる。
しかも、垂直方向加算回路、斜め方向加算回路及び水平
方向加算回路によって誤差拡散の方向を垂直方向、斜め
方向及び水平方向としたので、誤差拡散に起因する擬似
紋様を軽減することができる。
【００３８】また、フレーム毎に雑音の極性を反転する
と共に、この雑音の極性によって画素毎に誤差加重の係
数を切り換える係数切換回路を具備するようにした場合
には、誤差拡散に起因する擬似紋様をさらに軽減させる
ことができる。
と共に、この雑音の極性によって画素毎に誤差加重の係
数を切り換える係数切換回路を具備するようにした場合
には、誤差拡散に起因する擬似紋様をさらに軽減させる
ことができる。
【００３９】垂直方向加算回路と斜め方向加算回路は単
一の垂直・斜め方向加算回路で兼用するようにした場合
には、加算回路の構成を簡単にすることができる。
一の垂直・斜め方向加算回路で兼用するようにした場合
には、加算回路の構成を簡単にすることができる。
【００４０】雑音加算回路に供給する雑音によって、垂
直、斜め方向荷重回路（例えば第１、第２係数切換回
路）の係数を切り換えるようにした場合には、さらに回
路規模の小型化を図ることができる。
直、斜め方向荷重回路（例えば第１、第２係数切換回
路）の係数を切り換えるようにした場合には、さらに回
路規模の小型化を図ることができる。
【図１】本発明による誤差拡散回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１における誤差加重の係数と雑音の関係を説
明するもので、（ａ）は雑音レベルが「１」のときの水
平、垂直、斜め方向の誤差加重の係数の説明図、（ｂ）
は雑音レベルが「０」のときの水平、垂直、斜め方向の
誤差加重の係数の説明図である。
明するもので、（ａ）は雑音レベルが「１」のときの水
平、垂直、斜め方向の誤差加重の係数の説明図、（ｂ）
は雑音レベルが「０」のときの水平、垂直、斜め方向の
誤差加重の係数の説明図である。
【図３】図１における雑音とフレームの関係を説明する
もので、（ａ）は偶数フレームの雑音の説明図、（ｂ）
は偶数フレームの雑音の極性を反転させた奇数フレーム
の雑音の説明図である。
もので、（ａ）は偶数フレームの雑音の説明図、（ｂ）
は偶数フレームの雑音の極性を反転させた奇数フレーム
の雑音の説明図である。
【図４】図１における拡散方向ベクトルの説明図で、
（ａ）は水平、垂直、斜め方向の誤差加重の係数が１／
２、１／４、１／４のとき（雑音レベルが「１」）の対
応する拡散方向ベクトル及び合成ベクトルの説明図、
（ｂ）は水平、垂直、斜め方向の誤差加重の係数が１／
２、１／２、０のとき（雑音レベルが「０」）の対応す
る拡散方向ベクトル及び合成ベクトルの説明図である。
（ａ）は水平、垂直、斜め方向の誤差加重の係数が１／
２、１／４、１／４のとき（雑音レベルが「１」）の対
応する拡散方向ベクトル及び合成ベクトルの説明図、
（ｂ）は水平、垂直、斜め方向の誤差加重の係数が１／
２、１／２、０のとき（雑音レベルが「０」）の対応す
る拡散方向ベクトル及び合成ベクトルの説明図である。
【図５】理想的な拡散方向ベクトルの説明図である。
【図６】既提案の誤差拡散回路を示すブロック図であ
る。
る。
１０…既提案の誤差拡散回路、 １２…映像信号入力端
子、１４…斜め方向加算回路、 １６…垂直方向加算回
路、１８…水平方向加算回路、 ２０…ビット変換回
路、２２…ＰＤＰ（プラズマ・ディスプレイ・パネ
ル）、 ２４…誤差検出回路、２６…ｋライン，ｅドッ
ト遅延回路、 ２８…ｈライン遅延回路、３０…ｄドッ
ト遅延回路、 ３２…誤差加重値設定回路、３４…切換
信号入力端子、 ４２…垂直・斜め方向加算回路、４４
…雑音加算回路、 ４６…映像信号入力端子、 ４８…
誤差演算回路、５０…偏差データ入力端子、 ５２…１
／２係数器、５４…ラインメモリ出力端子、 ５６…Ｆ
ＩＦＯメモリ、５８…ライン遅延入力端子、 ６０…第
１係数切換回路、６１…加算回路、 ６２…第２係数切
換回路、 ６４…垂直・斜め拡散端子、６６…雑音入力
端子、 ６８…レベル制御回路、Ｄ１〜Ｄ４、Ｄ６、Ｄ
８〜Ｄ１０…１ドット遅延回路、Ｄ５…水平方向遅延回
路の一例としての１ドット遅延回路、Ｄ７…ｄドット遅
延回路の一例としての１ドット遅延回路。
子、１４…斜め方向加算回路、 １６…垂直方向加算回
路、１８…水平方向加算回路、 ２０…ビット変換回
路、２２…ＰＤＰ（プラズマ・ディスプレイ・パネ
ル）、 ２４…誤差検出回路、２６…ｋライン，ｅドッ
ト遅延回路、 ２８…ｈライン遅延回路、３０…ｄドッ
ト遅延回路、 ３２…誤差加重値設定回路、３４…切換
信号入力端子、 ４２…垂直・斜め方向加算回路、４４
…雑音加算回路、 ４６…映像信号入力端子、 ４８…
誤差演算回路、５０…偏差データ入力端子、 ５２…１
／２係数器、５４…ラインメモリ出力端子、 ５６…Ｆ
ＩＦＯメモリ、５８…ライン遅延入力端子、 ６０…第
１係数切換回路、６１…加算回路、 ６２…第２係数切
換回路、 ６４…垂直・斜め拡散端子、６６…雑音入力
端子、 ６８…レベル制御回路、Ｄ１〜Ｄ４、Ｄ６、Ｄ
８〜Ｄ１０…１ドット遅延回路、Ｄ５…水平方向遅延回
路の一例としての１ドット遅延回路、Ｄ７…ｄドット遅
延回路の一例としての１ドット遅延回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 5/00 Ｇ０９Ｇ 5/00 ５２０Ｊ (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 審査官 鈴野 幹夫 (56)参考文献 特開 平７−64505（ＪＰ，Ａ) 特開 平６−291993（ＪＰ，Ａ) 特開 平７−143339（ＪＰ，Ａ) 特開 平８−116439（ＪＰ，Ａ) 特開 平８−179738（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/28 G02F 1/133 545 G02F 1/133 575 G09G 3/20 641 G09G 3/36 G09G 5/00 H04N 1/40
Claims (4)
- 【請求項１】ディジタル化された入力映像信号に、垂直
方向の再現誤差を垂直方向加算回路により加算し、斜め
方向の再現誤差を斜め方向加算回路により加算し、かつ
水平方向の再現誤差を水平方向加算回路により加算して
拡散出力信号を得、この拡散出力信号とディスプレイパ
ネルの発光輝度特性偏差データとの差を誤差演算回路で
演算し、この演算値に荷重回路で誤差加重のための係数
を掛けて重み付けをするとともに、垂直方向遅延回路、
斜め方向遅延回路、水平方向遅延回路のそれぞれで遅延
させた信号を、再現誤差として前記垂直方向加算回路、
斜め方向加算回路、水平方向加算回路に出力するように
した誤差拡散回路において、前記垂直方向遅延回路と斜
め方向遅延回路を、遅延量がｈラインのｈライン遅延回
路と、遅延量がｄドットのｄドット遅延回路とで構成し
てなり、荷重回路は、画素間ではランダムに切り替わり
フレーム間では極性が反転して供給される雑音によっ
て、画素毎に誤差加重の係数を切り換える係数切換回路
を具備してなる誤差拡散回路。 - 【請求項２】垂直方向加算回路と斜め方向加算回路は単
一の垂直・斜め方向加算回路で兼用してなり、係数切換
回路は、ｈライン遅延回路の出力に、フレーム毎に極性
が反転して供給される雑音によって画素毎に切り換わる
誤差加重係数を掛ける第１係数切換回路と、前記ｈライ
ン遅延回路のドット遅延回路を経た出力に、前記雑音に
よって画素毎に切り換わる誤差加重係数を掛け、垂直方
向の再現誤差として前記垂直・斜め方向加算回路に出力
すると共に、前記第１係数切換回路の出力に、前記雑音
によって画素毎に切り換わる誤差加重係数を掛け、斜め
方向の再現誤差として前記垂直・斜め方向加算回路に出
力する第２係数切換回路とからなる請求項１記載の誤差
拡散回路。 - 【請求項３】ディジタル化された入力映像信号に、垂直
方向の再現誤差を垂直方向加算回路により加算し、斜め
方向の再現誤差を斜め方向加算回路により加算し、雑音
を雑音加算回路により加算し、かつ水平方向の再現誤差
を水平方向加算回路により加算して拡散出力信号を得、
この拡散出力信号とディスプレイパネルの発光輝度特性
偏差データとの差を誤差演算回路で演算し、この演算値
に荷重回路で誤差加重のための係数を掛けて重み付けを
するとともに、ライン遅延回路とライン・ドット遅延回
路とドット遅延回路のそれぞれで遅延させた信号を、再
現誤差として前記垂直方向加算回路と斜め方向加算回路
と水平方向加算回路に出力するようにした誤差拡散回路
において、前記ライン遅延回路とライン・ドット遅延回
路を、遅延量がｈラインのｈライン遅延回路と、遅延量
がｄドットのｄドット遅延回路とで構成してなり、荷重
回路は、画素間ではランダムに切り替わりフレーム間で
は極性が反転して供給される雑音によって、画素毎に誤
差加重の係数を切り換える係数切換回路を具備してな
り、この雑音は雑音加算回路に供給される雑音と共用し
たことを特徴とする誤差拡散回路。 - 【請求項４】垂直方向加算回路と斜め方向加算回路は単
一の垂直・斜め方向加算回路で兼用してなり、係数切換
回路は、ｈライン遅延回路の出力に、雑音加算回路で入
力映像信号に加算されるとともにフレーム毎に極性が反
転して供給される雑音によって画素毎に切り換わる誤差
加重係数を掛ける第１係数切換回路と、前記ｈライン遅
延回路のドット遅延回路を経た出力に、前記雑音によっ
て画素毎に切り換わる誤差加重係数を掛け、垂直方向の
再現誤差として前記垂直・斜め方向加算回路に出力する
と共に、前記第１係数切換回路の出力に、前記雑音によ
って画素毎に切り換わる誤差加重係数を掛け、斜め方向
の再現誤差として前記垂直・斜め方向加算回路に出力す
る第２係数切換回路とを具備してなる請求項３記載の誤
差拡散回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18812795A JP3334440B2 (ja) | 1995-06-30 | 1995-06-30 | 誤差拡散回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18812795A JP3334440B2 (ja) | 1995-06-30 | 1995-06-30 | 誤差拡散回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0916120A JPH0916120A (ja) | 1997-01-17 |
| JP3334440B2 true JP3334440B2 (ja) | 2002-10-15 |
Family
ID=16218199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18812795A Expired - Fee Related JP3334440B2 (ja) | 1995-06-30 | 1995-06-30 | 誤差拡散回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334440B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475721B1 (ko) * | 2001-10-25 | 2005-03-10 | 엘지전자 주식회사 | 템포럴 효과를 이용한 오차확산방법 및 이를 이용한플라즈마 디스플레이 패널의 구동방법 및 장치 |
| JP4172331B2 (ja) * | 2003-06-09 | 2008-10-29 | 日本ビクター株式会社 | 表示装置の誤差拡散処理方法 |
-
1995
- 1995-06-30 JP JP18812795A patent/JP3334440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0916120A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
| JPH11231827A (ja) | 画像表示装置及び画像評価装置 | |
| JP3158883B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3334440B2 (ja) | 誤差拡散回路 | |
| JP3785922B2 (ja) | 表示装置の誤差拡散処理方法 | |
| JP3089960B2 (ja) | 誤差拡散回路 | |
| US7495637B2 (en) | Driving method and apparatus of plasma display panel | |
| JP3572685B2 (ja) | 擬似中間調処理方法および回路 | |
| JP3324313B2 (ja) | ディスプレイ駆動方法および装置 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP3912079B2 (ja) | 表示装置の誤差拡散処理回路及び方法 | |
| JP3232921B2 (ja) | 擬似紋様処理回路 | |
| JP3605945B2 (ja) | 誤差拡散回路 | |
| JP2001117528A (ja) | 画像表示装置 | |
| JP3593799B2 (ja) | 複数画面表示装置の誤差拡散回路 | |
| KR100289903B1 (ko) | 중간조화상표시방법및그장치 | |
| JP3346107B2 (ja) | 誤差拡散処理回路 | |
| JP2820037B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3209017B2 (ja) | 擬似中間調処理回路 | |
| JP3500732B2 (ja) | 擬似中間調処理回路 | |
| JPH0990902A (ja) | 擬似中間調処理回路 | |
| JP3381339B2 (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| JPH08146905A (ja) | 誤差拡散回路 | |
| JP4052142B2 (ja) | 画像表示装置 | |
| JPH11327497A (ja) | 映像信号処理装置および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |