JP3605945B2 - 誤差拡散回路 - Google Patents
誤差拡散回路 Download PDFInfo
- Publication number
- JP3605945B2 JP3605945B2 JP15486096A JP15486096A JP3605945B2 JP 3605945 B2 JP3605945 B2 JP 3605945B2 JP 15486096 A JP15486096 A JP 15486096A JP 15486096 A JP15486096 A JP 15486096A JP 3605945 B2 JP3605945 B2 JP 3605945B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- output
- addition
- odd number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
本発明は、PDP(プラズマディスプレイパネル)やLCD(液晶ディスプレイパネル)などのディスプレイパネルを用いた表示装置で中間調画像を表示させるために用いる誤差拡散回路に関するものである。
【0002】
【従来の技術】
最近、薄型、軽量の表示パネルとしてPDPが注目されている。このPDPの駆動方式は、従来のCRT駆動方式とは全く異なっており、ディジタル化された映像入力信号による直接駆動方式である。したがって、パネル面から発光される輝度階調は、扱う信号のビット数によって定まる。
【0003】
AC駆動方式では、階調数を増やせば増やすほど、1フレーム期間内でパネルを点灯発光させる準備期間としてのアドレス期間のビット数が増加するため、発光期間としてのサスティン期間が相対的に短くなり、最大輝度が低下する。
このように、パネル面から発光される輝度階調は、扱う信号のビット数によって定まるため、扱う信号のビット数を増やせば、画質は向上するが、発光輝度が低下し、逆に扱う信号のビット数を減らせば、発光輝度が増加するが、階調表示が少なくなり、画質の低下を招く。
【0004】
そこで、本出願人は、図4に示すような、PDPやLCDの表示装置で擬似中間調画像を表示するための誤差拡散回路10を提案した。この図4に示す誤差拡散回路10は、入力端子12に入力したn(たとえば8)ビットの原画素A(i,j)の映像信号に、垂直加算回路14及び水平加算回路16で垂直方向及び水平方向の再現誤差を順次加算して出力端子18に拡散出力信号を得、この拡散出力信号をビット変換回路(図示省略)でビット数をm(たとえば4)ビットに減らす処理をし、表示パネル駆動回路を経てディスプレイパネル(例えばPDP)を発光する。
【0005】
また、誤差量演算回路20によって、水平加算回路16から出力する拡散出力信号と、予めディスプレイパネル用に設定記憶された値との差が演算され、ついで係数器22によるシフト演算によって1/2の係数を掛けて重み付けされ、この重み付けされた値が、1ライン遅延回路24で1ライン遅延し垂直方向の再現誤差として垂直加算回路14で加算されるとともに、1ドット遅延回路26で1ドット遅延し水平方向の再現誤差として水平加算回路16で加算される。このため、図5に示すように、原画素A(i,j)より1ライン前の画素A(i,j−1)の再現誤差と、原画素A(i,j)より1ドット前の画素A(i−1,j)の再現誤差とを原画素A(i,j)に加算して拡散処理をしている。
【0006】
【発明が解決しようとする課題】
しかしながら、図4に示した誤差拡散回路10では、係数器22によるシフト演算で1/2の係数を掛けて重み付けをしているので、係数器22の出力値の±のバランスが悪くなり、これを遅延回路24、26で遅延して加算回路14、16で加算すると、画質劣化の原因になるという問題点があった。
【0007】
例えば、誤差量演算回路20から係数器22に入力する信号の値Eが、図6の左側に示すように、10進数の「+4、+3、+2、+1、0、−1、−2、−3、−4」の場合、これを2進数表示の最上位ビットを符号ビットとした2の補数で現したものを、係数器22によるシフト演算でE/2を求めると、このE/2は、図6の右側に示すように、10進数の「+2、+1、+1、0、0、−1、−1、−2、−2」となり、±のバランスが悪くなっていた。
【0008】
本発明は、上述の点に鑑みなされたもので、誤差量に1/2の係数を掛けて重み付けをする係数器のシフト演算で係数器の出力値が±のバランスを崩しても、誤差量の±のバランスを崩さずに誤差拡散処理を行うことができる誤差拡散回路を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明による誤差拡散回路は、ディジタルの映像信号に相異なる再現誤差を加算して拡散出力信号を得る第1、第2加算回路と、この拡散出力信号と予めディスプレイパネル用に設定された値との差を演算する誤差量演算回路と、この演算値に相異なる再現誤差に対応した遅延を与える第1、第2遅延回路と、この第1、第2遅延回路の出力に1/2の係数を掛け再現誤差として第1、第2加算回路に出力する第1、第2係数器と、第1、第2遅延回路の出力が奇数であるか否かを検出し奇数検出時に第1、第2加算回路に加算用のデータ「+1」を出力する第1、第2奇数検出回路とを具備してなることを特徴とするものである。
【0010】
入力したnビットの映像信号には、第1、第2加算回路(例えば垂直方向と水平方向の加算回路)により相異なる再現誤差が加算されて拡散出力信号が得られる。この拡散出力信号は、従来例と同様に、ビット変換回路等によってビット数をm(m≦n−1)ビットに減らされ、表示パネル駆動回路を経てディスプレイパネル(例えばPDP)を発光する。第1、第2加算回路で得られた拡散出力信号とディスプレイパネルの設定値(例えば発光輝度特性偏差データ)との差が誤差演算回路で演算され、この演算値は第1、第2遅延回路で相異なる遅延量遅延され係数器で1/2の係数を掛けられ、再現誤差信号として第1、第2加算回路に入力する。
【0011】
第1、第2奇数検出回路は、第1、第2遅延回路の出力が奇数であるか否かを検出し、奇数検出時に第1、第2加算回路に加算用のデータ「+1」を出力するので、第1、第2係数器によるシフト演算で最下位ビットの「1」が消えたときに加算用のデータ「+1」の加算によって補正される。このため、第1、第2係数器のシフト演算による出力値の±のアンバランスを補正することができる。
【0012】
【発明の実施の形態】
以下、本発明の一実施形態例を図1を用いて説明する。
図1において、図4と同一部分は同一符号とする。図1において、12は、n(たとえば8)ビットの映像信号を入力するための入力端子である。この入力端子12には、第1加算回路としての垂直加算回路14、第2加算回路としての水平加算回路16を介して出力端子18が結合されている。
【0013】
前記水平加算回路16の出力側には、前記水平加算回路16から出力する拡散出力信号と、予めPDP用に設定記憶された値との差を演算する誤差量演算回路20が結合されている。この誤差量演算回路20の出力側には、第1遅延回路としての1ライン遅延回路24と、第2遅延回路としての1ドット遅延回路26とが結合されている。
【0014】
前記1ライン遅延回路24の出力側は、第1係数器28を介して前記垂直加算回路14に結合されるとともに、第1奇数検出回路としての負の奇数検出回路30を介して前記垂直加算回路14に結合されている。前記1ドット遅延回路26の出力側は、第2係数器32を介して前記水平加算回路16に結合されるとともに、第2奇数検出回路としての負の奇数検出回路34を介して前記水平加算回路16に結合されている。
【0015】
前記負の奇数検出回路30、34は、それぞれ前記1ライン遅延回路24、1ドット遅延回路26の出力が負の奇数であるか否かを検出し、奇数検出時に前記垂直加算回路14、水平加算回路16に加算用のデータ「+1」を出力するように構成されている。
【0016】
つぎに、図1の作用を図2を併用して説明する。
入力端子12にn(たとえば8)ビットの原画素A(i,j)の映像信号が入力すると、この入力映像信号には垂直加算回路14及び水平加算回路16で垂直方向及び水平方向の再現誤差が順次加算され、拡散出力信号が得られる。この拡散出力信号は、出力端子18を経た後、ビット変換回路(図示省略)でビット数がm(たとえば4)ビットに減らす処理がされ、表示パネル駆動回路(図示省略)を介してPDP(図示省略)を発光する。
【0017】
また、誤差量演算回路20によって、水平加算回路16から出力する拡散出力信号と、予めPDP用に設定記憶された値との差が演算され、ついで、この演算値Eは、1ライン遅延回路24で1ライン遅延され、第1係数器28によるシフト演算で1/2の係数を掛けて重み付けされ、この重み付けされた信号E/2が垂直方向の再現誤差信号として垂直加算回路14で加算される。また、演算値Eは、1ドット遅延回路26で1ドット遅延され、第2係数器32によるシフト演算で1/2の係数を掛けて重み付けされ、この重み付けされた信号E/2が水平方向の再現誤差信号として水平加算回路16で加算される。
【0018】
このため、誤差量演算回路20の演算値Eが、図2の左側に示すように10進数の「+4、+3、+2、+1、0、−1、−2、−3、−4」のときは、シフト演算をする第1、第2係数器28、32から垂直加算回路14、水平加算回路16へ出力する加算値E/2は、図6の従来例と同様に、図2の中央に示すように10進数の「+2、+1、+1、0、0、−1、−1、−2、−2」となる。
【0019】
負の奇数検出回路30、34は、1ライン遅延回路24、1ドット遅延回路26の出力値Eが負の奇数であるか否かを検出し、奇数検出時に垂直加算回路14、水平加算回路16に加算用のデータ「+1」を出力するので、値Eが10進数の「−1」と「−3」の負の奇数時に出力値Cが「+1」となって垂直加算回路14、水平加算回路16に入力する。このため、垂直加算回路14、水平加算回路16によって加算される再現誤差信号E/2+Cは、図2の右側に示すように10進数表示で「+2、+1、+1、0、0、0、−1、−1、−2」となり、±のバランスがとれたものとなる。このような±のバランスがとれた信号が再現誤差信号として加算回路14、16で加算されるので、誤差量の±のバランスを崩さずに誤差拡散することができ、よりよい画像が得られる。
【0020】
前記実施形態例では、第1、第2奇数検出回路が負の奇数検出回路の場合について説明したが、本発明はこれに限るものでなく、第1、第2遅延回路の出力が奇数か否かを検出し奇数検出時に第1、第2加算回路に加算用のデータ「+1」を出力するものであればよい。例えば、第1、第2奇数検出回路を、第1、第2遅延回路の出力が正の奇数であるか否かを検出し、奇数検出時に第1、第2加算回路に加算用のデータ「+1」を出力する正の奇数検出回路で構成するようにしてもよい。
【0021】
図3は、図1の負の奇数検出回路30、34の代わりに正の奇数検出回路30a、34a(図示省略)を用いた場合の作用を説明するもので、図2と相違する点は、演算値Eが10進数の「+1」と「+3」の正の奇数時に出力値Cが「+1」となって垂直加算回路14、水平加算回路16に入力する。このため、垂直加算回路14、水平加算回路16によって加算される再現誤差信号E/2+Cは、図3の右側に示すように10進数表示で「+2、+2、+1、+1、0、−1、−1、−2、−2」となり、±のバランスがとれたものとなる。
なお、負の奇数検出回路の場合も、正の奇数検出回路の場合も、ともに±のバランスがとれたものとなるが、両者を比べた場合、映像信号に加える再現誤差のデータ値が小さい負の奇数検出回路の方がより望ましい。
【0022】
前記実施形態例では、第1遅延回路が1ライン遅延回路、第2遅延回路が1ドット遅延回路の場合について説明したが、本発明はこれに限るものでなく、第1遅延回路が信号をh(hは2以上の整数)ライン分遅延させるhライン遅延回路、第2遅延回路が信号をd(dは2以上の整数)ドット分遅延させるdドット遅延回路の場合についても利用することができる。
【0023】
前記実施形態例では、第1加算回路が垂直方向の再現誤差を加算する垂直加算回路、第2加算回路が水平方向の再現誤差を加算する水平加算回路で、第1遅延回路がhライン遅延回路、第2遅延回路がdドット遅延回路の場合について説明したが、本発明はこれに限るものではない。
【0024】
例えば、第1加算回路が斜め方向の再現誤差を加算する斜め加算回路、第2加算回路が水平方向の再現誤差を加算する水平加算回路で、第1遅延回路が信号をpライン及びqドット分遅延させるpライン・qドット遅延回路、第2遅延回路がdドット遅延回路の場合についても本発明を利用することができる。
【0025】
また、第1加算回路が垂直方向の再現誤差を加算する垂直加算回路、第2加算回路が斜め方向の再現誤差を加算する斜め加算回路で、第1遅延回路がhライン遅延回路、第2遅延回路がpライン・qドット遅延回路の場合についても本発明を利用することができる。
【0026】
前記実施形態例では、ディスプレイパネルがPDPの場合を説明したが、本発明はこれに限られるものではなく、ディスプレイパネルがディジタル化された映像入力信号により直接駆動されるものであればよい(例えばLCDであってもよい)。
【0027】
【発明の効果】
本発明による誤差拡散回路は、第1、第2遅延回路の出力に1/2の係数を掛けて再現誤差として第1、第2加算回路に出力する第1、第2係数器と、第1、第2遅延回路の出力が奇数であるか否かを検出し奇数検出時に第1、第2加算回路に加算用のデータ「+1」を出力する第1、第2奇数検出回路とを具備し、第1、第2係数器によるシフト演算で最下位ビットの「1」が消えたときに加算用のデータ「+1」を加算することによって、第1、第2係数器のシフト演算に基づく出力値の±のアンバランスを補正するようにしたので、第1、第2遅延回路の出力に1/2の係数を掛けて第1、第2係数器のシフト演算で係数器の出力値が±のバランスを崩しても、誤差量の±のバランスを崩さずに誤差拡散処理を行うことができ、よりよい画像が得られる。
【図面の簡単な説明】
【図1】本発明による誤差拡散回路の一実施形態例を示すブロック図である。
【図2】図1の誤差量演算回路20の演算値Eと加算回路14、16で再現誤差として加算される信号E/2+Cの関係を説明する説明図である。
【図3】図1の負の奇数検出回路の代わりに正の奇数検出回路を用いた場合における、演算値Eと信号E/2+Cの関係を説明する説明図である。
【図4】本出願人による既提案の誤差拡散回路を示すブロック図である。
【図5】誤差拡散方向の説明図である。
【図6】図4の演算値Eと係数器の出力信号E/2の関係を説明する説明図である。
【符号の説明】
10…既提案の誤差拡散回路、 12…映像信号の入力端子、 14…垂直加算回路(第1加算回路の一例)、 16…水平加算回路(第2加算回路の一例)、 18…出力端子、 20…誤差量演算回路、 22…係数器、 24…1ライン遅延回路(第1遅延回路の一例)、 26…1ドット遅延回路(第2遅延回路の一例)、 28…第1係数器、 30…負の奇数検出回路(第1奇数検出回路の一例)、 32…第2係数器、 34…負の奇数検出回路(第2奇数検出回路の一例)、 A(i,j)…原画素、 A(i,j−1)…1ライン前の画素、 A(i−1,j)…1ドット前の画素、 C…負の奇数検出回路の出力、 E…演算値、 E/2…第1、第2係数器の出力。
Claims (1)
- ディジタルの映像信号に相異なる再現誤差を加算して拡散出力信号を得る第1、第2加算回路と、この拡散出力信号と予めディスプレイパネル用に設定された値との差を演算する誤差量演算回路と、この演算値に前記相異なる再現誤差に対応した遅延を与える第1、第2遅延回路と、この第1、第2遅延回路の出力に1/2の係数を掛け再現誤差として前記第1、第2加算回路に出力する第1、第2係数器と、前記第1、第2遅延回路の出力が正の奇数であるか否かを検出し正の奇数検出時に前記第1、第2加算回路に加算用のデータ「+1」を出力する第1、第2奇数検出回路とを具備してなることを特徴とする誤差拡散回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15486096A JP3605945B2 (ja) | 1996-05-27 | 1996-05-27 | 誤差拡散回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15486096A JP3605945B2 (ja) | 1996-05-27 | 1996-05-27 | 誤差拡散回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09319325A JPH09319325A (ja) | 1997-12-12 |
JP3605945B2 true JP3605945B2 (ja) | 2004-12-22 |
Family
ID=15593503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15486096A Expired - Fee Related JP3605945B2 (ja) | 1996-05-27 | 1996-05-27 | 誤差拡散回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3605945B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100403698B1 (ko) * | 2001-07-13 | 2003-10-30 | 삼성에스디아이 주식회사 | 다계조 화상 표시 방법 및 그 장치 |
-
1996
- 1996-05-27 JP JP15486096A patent/JP3605945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09319325A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
JP3158883B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
JP3785922B2 (ja) | 表示装置の誤差拡散処理方法 | |
JP3605945B2 (ja) | 誤差拡散回路 | |
JP3089960B2 (ja) | 誤差拡散回路 | |
JP3327058B2 (ja) | 擬似紋様処理回路 | |
JP3334440B2 (ja) | 誤差拡散回路 | |
KR20030006592A (ko) | 다계조 화상 표시 방법 및 그 장치 | |
KR100289903B1 (ko) | 중간조화상표시방법및그장치 | |
JP3232921B2 (ja) | 擬似紋様処理回路 | |
KR100508936B1 (ko) | 고속 동작이 가능한 오차 확산 방법 및 그 방법을 이용한플라즈마 디스플레이 패널 구동 장치 | |
JP2820037B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
JPH10105116A (ja) | 擬似中間調画像表示装置 | |
JP3309592B2 (ja) | ディスプレイ装置の駆動回路 | |
JP3346107B2 (ja) | 誤差拡散処理回路 | |
JP2001117528A (ja) | 画像表示装置 | |
JPH08146905A (ja) | 誤差拡散回路 | |
JP3593799B2 (ja) | 複数画面表示装置の誤差拡散回路 | |
JP3661330B2 (ja) | 誤差拡散回路 | |
JPH08179720A (ja) | 誤差演算回路 | |
JPH08307803A (ja) | 誤差拡散処理回路 | |
JPH0990902A (ja) | 擬似中間調処理回路 | |
JPH08305328A (ja) | 誤差拡散処理回路 | |
JP3994401B2 (ja) | 表示装置の誤差拡散処理方法 | |
JP2002268604A (ja) | プラズマディスプレイパネルの階調表示処理装置及び処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |