JP2002268604A - プラズマディスプレイパネルの階調表示処理装置及び処理方法 - Google Patents
プラズマディスプレイパネルの階調表示処理装置及び処理方法Info
- Publication number
- JP2002268604A JP2002268604A JP2001058094A JP2001058094A JP2002268604A JP 2002268604 A JP2002268604 A JP 2002268604A JP 2001058094 A JP2001058094 A JP 2001058094A JP 2001058094 A JP2001058094 A JP 2001058094A JP 2002268604 A JP2002268604 A JP 2002268604A
- Authority
- JP
- Japan
- Prior art keywords
- bit data
- pixels
- display
- added
- minimum level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 サブフィールドを増加させることなく表示階
調を増加させ、動画疑似輪郭の低減を可能にするととも
にＳ／Ｎ比の良好な表示を確保する。 【解決手段】 Ａ／Ｄ変換部１２により変換された８ビ
ットデータはγ逆補正部１９によりγ逆補正演算が行わ
れて１０ビットデータとして出力される。階調増加部２
０ではこの１０ビットデータを上位の８ビットと下位の
２ビットの各データに分割する。そしてＰＤＰのライン
にまたがる４つの画素Ａ，Ｂ，Ｃ，Ｄのうち画素Ｃ，Ｄ
用の下位２ビットの平均値を計算し、その計算結果と、
偶数及び奇数の各フィールドとに基づいて画素Ａ，Ｂ，
Ｃ，Ｄ用の各８ビットデータに表示最小レベル値を加算
するか否かを判断する。
調を増加させ、動画疑似輪郭の低減を可能にするととも
にＳ／Ｎ比の良好な表示を確保する。 【解決手段】 Ａ／Ｄ変換部１２により変換された８ビ
ットデータはγ逆補正部１９によりγ逆補正演算が行わ
れて１０ビットデータとして出力される。階調増加部２
０ではこの１０ビットデータを上位の８ビットと下位の
２ビットの各データに分割する。そしてＰＤＰのライン
にまたがる４つの画素Ａ，Ｂ，Ｃ，Ｄのうち画素Ｃ，Ｄ
用の下位２ビットの平均値を計算し、その計算結果と、
偶数及び奇数の各フィールドとに基づいて画素Ａ，Ｂ，
Ｃ，Ｄ用の各８ビットデータに表示最小レベル値を加算
するか否かを判断する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネルの階調表示処理装置及び処理方法に関する。
レイパネルの階調表示処理装置及び処理方法に関する。
【０００２】
【従来の技術】プラズマディスプレイパネル（以下、Ｐ
ＤＰ）では、１フレーム期間を、点灯期間（維持放電期
間；発光輝度に比例）の相対比が各々異なる複数のサブ
フィールドＳＦ１〜ＳＦ８により構成している。そし
て、入力したアナログ映像信号をＡ／Ｄ変換することに
よりサブフィールド数に応じたビット数のデジタル信号
に変換し、このビットデータに基づいて対応の画素を適
宜のサブフィールドにより点灯させて所定の階調の画像
を表示している。図６の例では、８個の階調ビットによ
り２５６階調表示を行う例であり、最上位の階調ビット
（８ビット目）がＳＦ１に対応するとともに、以下順
に、階調ビット（７ビット目）がＳＦ２に、階調ビット
（６ビット目）がＳＦ３に、階調ビット（５ビット目）
がＳＦ４に、階調ビット（４ビット目）がＳＦ５に、階
調ビット（３ビット目）がＳＦ６に、階調ビット（２ビ
ット目）がＳＦ７にそれぞれ対応し、最下位の階調ビッ
ト（１ビット目）がＳＦ８に対応する。
ＤＰ）では、１フレーム期間を、点灯期間（維持放電期
間；発光輝度に比例）の相対比が各々異なる複数のサブ
フィールドＳＦ１〜ＳＦ８により構成している。そし
て、入力したアナログ映像信号をＡ／Ｄ変換することに
よりサブフィールド数に応じたビット数のデジタル信号
に変換し、このビットデータに基づいて対応の画素を適
宜のサブフィールドにより点灯させて所定の階調の画像
を表示している。図６の例では、８個の階調ビットによ
り２５６階調表示を行う例であり、最上位の階調ビット
（８ビット目）がＳＦ１に対応するとともに、以下順
に、階調ビット（７ビット目）がＳＦ２に、階調ビット
（６ビット目）がＳＦ３に、階調ビット（５ビット目）
がＳＦ４に、階調ビット（４ビット目）がＳＦ５に、階
調ビット（３ビット目）がＳＦ６に、階調ビット（２ビ
ット目）がＳＦ７にそれぞれ対応し、最下位の階調ビッ
ト（１ビット目）がＳＦ８に対応する。
【０００３】各サブフィールドＳＦ１〜ＳＦ８は、維持
放電期間がそれぞれ例えば階調数（発光輝度の相対比：
発光パルス（維持パルス）数に比例）１２８，６４，３
２，１６，８，４，２，１として重み付けされるもので
あり、図６のように発光輝度順に配列するのが最も表示
効率が良いとされ、こうした２５６階調の各サブフィー
ルドＳＦ１〜ＳＦ８に基づきＰＤＰの表示が行われる。
放電期間がそれぞれ例えば階調数（発光輝度の相対比：
発光パルス（維持パルス）数に比例）１２８，６４，３
２，１６，８，４，２，１として重み付けされるもので
あり、図６のように発光輝度順に配列するのが最も表示
効率が良いとされ、こうした２５６階調の各サブフィー
ルドＳＦ１〜ＳＦ８に基づきＰＤＰの表示が行われる。
【０００４】
【発明が解決しようとする課題】階調表示を行うＰＤＰ
では、ＣＲＴの発光特性と互換性を保つために、γ補正
（階調補正）の逆補正であるγ逆補正と呼ばれる補正を
行っている。即ち、図５に示すように、アナログ入力映
像信号ａがレベル調整部１１でレベル調整され、さらに
８ビットのＡ／Ｄ変換部１２により８ビットのデジタル
映像データ変換された後、８ビットのγ逆補正部１９に
よりγ逆補正され、フレームメモリ１３及び出力処理部
１４を介してＰＤＰ１００に出力されるようになってい
る。
では、ＣＲＴの発光特性と互換性を保つために、γ補正
（階調補正）の逆補正であるγ逆補正と呼ばれる補正を
行っている。即ち、図５に示すように、アナログ入力映
像信号ａがレベル調整部１１でレベル調整され、さらに
８ビットのＡ／Ｄ変換部１２により８ビットのデジタル
映像データ変換された後、８ビットのγ逆補正部１９に
よりγ逆補正され、フレームメモリ１３及び出力処理部
１４を介してＰＤＰ１００に出力されるようになってい
る。
【０００５】このように、デジタル映像データについて
階調補正の逆補正を示すγ逆補正を行った場合、ＰＤＰ
１００に表示される表示画像のうち特に低輝度部分の表
示階調が著しく低下するという問題が生じ、画質劣化に
つながる。こうした画質劣化を回避するために、表示階
調を２５６階調から１０２４階調に増加させると、サブ
フィールド数が増加することから、最大輝度が低下する
という問題が生じるとともに、サブフィールド内の発光
パルス数の増加に起因して動画疑似輪郭（動画偽輪郭；
例えば人の頬のように滑らかに変化している部分に階調
の乱れが生じる現象）と呼ばれる画質劣化が生じる。ま
た、表示階調を増加させる手段として、一般に誤差拡散
処理と呼ばれる手法が用いられているが、こうした誤差
拡散処理で表示階調数を増加させようとしても、こうし
た誤差拡散処理では最小発光レベル以下のレベルが表現
できないため、表示画像に粒状ノイズが現れ特に輝度の
少ない暗部でＳ／Ｎ比が良好にならない。
階調補正の逆補正を示すγ逆補正を行った場合、ＰＤＰ
１００に表示される表示画像のうち特に低輝度部分の表
示階調が著しく低下するという問題が生じ、画質劣化に
つながる。こうした画質劣化を回避するために、表示階
調を２５６階調から１０２４階調に増加させると、サブ
フィールド数が増加することから、最大輝度が低下する
という問題が生じるとともに、サブフィールド内の発光
パルス数の増加に起因して動画疑似輪郭（動画偽輪郭；
例えば人の頬のように滑らかに変化している部分に階調
の乱れが生じる現象）と呼ばれる画質劣化が生じる。ま
た、表示階調を増加させる手段として、一般に誤差拡散
処理と呼ばれる手法が用いられているが、こうした誤差
拡散処理で表示階調数を増加させようとしても、こうし
た誤差拡散処理では最小発光レベル以下のレベルが表現
できないため、表示画像に粒状ノイズが現れ特に輝度の
少ない暗部でＳ／Ｎ比が良好にならない。
【０００６】したがって、本発明は、サブフィールドを
増加させることなく表示階調を増加させ、動画疑似輪郭
等の画質劣化の低減を可能にすることを目的とする。
増加させることなく表示階調を増加させ、動画疑似輪郭
等の画質劣化の低減を可能にすることを目的とする。
【０００７】
【課題を解決するための手段】このような課題を解決す
るために本発明は、複数の画素からなるＰＤＰを有し、
ＰＤＰの階調表示を行う階調表示処理装置において、第
１のラインに設けられ互いに隣接した第１及び第２の画
素と、第１のラインの次に選択される第２のラインに設
けられそれぞれが第１及び第２の画素に隣接するととも
に互いに隣接した第３及び第４の画素とから１つの画素
ブロックを構成し、第１ないし第４の画素用の映像信号
を入力すると、それぞれｍビットデータに変換する変換
部と、変換部により変換されたｍビットデータに対し所
定の補正処理を行ってｍより大のｎビットデータとして
出力する補正処理部と、それぞれ上位のｍビットデータ
と下位の（ｎ−ｍ）ビットデータとに分割された第１な
いし第４の画素用のデータのうち第３及び第４の画素用
の（ｎ−ｍ）ビットデータを入力して平均値を演算する
平均値演算部と、平均値演算部の演算結果と、ＰＤＰの
奇数及び偶数の各フィールドとに応じて、第１ないし第
４の画素用の各ｍビットデータに表示最小レベル値を加
算し階調増加処理を行う階調増加部と、階調増加部によ
り処理された第１ないし第４の画素のｍビットデータを
ＰＤＰへ出力する出力部とを備えるようにしたものであ
る。
るために本発明は、複数の画素からなるＰＤＰを有し、
ＰＤＰの階調表示を行う階調表示処理装置において、第
１のラインに設けられ互いに隣接した第１及び第２の画
素と、第１のラインの次に選択される第２のラインに設
けられそれぞれが第１及び第２の画素に隣接するととも
に互いに隣接した第３及び第４の画素とから１つの画素
ブロックを構成し、第１ないし第４の画素用の映像信号
を入力すると、それぞれｍビットデータに変換する変換
部と、変換部により変換されたｍビットデータに対し所
定の補正処理を行ってｍより大のｎビットデータとして
出力する補正処理部と、それぞれ上位のｍビットデータ
と下位の（ｎ−ｍ）ビットデータとに分割された第１な
いし第４の画素用のデータのうち第３及び第４の画素用
の（ｎ−ｍ）ビットデータを入力して平均値を演算する
平均値演算部と、平均値演算部の演算結果と、ＰＤＰの
奇数及び偶数の各フィールドとに応じて、第１ないし第
４の画素用の各ｍビットデータに表示最小レベル値を加
算し階調増加処理を行う階調増加部と、階調増加部によ
り処理された第１ないし第４の画素のｍビットデータを
ＰＤＰへ出力する出力部とを備えるようにしたものであ
る。
【０００８】この場合、階調増加部は、平均値演算部の
演算結果による平均値が第１の値の場合は、奇数フィー
ルドでは第１の画素用のｍビットデータに表示最小レベ
ル値を加算し、偶数フィールドでは第４の画素用のｍビ
ットデータに表示最小レベル値を加算し、平均値が第２
の値の場合は、奇数フィールドでは第１及び第４の画素
用のｍビットデータに表示最小レベル値を加算し、偶数
フィールドでは第２及び第３の画素用のｍビットデータ
に表示最小レベル値を加算し、平均値が第３の値の場合
は、奇数フィールドでは第１，第２及び第４の画素用の
ｍビットデータに表示最小レベル値を加算し、偶数フィ
ールドでは第１，第３及び第４の画素用のｍビットデー
タに表示最小レベル値を加算するものである。
演算結果による平均値が第１の値の場合は、奇数フィー
ルドでは第１の画素用のｍビットデータに表示最小レベ
ル値を加算し、偶数フィールドでは第４の画素用のｍビ
ットデータに表示最小レベル値を加算し、平均値が第２
の値の場合は、奇数フィールドでは第１及び第４の画素
用のｍビットデータに表示最小レベル値を加算し、偶数
フィールドでは第２及び第３の画素用のｍビットデータ
に表示最小レベル値を加算し、平均値が第３の値の場合
は、奇数フィールドでは第１，第２及び第４の画素用の
ｍビットデータに表示最小レベル値を加算し、偶数フィ
ールドでは第１，第３及び第４の画素用のｍビットデー
タに表示最小レベル値を加算するものである。
【０００９】また、平均値演算部は、第３及び第４の画
素用の一方の（ｎ−ｍ）ビットデータの第３及び第４の
画素用の他方のｍビットデータへの桁上がりが可能にな
る桁上がり可能状態を検出する検出手段を有し、階調増
加部は、検出手段により桁上がり可能状態が検出される
と、第３及び第４の画素用の（ｎ−ｍ）ビットデータの
値の組み合わせが第１の組み合わせの場合は、奇数フィ
ールドでは第１及び第３の画素用のｍビットデータに表
示最小レベル値を加算し、偶数フィールドでは第１及び
第２の画素用のｍビットデータに表示最小レベル値を加
算し、第３及び第４の画素用の（ｎ−ｍ）ビットデータ
の値の組み合わせが第２の組み合わせの場合は、奇数フ
ィールドでは第１の画素用のｍビットデータに表示最小
レベル値を加算し、偶数フィールドでは第１及び第４の
画素用のｍビットデータに表示最小レベル値を加算する
ものである。
素用の一方の（ｎ−ｍ）ビットデータの第３及び第４の
画素用の他方のｍビットデータへの桁上がりが可能にな
る桁上がり可能状態を検出する検出手段を有し、階調増
加部は、検出手段により桁上がり可能状態が検出される
と、第３及び第４の画素用の（ｎ−ｍ）ビットデータの
値の組み合わせが第１の組み合わせの場合は、奇数フィ
ールドでは第１及び第３の画素用のｍビットデータに表
示最小レベル値を加算し、偶数フィールドでは第１及び
第２の画素用のｍビットデータに表示最小レベル値を加
算し、第３及び第４の画素用の（ｎ−ｍ）ビットデータ
の値の組み合わせが第２の組み合わせの場合は、奇数フ
ィールドでは第１の画素用のｍビットデータに表示最小
レベル値を加算し、偶数フィールドでは第１及び第４の
画素用のｍビットデータに表示最小レベル値を加算する
ものである。
【００１０】また、平均値演算部は、第１の画素用のｍ
ビットデータの最下位ビットの値と、第３の画素用のｍ
ビットデータの最下位ビットの値との排他的論理和演算
を行う手段を有し、階調増加部は、平均値演算部の排他
的論理和演算の結果、双方のｍビットデータの最下位ビ
ットの値が異なる場合は、第３及び第４の画素用の（ｎ
−ｍ）ビットデータの値の組み合わせが第１の組み合わ
せのときには、奇数フィールドでは第２の画素用のｍビ
ットデータに表示最小レベル値を加算し、偶数フィール
ドでは第１及び第２の画素用のｍビットデータに表示最
小レベル値を加算し、第３及び第４の画素用の（ｎ−
ｍ）ビットデータの値の組み合わせが第２の組み合わせ
のときには、奇数フィールドでは第３の画素用のｍビッ
トデータに表示最小レベル値を加算し、偶数フィールド
では第３及び第４の画素用のｍビットデータに表示最小
レベル値を加算するものである。
ビットデータの最下位ビットの値と、第３の画素用のｍ
ビットデータの最下位ビットの値との排他的論理和演算
を行う手段を有し、階調増加部は、平均値演算部の排他
的論理和演算の結果、双方のｍビットデータの最下位ビ
ットの値が異なる場合は、第３及び第４の画素用の（ｎ
−ｍ）ビットデータの値の組み合わせが第１の組み合わ
せのときには、奇数フィールドでは第２の画素用のｍビ
ットデータに表示最小レベル値を加算し、偶数フィール
ドでは第１及び第２の画素用のｍビットデータに表示最
小レベル値を加算し、第３及び第４の画素用の（ｎ−
ｍ）ビットデータの値の組み合わせが第２の組み合わせ
のときには、奇数フィールドでは第３の画素用のｍビッ
トデータに表示最小レベル値を加算し、偶数フィールド
では第３及び第４の画素用のｍビットデータに表示最小
レベル値を加算するものである。
【００１１】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は、本発明を適用したＰＤＰ（プラ
ズマディスプレイパネル）装置の構成を示すブロック図
である。図１において、本ＰＤＰ装置は、ＰＤＰ１００
を有するとともに、入力したアナログ映像信号ａのレベ
ルを調整するレベル調整部１１と、レベル調整された映
像信号をデジタル映像データに変換するＡ／Ｄ変換部１
２と、デジタル映像データを蓄積するフレームメモリ１
３と、フレームメモリ１３のデジタル映像データをＰＤ
Ｐ１００へ出力する出力処理部１４と、アナログ映像信
号ａから同期信号を分離する同期分離部１５と、前記同
期信号に基づきタイミングパルスを発生するタイミング
パルス発生部１６と、前記タイミングパルスに基づきフ
レームメモリ１３へのデータの蓄積及びフレームメモリ
１３から出力処理部１４へのデータの出力を制御するメ
モリ制御部１７と、前記タイミングパルスに基づきＰＤ
Ｐ１００の駆動パルスを発生する駆動タイミング発生部
１８を有している。
して説明する。図１は、本発明を適用したＰＤＰ（プラ
ズマディスプレイパネル）装置の構成を示すブロック図
である。図１において、本ＰＤＰ装置は、ＰＤＰ１００
を有するとともに、入力したアナログ映像信号ａのレベ
ルを調整するレベル調整部１１と、レベル調整された映
像信号をデジタル映像データに変換するＡ／Ｄ変換部１
２と、デジタル映像データを蓄積するフレームメモリ１
３と、フレームメモリ１３のデジタル映像データをＰＤ
Ｐ１００へ出力する出力処理部１４と、アナログ映像信
号ａから同期信号を分離する同期分離部１５と、前記同
期信号に基づきタイミングパルスを発生するタイミング
パルス発生部１６と、前記タイミングパルスに基づきフ
レームメモリ１３へのデータの蓄積及びフレームメモリ
１３から出力処理部１４へのデータの出力を制御するメ
モリ制御部１７と、前記タイミングパルスに基づきＰＤ
Ｐ１００の駆動パルスを発生する駆動タイミング発生部
１８を有している。
【００１２】また、本ＰＤＰ装置は、この他、Ａ／Ｄ変
換部１２によりＡ／Ｄ変換された８ビットのデジタル映
像データに対して、階調補正（γ補正）の逆補正である
γ逆補正演算を行い１０ビットのデータとして出力する
γ逆補正部１９と、γ逆補正部１９によりγ逆補正演算
された１０ビットのデータに対して後述の図２に示す所
定の演算処理を行い８ビットのデータ映像データとして
フレームメモリ１３へ出力する階調増加部２０とを有し
ている。
換部１２によりＡ／Ｄ変換された８ビットのデジタル映
像データに対して、階調補正（γ補正）の逆補正である
γ逆補正演算を行い１０ビットのデータとして出力する
γ逆補正部１９と、γ逆補正部１９によりγ逆補正演算
された１０ビットのデータに対して後述の図２に示す所
定の演算処理を行い８ビットのデータ映像データとして
フレームメモリ１３へ出力する階調増加部２０とを有し
ている。
【００１３】図２は階調増加部２０の構成を示すブロッ
ク図である。階調増加部２０は、遅延部２１〜２４と、
加算部２５〜２８と、ライン遅延部２９と、平均計算／
桁上がり検出部３０と、セレクタ３１とからなる。とこ
ろで、Ａ／Ｄ変換部１２によりＡ／Ｄ変換された８ビッ
トのデジタル映像データは、前述したようにγ逆補正部
１９によりγ逆補正演算が行われて１０ビットのデータ
として出力される。階調増加部２０ではこの１０ビット
データを図２に示すように上位の８ビットデータ（９ｂ
ｉｔ〜２ｂｉｔ）と、下位の２ビットデータ（１ｂｉｔ
〜０ｂｉｔ）とに分割し、上位８ビットデータをＰＤＰ
１００の画素表示用とし、かつ下位の２ビットデータを
前記上位８ビットデータの階調増加用として使用する。
また、階調増加部２０では後述するように、ＰＤＰ１０
０の２つの隣接画素への各８ビットデータの最下位ビッ
ト間の排他的論理和をとる必要があることから、γ逆補
正部１９からの１０ビットデータのうち下位の３ビット
データ（２ｂｉｔ〜０ｂｉｔ）を入力する。
ク図である。階調増加部２０は、遅延部２１〜２４と、
加算部２５〜２８と、ライン遅延部２９と、平均計算／
桁上がり検出部３０と、セレクタ３１とからなる。とこ
ろで、Ａ／Ｄ変換部１２によりＡ／Ｄ変換された８ビッ
トのデジタル映像データは、前述したようにγ逆補正部
１９によりγ逆補正演算が行われて１０ビットのデータ
として出力される。階調増加部２０ではこの１０ビット
データを図２に示すように上位の８ビットデータ（９ｂ
ｉｔ〜２ｂｉｔ）と、下位の２ビットデータ（１ｂｉｔ
〜０ｂｉｔ）とに分割し、上位８ビットデータをＰＤＰ
１００の画素表示用とし、かつ下位の２ビットデータを
前記上位８ビットデータの階調増加用として使用する。
また、階調増加部２０では後述するように、ＰＤＰ１０
０の２つの隣接画素への各８ビットデータの最下位ビッ
ト間の排他的論理和をとる必要があることから、γ逆補
正部１９からの１０ビットデータのうち下位の３ビット
データ（２ｂｉｔ〜０ｂｉｔ）を入力する。
【００１４】階調増加部２０では、図３に示すような、
ＰＤＰ１００の各水平ラインにまたがる４つの隣接画
素、例えば画素Ａ，Ｂ，Ｃ，Ｄからなる画素ブロックに
ついて、画素Ａ，Ｂ，Ｃ，Ｄへの各１０ビットデータの
うち下位の２ビットデータの平均値を計算し、その計算
結果に基づき各画素Ａ，Ｂ，Ｃ，Ｄへの上位８ビットデ
ータに対し選択的に表示最小レベル値を加算する。
ＰＤＰ１００の各水平ラインにまたがる４つの隣接画
素、例えば画素Ａ，Ｂ，Ｃ，Ｄからなる画素ブロックに
ついて、画素Ａ，Ｂ，Ｃ，Ｄへの各１０ビットデータの
うち下位の２ビットデータの平均値を計算し、その計算
結果に基づき各画素Ａ，Ｂ，Ｃ，Ｄへの上位８ビットデ
ータに対し選択的に表示最小レベル値を加算する。
【００１５】ところで、ＰＤＰ１００の図３の網掛け部
分で示すラインｎ＋３の各隣接画素Ａ，Ｂ表示用の１０
ビットデータが図２の階調増加部２０に入力され、続い
てそのラインｎ＋３の残りの各画素表示用の１０ビット
データが順次階調増加部２０に入力された後、図３の網
掛け部分で示す次のラインｎ＋４の各隣接画素Ｃ，Ｄ表
示用の１０ビットデータが階調増加部２０に入力された
場合、画素Ａ用の上位８ビットデータは遅延部２１，２
２でそれぞれ１画素分遅延された後、ライン遅延部２９
で１ライン分遅延され、さらに遅延部２３で１画素分遅
延されて加算部２８の一方の入力側に達する。このと
き、画素Ｂ用の上位８ビットデータは遅延部２１，２２
でそれぞれ１画素分遅延された後、ライン遅延部２９で
１ライン分遅延されて加算部２７の一方の入力側に達す
る。さらに、画素Ｃ用の上位８ビットデータも遅延部２
１，２２でそれぞれ１画素分遅延された後、加算部２６
の一方の入力側に達する。さらにまた、画素Ｄ用の上位
８ビットデータも遅延部２１で１画素分遅延された後、
加算部２５の一方の入力側に達する。即ち、この場合、
図３の網掛け部分の画素Ａ，Ｂ，Ｃ，Ｄ用の各上位８ビ
ットデータは、それぞれ加算部２８，２７，２６，２５
の一方の入力側に同時に入力される。
分で示すラインｎ＋３の各隣接画素Ａ，Ｂ表示用の１０
ビットデータが図２の階調増加部２０に入力され、続い
てそのラインｎ＋３の残りの各画素表示用の１０ビット
データが順次階調増加部２０に入力された後、図３の網
掛け部分で示す次のラインｎ＋４の各隣接画素Ｃ，Ｄ表
示用の１０ビットデータが階調増加部２０に入力された
場合、画素Ａ用の上位８ビットデータは遅延部２１，２
２でそれぞれ１画素分遅延された後、ライン遅延部２９
で１ライン分遅延され、さらに遅延部２３で１画素分遅
延されて加算部２８の一方の入力側に達する。このと
き、画素Ｂ用の上位８ビットデータは遅延部２１，２２
でそれぞれ１画素分遅延された後、ライン遅延部２９で
１ライン分遅延されて加算部２７の一方の入力側に達す
る。さらに、画素Ｃ用の上位８ビットデータも遅延部２
１，２２でそれぞれ１画素分遅延された後、加算部２６
の一方の入力側に達する。さらにまた、画素Ｄ用の上位
８ビットデータも遅延部２１で１画素分遅延された後、
加算部２５の一方の入力側に達する。即ち、この場合、
図３の網掛け部分の画素Ａ，Ｂ，Ｃ，Ｄ用の各上位８ビ
ットデータは、それぞれ加算部２８，２７，２６，２５
の一方の入力側に同時に入力される。
【００１６】一方、画素Ａ，Ｂ，Ｃ，Ｄ用の下位２ビッ
トデータは、それぞれ遅延部２４で順次１画素分遅延さ
れた後、平均計算／桁上がり検出部３０に入力されると
ともに、画素Ａ，Ｂ，Ｃ，Ｄ用の下位３ビットデータ
は、遅延されずに順次平均計算／桁上がり検出部３０に
入力される。平均計算／桁上がり検出部３０では、遅延
部２４で遅延された画素Ｃ用の２ビットデータと、遅延
部２４で遅延されない画素Ｄの下位３ビットデータのう
ちの下位２ビットデータとの平均値を計算して、その計
算結果の平均値データをセレクタ３１へ出力する。セレ
クタ３１は、平均計算／桁上がり検出部３０からの平均
値データを入力すると、これに基づき値「０」または表
示最小レベル値「１」を、駆動タイミング発生部１８か
ら発生する垂直同期信号（各フィールドを順次選択する
ための信号：即ち、奇数フィールド及び偶数フィールド
を交互に選択するための信号）、水平同期信号（同一フ
ィールド内の各水平ラインを順次選択するための信号）
及び画素選択クロック（水平ラインの各画素を順次選択
するためのクロック）にしたがって、加算部２８，２
７，２６，２５の他方の入力側に出力する。これによ
り、加算部２８，２７，２６，２５ではそれぞれ、画素
Ａ，Ｂ，Ｃ，Ｄ用の各上位８ビットデータに対して、セ
レクタ３１側からの画素Ｃ，Ｄ用の下位２ビットデータ
の平均値の計算結果に基づく値「０」または値「１」を
加算し８ビットデータとしてＰＤＰ１００側へ出力す
る。
トデータは、それぞれ遅延部２４で順次１画素分遅延さ
れた後、平均計算／桁上がり検出部３０に入力されると
ともに、画素Ａ，Ｂ，Ｃ，Ｄ用の下位３ビットデータ
は、遅延されずに順次平均計算／桁上がり検出部３０に
入力される。平均計算／桁上がり検出部３０では、遅延
部２４で遅延された画素Ｃ用の２ビットデータと、遅延
部２４で遅延されない画素Ｄの下位３ビットデータのう
ちの下位２ビットデータとの平均値を計算して、その計
算結果の平均値データをセレクタ３１へ出力する。セレ
クタ３１は、平均計算／桁上がり検出部３０からの平均
値データを入力すると、これに基づき値「０」または表
示最小レベル値「１」を、駆動タイミング発生部１８か
ら発生する垂直同期信号（各フィールドを順次選択する
ための信号：即ち、奇数フィールド及び偶数フィールド
を交互に選択するための信号）、水平同期信号（同一フ
ィールド内の各水平ラインを順次選択するための信号）
及び画素選択クロック（水平ラインの各画素を順次選択
するためのクロック）にしたがって、加算部２８，２
７，２６，２５の他方の入力側に出力する。これによ
り、加算部２８，２７，２６，２５ではそれぞれ、画素
Ａ，Ｂ，Ｃ，Ｄ用の各上位８ビットデータに対して、セ
レクタ３１側からの画素Ｃ，Ｄ用の下位２ビットデータ
の平均値の計算結果に基づく値「０」または値「１」を
加算し８ビットデータとしてＰＤＰ１００側へ出力す
る。
【００１７】このような階調増加部２０による階調増加
処理はＰＤＰ１００の奇数フィールド及び偶数フィール
ドの双方のフィールドに対して行われる。そして、平均
計算／桁上がり検出部３０による画素Ｃ，Ｄ用の下位２
ビットデータの平均値計算結果に基づき４つの隣接画素
Ａ，Ｂ，Ｃ，Ｄ用の各上位８ビットデータに、図４のよ
うに表示最小レベル値「１」を加算する。
処理はＰＤＰ１００の奇数フィールド及び偶数フィール
ドの双方のフィールドに対して行われる。そして、平均
計算／桁上がり検出部３０による画素Ｃ，Ｄ用の下位２
ビットデータの平均値計算結果に基づき４つの隣接画素
Ａ，Ｂ，Ｃ，Ｄ用の各上位８ビットデータに、図４のよ
うに表示最小レベル値「１」を加算する。
【００１８】ここで、図４（ａ）に示す奇数フィールド
の場合は、セレクタ３１は画素Ｃ，Ｄの下位２ビットデ
ータの平均値が「００」となるときには、図４（ａ−
１）のように全画素Ａ，Ｂ，Ｃ，Ｄの各上位８ビットデ
ータに対し、表示最小レベル値「１」を加算しない。ま
た、前記平均値が「０１」のときは、図４（ａ−２）の
ように画素Ａの上位８ビットデータに対してのみ、表示
最小レベル値「１」を加算する。さらに、前記平均値が
「１０」のときには図４（ａ−３）のように画素Ａ，Ｄ
の各上位８ビットデータに対し、表示最小レベル値
「１」を加算するともに、前記平均値が「１１」となる
ときには図４（ａ−４）のように画素Ａ，Ｂ，Ｄの上位
８ビットデータに対して表示最小レベル値「１」を加算
する。
の場合は、セレクタ３１は画素Ｃ，Ｄの下位２ビットデ
ータの平均値が「００」となるときには、図４（ａ−
１）のように全画素Ａ，Ｂ，Ｃ，Ｄの各上位８ビットデ
ータに対し、表示最小レベル値「１」を加算しない。ま
た、前記平均値が「０１」のときは、図４（ａ−２）の
ように画素Ａの上位８ビットデータに対してのみ、表示
最小レベル値「１」を加算する。さらに、前記平均値が
「１０」のときには図４（ａ−３）のように画素Ａ，Ｄ
の各上位８ビットデータに対し、表示最小レベル値
「１」を加算するともに、前記平均値が「１１」となる
ときには図４（ａ−４）のように画素Ａ，Ｂ，Ｄの上位
８ビットデータに対して表示最小レベル値「１」を加算
する。
【００１９】一方、偶数フィールドの場合は、セレクタ
３１は画素Ｃ，Ｄの下位２ビットデータの平均値が「０
０」となるときには、図４（ｂ−１）のように全画素
Ａ，Ｂ，Ｃ，Ｄの各上位８ビットデータに対し、表示最
小レベル値「１」を加算しない。また、前記平均値が
「０１」のときは図４（ｂ−２）のように画素Ｄの上位
８ビットデータに対してのみ、表示最小レベル値「１」
を加算する。さらに、前記平均値が「１０」のときには
図４（ｂ−３）のように画素Ｂ，Ｃの各上位８ビットデ
ータに対し、表示最小レベル値「１」を加算するとも
に、前記平均値が「１１」となるときには図４（ｂ−
４）のように画素Ａ，Ｄの上位８ビットデータに対し
て、表示最小レベル値「１」を加算する。
３１は画素Ｃ，Ｄの下位２ビットデータの平均値が「０
０」となるときには、図４（ｂ−１）のように全画素
Ａ，Ｂ，Ｃ，Ｄの各上位８ビットデータに対し、表示最
小レベル値「１」を加算しない。また、前記平均値が
「０１」のときは図４（ｂ−２）のように画素Ｄの上位
８ビットデータに対してのみ、表示最小レベル値「１」
を加算する。さらに、前記平均値が「１０」のときには
図４（ｂ−３）のように画素Ｂ，Ｃの各上位８ビットデ
ータに対し、表示最小レベル値「１」を加算するとも
に、前記平均値が「１１」となるときには図４（ｂ−
４）のように画素Ａ，Ｄの上位８ビットデータに対し
て、表示最小レベル値「１」を加算する。
【００２０】このような階調増加部２０による奇数フィ
ールドの画素ブロック及びこの画素ブロックに対応する
偶数フィールドの画素ブロックの階調増加処理の結果、
画素Ｃ，Ｄの下位２ビットデータの平均値が「００」の
ときには、図４（ｃ−１）のように全画素Ａ，Ｂ，Ｃ，
Ｄに対し表示最小レベル値「１」が加算されないような
表示が行われる。また、前記平均値が「０１」のとき
は、図４（ｃ−２）のように画素Ａ，Ｄに対しては、表
示最小レベル値「１」の半分の値が加算されたように階
調表示される。さらに、前記平均値が「１０」のときに
は図４（ｃ−３）のように全画素Ａ，Ｂ，Ｃ，Ｄに対し
表示最小レベル値「１」の半分が加算されたように階調
表示される。また、前記平均値がが「１１」となるとき
には図４（ｃ−４）のように画素Ａ，Ｄに対して、表示
最小レベル値「１」が加算され、画素Ｂ，Ｃに対して表
示最小レベル値「１」の半分が加算されたように階調表
示される。
ールドの画素ブロック及びこの画素ブロックに対応する
偶数フィールドの画素ブロックの階調増加処理の結果、
画素Ｃ，Ｄの下位２ビットデータの平均値が「００」の
ときには、図４（ｃ−１）のように全画素Ａ，Ｂ，Ｃ，
Ｄに対し表示最小レベル値「１」が加算されないような
表示が行われる。また、前記平均値が「０１」のとき
は、図４（ｃ−２）のように画素Ａ，Ｄに対しては、表
示最小レベル値「１」の半分の値が加算されたように階
調表示される。さらに、前記平均値が「１０」のときに
は図４（ｃ−３）のように全画素Ａ，Ｂ，Ｃ，Ｄに対し
表示最小レベル値「１」の半分が加算されたように階調
表示される。また、前記平均値がが「１１」となるとき
には図４（ｃ−４）のように画素Ａ，Ｄに対して、表示
最小レベル値「１」が加算され、画素Ｂ，Ｃに対して表
示最小レベル値「１」の半分が加算されたように階調表
示される。
【００２１】これにより、階調ビットが８ビットのまま
で階調を増加させ、１０ビット相当の階調表示を行うこ
とが可能になり、したがってサブフィールドを増加させ
ることなく階調を増加させることができる。この結果、
ＰＤＰ１００の最大輝度の低下を抑制できるとともに動
画疑似輪郭等の画質劣化も低減できる。また、誤差拡散
処理では、表示最小レベル値が不規則に配置されるため
に粒状ノイズが目立つが、本実施の形態では、表示最小
レベル値が低減されることから粒状ノイズが目立なく、
したがってＳ／Ｎ比（Ｓ／Ｎ感）を向上できる。
で階調を増加させ、１０ビット相当の階調表示を行うこ
とが可能になり、したがってサブフィールドを増加させ
ることなく階調を増加させることができる。この結果、
ＰＤＰ１００の最大輝度の低下を抑制できるとともに動
画疑似輪郭等の画質劣化も低減できる。また、誤差拡散
処理では、表示最小レベル値が不規則に配置されるため
に粒状ノイズが目立つが、本実施の形態では、表示最小
レベル値が低減されることから粒状ノイズが目立なく、
したがってＳ／Ｎ比（Ｓ／Ｎ感）を向上できる。
【００２２】ところで、階調表示が水平方向になだらか
に変化するＰＤＰ１００の表示領域に、画素ブロックが
またがる場合、γ逆補正部１９によりγ逆補正された、
例えば画素ＡとＣの１０ビットデータが「００００００
００１１」であるような場合は画素ＢとＤの１０ビット
データは「０００００００１００」となる。このような
場合、平均計算／桁上がり検出部３０の演算による画素
Ｃ，Ｄの下位２ビットデータ「１１」，「００」の平均
値は「０１」となり、その平均値計算結果に基づく各画
素の表現値はそれぞれ、 画素Ａ＝画素Ｃ＝「０００００００００１」 画素Ｂ＝画素Ｄ＝「０００００００１０１」 となって、画素Ａ，Ｃと画素Ｂ，Ｄとの間のデータ値の
差が大きくなり、したがってこれらの画素間ははっきり
した線となって表示されてしまう。
に変化するＰＤＰ１００の表示領域に、画素ブロックが
またがる場合、γ逆補正部１９によりγ逆補正された、
例えば画素ＡとＣの１０ビットデータが「００００００
００１１」であるような場合は画素ＢとＤの１０ビット
データは「０００００００１００」となる。このような
場合、平均計算／桁上がり検出部３０の演算による画素
Ｃ，Ｄの下位２ビットデータ「１１」，「００」の平均
値は「０１」となり、その平均値計算結果に基づく各画
素の表現値はそれぞれ、 画素Ａ＝画素Ｃ＝「０００００００００１」 画素Ｂ＝画素Ｄ＝「０００００００１０１」 となって、画素Ａ，Ｃと画素Ｂ，Ｄとの間のデータ値の
差が大きくなり、したがってこれらの画素間ははっきり
した線となって表示されてしまう。
【００２３】本実施の形態では、画素Ｃ，Ｄの１０ビッ
トデータのうちの下位２ビットデータの組み合わせが前
述のような値「１１」と値「００」の組み合わせになり
その平均値が「０１」の場合、平均計算／桁上がり検出
部３０は下位３ビットへの桁上がりと判断してその旨を
セレクタ３１へ出力する。この場合、セレクタ３１は奇
数フィールドのときは図４（ｄ−１）のように、画素
Ａ，Ｃの各上位８ビットデータに対し表示最小レベル値
「１」を加算するとともに、偶数フィールドのときには
図４（ｄ−２）のように、画素Ｃの上位８ビットデータ
に対し表示最小レベル値「１」を加算する。これによ
り、画素Ａ，Ｃと画素Ｂ，Ｄ間のデータ値の差が小さく
なり、したがって前述した線表示を無くすことができ
る。
トデータのうちの下位２ビットデータの組み合わせが前
述のような値「１１」と値「００」の組み合わせになり
その平均値が「０１」の場合、平均計算／桁上がり検出
部３０は下位３ビットへの桁上がりと判断してその旨を
セレクタ３１へ出力する。この場合、セレクタ３１は奇
数フィールドのときは図４（ｄ−１）のように、画素
Ａ，Ｃの各上位８ビットデータに対し表示最小レベル値
「１」を加算するとともに、偶数フィールドのときには
図４（ｄ−２）のように、画素Ｃの上位８ビットデータ
に対し表示最小レベル値「１」を加算する。これによ
り、画素Ａ，Ｃと画素Ｂ，Ｄ間のデータ値の差が小さく
なり、したがって前述した線表示を無くすことができ
る。
【００２４】また、画素Ｃ，Ｄの１０ビットデータのう
ちの下位２ビットデータの組み合わせが「１０」と「０
０」になる場合も、平均計算／桁上がり検出部３０は下
位３ビットへの桁上がりと判断してその旨をセレクタ３
１へ出力する。この場合、セレクタ３１は、奇数フィー
ルドのときは図４（ｄ−３）のように、画素Ａの上位８
ビットデータに対し表示最小レベル値「１」を加算する
とともに、偶数フィールドのときには図４（ｄ−４）の
ように、画素Ｃの上位８ビットデータに対し表示最小レ
ベル値「１」を加算するように構成する。これにより、
同様に、画素Ａ，Ｃと画素Ｂ，Ｄ間のデータ値の差が小
さくなり、この結果、画素Ａ，Ｃと画素Ｂ，Ｄ間の線表
示を同様に無くすことができる。
ちの下位２ビットデータの組み合わせが「１０」と「０
０」になる場合も、平均計算／桁上がり検出部３０は下
位３ビットへの桁上がりと判断してその旨をセレクタ３
１へ出力する。この場合、セレクタ３１は、奇数フィー
ルドのときは図４（ｄ−３）のように、画素Ａの上位８
ビットデータに対し表示最小レベル値「１」を加算する
とともに、偶数フィールドのときには図４（ｄ−４）の
ように、画素Ｃの上位８ビットデータに対し表示最小レ
ベル値「１」を加算するように構成する。これにより、
同様に、画素Ａ，Ｃと画素Ｂ，Ｄ間のデータ値の差が小
さくなり、この結果、画素Ａ，Ｃと画素Ｂ，Ｄ間の線表
示を同様に無くすことができる。
【００２５】また、階調表示が垂直方向になだらかに変
化するＰＤＰ１００の表示領域に、画素ブロックがまた
がる場合、γ逆補正部１９によりγ逆補正された、例え
ば画素ＡとＢの１０ビットデータが「００００００００
１１」であるような場合は画素ＣとＤの１０ビットデー
タは「０００００００１００」となる。このような場合
も、画素Ａ，Ｃのデータ、または画素Ｂ，Ｄのデータ、
または画素Ａ，Ｂのデータ、または画素Ｃ，Ｄのデータ
の平均値を比較して同様に解決することが可能である
が、画素Ａ，Ｃのデータを比較するためには、図２の階
調増加部２０において１０ビットデータを処理しなけれ
ばならずコストアップになる。
化するＰＤＰ１００の表示領域に、画素ブロックがまた
がる場合、γ逆補正部１９によりγ逆補正された、例え
ば画素ＡとＢの１０ビットデータが「００００００００
１１」であるような場合は画素ＣとＤの１０ビットデー
タは「０００００００１００」となる。このような場合
も、画素Ａ，Ｃのデータ、または画素Ｂ，Ｄのデータ、
または画素Ａ，Ｂのデータ、または画素Ｃ，Ｄのデータ
の平均値を比較して同様に解決することが可能である
が、画素Ａ，Ｃのデータを比較するためには、図２の階
調増加部２０において１０ビットデータを処理しなけれ
ばならずコストアップになる。
【００２６】このため、平均計算／桁上がり検出部３０
は、画素Ａ，Ｃの１０ビットデータのうちの下位３ビッ
ト目のデータ値を入力して排他的論理和演算を行い、そ
の演算結果が「１」である場合は、桁上がりと判断し
て、セレクタ３１に図４（ｅ）に示すような特有の処理
を行わせる。
は、画素Ａ，Ｃの１０ビットデータのうちの下位３ビッ
ト目のデータ値を入力して排他的論理和演算を行い、そ
の演算結果が「１」である場合は、桁上がりと判断し
て、セレクタ３１に図４（ｅ）に示すような特有の処理
を行わせる。
【００２７】即ち、図２において、平均計算／桁上がり
検出部３０は、ライン遅延部２９から出力される画素Ａ
用の８ビットデータの最下位ビット（１０ビットデータ
のうちの３ビット目に相当）のデータ値と、このときの
γ逆補正部１９からの３ビット目のデータ値との排他的
論理和演算を行い、その演算結果が「１」である場合
は、特別な制御コードをセレクタ３１に出力するとも
に、画素Ｃ，Ｄの下位２ビットデータの値をセレクタ３
１へ出力する。
検出部３０は、ライン遅延部２９から出力される画素Ａ
用の８ビットデータの最下位ビット（１０ビットデータ
のうちの３ビット目に相当）のデータ値と、このときの
γ逆補正部１９からの３ビット目のデータ値との排他的
論理和演算を行い、その演算結果が「１」である場合
は、特別な制御コードをセレクタ３１に出力するとも
に、画素Ｃ，Ｄの下位２ビットデータの値をセレクタ３
１へ出力する。
【００２８】この場合、セレクタ３１は画素Ｃ，Ｄの１
０ビットデータのうちの下位２ビットデータの組み合わ
せが「００」と値「０１」となるときには、奇数フィー
ルドでは図４（ｅ−１）のように、画素Ｂの上位８ビッ
トデータに対し表示最小レベル値「１」を加算するとと
もに、偶数フィールドでは図４（ｅ−２）のように、画
素Ａ，Ｂの上位８ビットデータに対し表示最小レベル値
「１」を加算する。これにより、画素Ａ，Ｂと画素Ｃ，
Ｄ間のデータ値の差が小さくなり、したがって画素Ａ，
Ｂと画素Ｃ，Ｄ間の線表示を無くすことができる。
０ビットデータのうちの下位２ビットデータの組み合わ
せが「００」と値「０１」となるときには、奇数フィー
ルドでは図４（ｅ−１）のように、画素Ｂの上位８ビッ
トデータに対し表示最小レベル値「１」を加算するとと
もに、偶数フィールドでは図４（ｅ−２）のように、画
素Ａ，Ｂの上位８ビットデータに対し表示最小レベル値
「１」を加算する。これにより、画素Ａ，Ｂと画素Ｃ，
Ｄ間のデータ値の差が小さくなり、したがって画素Ａ，
Ｂと画素Ｃ，Ｄ間の線表示を無くすことができる。
【００２９】また、画素Ｃ，Ｄの１０ビットデータのう
ちの下位２ビットデータの組み合わせが「１０」と「１
１」になるときには、セレクタ３１は、奇数フィールド
では図４（ｅ−３）のように、画素Ｃの上位８ビットデ
ータに対し表示最小レベル値「１」を加算するととも
に、偶数フィールドでは図４（ｅ−４）のように、画素
Ｃ，Ｄの上位８ビットデータに対し表示最小レベル値
「１」を加算する。これにより、同様に、画素Ａ，Ｂと
画素Ｃ，Ｄ間のデータ値の差が小さくなり、この結果、
画素Ａ，Ｂと画素Ｃ，Ｄ間の線表示を同様に無くすこと
ができる。
ちの下位２ビットデータの組み合わせが「１０」と「１
１」になるときには、セレクタ３１は、奇数フィールド
では図４（ｅ−３）のように、画素Ｃの上位８ビットデ
ータに対し表示最小レベル値「１」を加算するととも
に、偶数フィールドでは図４（ｅ−４）のように、画素
Ｃ，Ｄの上位８ビットデータに対し表示最小レベル値
「１」を加算する。これにより、同様に、画素Ａ，Ｂと
画素Ｃ，Ｄ間のデータ値の差が小さくなり、この結果、
画素Ａ，Ｂと画素Ｃ，Ｄ間の線表示を同様に無くすこと
ができる。
【００３０】
【発明の効果】以上説明したように本発明によれば、第
１のラインに設けられ互いに隣接した第１及び第２の画
素（画素Ａ，Ｂ）と、第１のラインの次に選択される第
２のラインに設けられそれぞれが第１及び第２の画素に
隣接するとともに互いに隣接した第３及び第４の画素
（画素Ｃ，Ｄ）とから１つの画素ブロックを構成し、第
１ないし第４の画素用の映像信号を入力すると、それぞ
れｍビットデータに変換し、このｍビットデータに対し
所定の補正処理を行ってｍより大のｎビットデータとし
て出力するとともに、上位のｍビットデータと下位の
（ｎ−ｍ）ビットデータとに分割された第１ないし第４
の画素用のビットデータのうち第３及び第４の画素用の
（ｎ−ｍ）ビットデータを入力して平均値を演算し、こ
の演算結果の平均値と、ＰＤＰの奇数及び偶数の各フィ
ールドとに応じて第１ないし第４の画素用の各ｍビット
データに表示最小レベル値を加算する階調増加処理を行
ってＰＤＰへ出力するようにしたので、サブフィールド
を増加することなく表示階調を増加させることができ、
したがってＰＤＰの最大輝度の低下を抑制できるととも
に、動画疑似輪郭等の画質劣化を低減でき、かつＳ／Ｎ
比の良好な階調表示を確保できる。
１のラインに設けられ互いに隣接した第１及び第２の画
素（画素Ａ，Ｂ）と、第１のラインの次に選択される第
２のラインに設けられそれぞれが第１及び第２の画素に
隣接するとともに互いに隣接した第３及び第４の画素
（画素Ｃ，Ｄ）とから１つの画素ブロックを構成し、第
１ないし第４の画素用の映像信号を入力すると、それぞ
れｍビットデータに変換し、このｍビットデータに対し
所定の補正処理を行ってｍより大のｎビットデータとし
て出力するとともに、上位のｍビットデータと下位の
（ｎ−ｍ）ビットデータとに分割された第１ないし第４
の画素用のビットデータのうち第３及び第４の画素用の
（ｎ−ｍ）ビットデータを入力して平均値を演算し、こ
の演算結果の平均値と、ＰＤＰの奇数及び偶数の各フィ
ールドとに応じて第１ないし第４の画素用の各ｍビット
データに表示最小レベル値を加算する階調増加処理を行
ってＰＤＰへ出力するようにしたので、サブフィールド
を増加することなく表示階調を増加させることができ、
したがってＰＤＰの最大輝度の低下を抑制できるととも
に、動画疑似輪郭等の画質劣化を低減でき、かつＳ／Ｎ
比の良好な階調表示を確保できる。
【図１】 本発明を適用したＰＤＰ装置の構成を示すブ
ロック図である。
ロック図である。
【図２】 上記ＰＤＰ装置の要部構成を示すブロック図
である。
である。
【図３】 ＰＤＰの表示対象となる画素ブロックを説明
する図である。
する図である。
【図４】 ＰＤＰ装置の要部動作を示す図である。
【図５】 従来のＰＤＰ装置の構成を示すブロック図で
ある。
ある。
【図６】 ＰＤＰ装置で用いられるサブフィールドの配
列構成を示す図である。
列構成を示す図である。
１１…レベル調整部、１２…Ａ／Ｄ変換部、１３…フレ
ームメモリ、１４…出力処理部、１５…同期分離部、１
６…タイミングパルス発生部、１７…メモリ制御部、１
８…駆動タイミング発生部、１９…γ逆補正部、２０…
階調増加部、２１〜２４…遅延部、２５〜２８…加算
部、２９…ライン遅延部、３０…平均計算／桁上がり検
出部、３１…セレクタ、１００…プラズマディスプレイ
パネル（ＰＤＰ）。
ームメモリ、１４…出力処理部、１５…同期分離部、１
６…タイミングパルス発生部、１７…メモリ制御部、１
８…駆動タイミング発生部、１９…γ逆補正部、２０…
階調増加部、２１〜２４…遅延部、２５〜２８…加算
部、２９…ライン遅延部、３０…平均計算／桁上がり検
出部、３１…セレクタ、１００…プラズマディスプレイ
パネル（ＰＤＰ）。
Claims (8)
- 【請求項１】 複数の画素からなるプラズマディスプレ
イパネルを有し、前記プラズマディスプレイパネルの階
調表示を行うプラズマディスプレイパネルの階調表示処
理装置において、 第１のラインに設けられ互いに隣接した第１及び第２の
画素と、第１のラインの次に選択される第２のラインに
設けられそれぞれが第１及び第２の画素に隣接するとと
もに互いに隣接した第３及び第４の画素とから１つの画
素ブロックを構成し、 第１ないし第４の画素用の映像信号を入力すると、それ
ぞれｍ（ｍは正の整数）ビットのデータに変換する変換
部と、 第１のラインに設けられ互いに隣接した第１及び第２の
画素用の映像信号と、第１のラインの次に選択される第
２のラインに設けられそれぞれが第１及び第２の画素に
隣接するとともに互いに隣接した第３及び第４の画素用
の映像信号とを入力すると、それぞれｍ（ｍは正の整
数）ビットのデータに変換する変換部と、 変換部により変換されたｍビットデータに対し所定の補
正処理を行って前記ｍより大のｎ（ｎは正の整数）ビッ
トデータとして出力する補正処理部と、 それぞれ上位のｍビットデータと下位の（ｎ−ｍ）ビッ
トデータとに分割された第１ないし第４の画素用のデー
タのうち第３及び第４の画素用の（ｎ−ｍ）ビットデー
タを入力して平均値を演算する平均値演算部と、 前記平均値演算部の演算結果と、前記プラズマディスプ
レイパネルの奇数及び偶数の各フィールドとに応じて、
前記第１ないし第４の画素用の各ｍビットデータに表示
最小レベル値を加算し階調増加処理を行う階調増加部
と、 前記階調増加部により処理された前記第１ないし第４の
画素のｍビットデータを前記プラズマディスプレイパネ
ルへ出力する出力部とを有することを特徴とするプラズ
マディスプレイパネルの階調表示処理装置。 - 【請求項２】 請求項１において、 前記階調増加部は、 前記平均値が第１の値の場合は、奇数フィールドでは第
１の画素用のｍビットデータに表示最小レベル値を加算
し、偶数フィールドでは第４の画素用のｍビットデータ
に表示最小レベル値を加算し、 前記平均値が第２の値の場合は、奇数フィールドでは第
１及び第４の画素用のｍビットデータに表示最小レベル
値を加算し、偶数フィールドでは第２及び第３の画素用
のｍビットデータに表示最小レベル値を加算し、 前記平均値が第３の値の場合は、奇数フィールドでは第
１，第２及び第４の画素用のｍビットデータに表示最小
レベル値を加算し、偶数フィールドでは第１，第３及び
第４の画素用のｍビットデータに表示最小レベル値を加
算することを特徴とするプラズマディスプレイパネルの
階調表示処理装置。 - 【請求項３】 請求項１において、 前記平均値演算部は、第３及び第４の画素用の一方の
（ｎ−ｍ）ビットデータの第３及び第４の画素用の他方
のｍビットデータへの桁上がりが可能となる桁上がり可
能状態を検出する検出手段を有し、 前記階調増加部は、 前記検出手段により桁上がり可能状態が検出されると、
第３及び第４の画素用の（ｎ−ｍ）ビットデータの値の
組み合わせが第１の組み合わせの場合は、奇数フィール
ドでは第１及び第３の画素用のｍビットデータに表示最
小レベル値を加算し、偶数フィールドでは第１及び第２
の画素用のｍビットデータに表示最小レベル値を加算
し、 第３及び第４の画素用の（ｎ−ｍ）ビットデータの値の
組み合わせが第２の組み合わせの場合は、奇数フィール
ドでは第１の画素用のｍビットデータに表示最小レベル
値を加算し、偶数フィールドでは第１及び第４の画素用
のｍビットデータに表示最小レベル値を加算することを
特徴とするプラズマディスプレイパネルの階調表示処理
装置。 - 【請求項４】 請求項１において、 前記平均値演算部は、第１の画素用のｍビットデータの
最下位ビットの値と、第３の画素用のｍビットデータの
最下位ビットの値との排他的論理和演算を行う手段を有
し、 前記階調増加部は、 前記平均値演算部の排他的論理和演算の結果、双方のｍ
ビットデータの最下位ビットの値が異なる場合は、第３
及び第４の画素用の（ｎ−ｍ）ビットデータの値の組み
合わせが第１の組み合わせのときには、奇数フィールド
では第２の画素用のｍビットデータに表示最小レベル値
を加算し、偶数フィールドでは第１及び第２の画素用の
ｍビットデータに表示最小レベル値を加算し、 第３及び第４の画素用の（ｎ−ｍ）ビットデータの値の
組み合わせが第２の組み合わせのときには、奇数フィー
ルドでは第３の画素用のｍビットデータに表示最小レベ
ル値を加算し、偶数フィールドでは第３及び第４の画素
用のｍビットデータに表示最小レベル値を加算すること
を特徴とするプラズマディスプレイパネルの階調表示処
理装置。 - 【請求項５】 複数の画素からなるプラズマディスプレ
イパネルを有し、前記プラズマディスプレイパネルの階
調表示を行うプラズマディスプレイパネルの階調表示処
理装置において、 第１のラインに設けられ互いに隣接した第１及び第２の
画素への映像信号と、第１のラインの次に選択される第
２のラインに設けられそれぞれが第１及び第２の画素に
隣接するとともに互いに隣接した第３及び第４の画素へ
の映像信号とを入力すると、それぞれｍ（ｍは正の整
数）ビットのデータに変換する第１のステップと、 第１のステップの処理に基づき変換されたｍビットデー
タに対し所定の補正処理を行って前記ｍより大のｎ（ｎ
は正の整数）ビットデータとして出力する第２のステッ
プと、 それぞれ上位のｍビットデータと下位の（ｎ−ｍ）ビッ
トデータとに分割された第１ないし第４の画素用のデー
タのうち第３及び第４の画素用の（ｎ−ｍ）ビットデー
タを入力して平均値を演算する第３のステップと、 第３のステップの処理に基づく演算結果と、前記プラズ
マディスプレイパネルの奇数及び偶数の各フィールドと
に応じて、第１ないし第４の画素用の各ｍビットデータ
に表示最小レベル値を加算し階調増加処理を行う第４の
ステップと、 第４のステップの処理に基づく第１ないし第４の画素の
ｍビットデータを前記プラズマディスプレイパネルへ出
力する第５のステップとを有することを特徴とする処理
方法。 - 【請求項６】 請求項５において、 前記第４のステップにおける処理は、 前記平均値が第１の値の場合は、奇数フィールドでは第
１の画素用のｍビットデータに表示最小レベル値を加算
し、偶数フィールドでは第４の画素用のｍビットデータ
に表示最小レベル値を加算し、前記平均値が第２の値の
場合は、奇数フィールドでは第１及び第４の画素用のｍ
ビットデータに表示最小レベル値を加算し、偶数フィー
ルドでは第２及び第３の画素用のｍビットデータに表示
最小レベル値を加算し、前記平均値が第３の値の場合
は、奇数フィールドでは第１，第２及び第４の画素用の
ｍビットデータに表示最小レベル値を加算し、偶数フィ
ールドでは第１，第３及び第４の画素用のｍビットデー
タに表示最小レベル値を加算する第６のステップを含む
ことを特徴とする処理方法。 - 【請求項７】 請求項５において、 前記第３のステップにおける処理は、第３及び第４の画
素用の一方の（ｎ−ｍ）ビットデータの第３及び第４の
画素用の他方のｍビットデータへの桁上がりが可能とな
る桁上がり可能状態を検出する第７のステップを含み、 前記第４のステップにおける処理は、 前記第７のステップの処理に基づき桁上がり可能状態が
検出されると、第３及び第４の画素用の（ｎ−ｍ）ビッ
トデータの値の組み合わせが第１の組み合わせの場合
は、奇数フィールドでは第１及び第３の画素用のｍビッ
トデータに表示最小レベル値を加算し、偶数フィールド
では第１及び第２の画素用のｍビットデータに表示最小
レベル値を加算し、第３及び第４の画素用の（ｎ−ｍ）
ビットデータの値の組み合わせが第２の組み合わせの場
合は、奇数フィールドでは第１の画素用のｍビットデー
タに表示最小レベル値を加算し、偶数フィールドでは第
１及び第４の画素用のｍビットデータに表示最小レベル
値を加算する第８のステップを含むことを特徴とする処
理方法。 - 【請求項８】 請求項５において、 前記第３のステップにおける処理は、第１の画素用のｍ
ビットデータの最下位ビットの値と、第３の画素用のｍ
ビットデータの最下位ビットの値との排他的論理和演算
を行う第９のステップを含み、 前記第４のステップにおける処理は、 前記第９のステップの処理に基づく排他的論理和演算の
結果、双方のｍビットデータの最下位ビットの値が異な
る場合は、第３及び第４の画素用の（ｎ−ｍ）ビットデ
ータの値の組み合わせが第１の組み合わせのときには、
奇数フィールドでは第２の画素用のｍビットデータに表
示最小レベル値を加算し、偶数フィールドでは第１及び
第２の画素用のｍビットデータに表示最小レベル値を加
算し、 第３及び第４の画素用の（ｎ−ｍ）ビットデータの値の
組み合わせが第２の組み合わせのときには、奇数フィー
ルドでは第３の画素用のｍビットデータに表示最小レベ
ル値を加算し、偶数フィールドでは第３及び第４の画素
用のｍビットデータに表示最小レベル値を加算する第１
０のステップを含むことを特徴とする処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058094A JP2002268604A (ja) | 2001-03-02 | 2001-03-02 | プラズマディスプレイパネルの階調表示処理装置及び処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058094A JP2002268604A (ja) | 2001-03-02 | 2001-03-02 | プラズマディスプレイパネルの階調表示処理装置及び処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002268604A true JP2002268604A (ja) | 2002-09-20 |
Family
ID=18917876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058094A Withdrawn JP2002268604A (ja) | 2001-03-02 | 2001-03-02 | プラズマディスプレイパネルの階調表示処理装置及び処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002268604A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615177B1 (ko) | 2003-10-15 | 2006-08-25 | 삼성에스디아이 주식회사 | 효율적으로 계조 데이터가 표시되는 평판 표시 패널의구동 방법 |
| KR100625544B1 (ko) | 2004-11-11 | 2006-09-20 | 엘지전자 주식회사 | 플라즈마 표시 패널의 화상처리방법 및 화상처리장치 |
| US7602359B2 (en) | 2004-02-02 | 2009-10-13 | Seiko Epson Corporation | Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus |
-
2001
- 2001-03-02 JP JP2001058094A patent/JP2002268604A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615177B1 (ko) | 2003-10-15 | 2006-08-25 | 삼성에스디아이 주식회사 | 효율적으로 계조 데이터가 표시되는 평판 표시 패널의구동 방법 |
| US7602359B2 (en) | 2004-02-02 | 2009-10-13 | Seiko Epson Corporation | Image signal correcting method, correcting circuit, electro-optical device, and electronic apparatus |
| KR100625544B1 (ko) | 2004-11-11 | 2006-09-20 | 엘지전자 주식회사 | 플라즈마 표시 패널의 화상처리방법 및 화상처리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100521717B1 (ko) | 디스플레이 구동 장치 | |
| CA2286354C (en) | Dynamic image correction method and dynamic image correction circuit for display | |
| JP2005024690A (ja) | ディスプレイ装置およびディスプレイの駆動方法 | |
| JP2005321775A (ja) | ディスプレー装置 | |
| WO1996031865A1 (fr) | Procede de commande de dispositif d'affichage et circuit correspondant | |
| WO2004064028A1 (ja) | 画像表示装置および画像表示方法 | |
| JP2005024717A (ja) | ディスプレイ装置およびディスプレイの駆動方法 | |
| JP2002082647A (ja) | 表示装置および表示方法 | |
| JP2002182606A (ja) | 表示装置および表示方法 | |
| KR100438604B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 | |
| JP2005024708A (ja) | 多階調化信号処理装置 | |
| US20090040146A1 (en) | Plasma display apparatus and plasma display panel driving method | |
| US7339555B2 (en) | Method and apparatus for displaying an image on a plasma display panel | |
| JP2000148068A (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
| JP2002149106A (ja) | プラズマディスプレイパネルの階調表示処理方法 | |
| JP2002268604A (ja) | プラズマディスプレイパネルの階調表示処理装置及び処理方法 | |
| JP4034562B2 (ja) | 表示装置及び階調表示方法 | |
| JPH10319894A (ja) | 画像表示装置 | |
| JP2004020991A (ja) | 階調表示装置の表示信号処理回路 | |
| JP2003345288A (ja) | 映像表示装置及びこれに用いる映像信号処理方法 | |
| US6882115B2 (en) | Method and apparatus of processing video signal in plasma display panel | |
| KR100610494B1 (ko) | 플라즈마 디스플레이 패널에서의 노이즈 저감 장치 및 그방법 | |
| JP2002268603A (ja) | プラズマディスプレイパネルの階調表示処理装置及び処理方法 | |
| JP2002366085A (ja) | 表示装置及び階調表示処理方法 | |
| JP4052142B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |