JP3006363B2 - Ｐｄｐ駆動方法 - Google Patents
Ｐｄｐ駆動方法Info
- Publication number
- JP3006363B2 JP3006363B2 JP5234227A JP23422793A JP3006363B2 JP 3006363 B2 JP3006363 B2 JP 3006363B2 JP 5234227 A JP5234227 A JP 5234227A JP 23422793 A JP23422793 A JP 23422793A JP 3006363 B2 JP3006363 B2 JP 3006363B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- bits
- driving method
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アドレス・表示分離型
駆動法において、駆動信号のビット数を低減して発光輝
度を増加し、しかも、画質の低下を招くことのないよう
にしたＰＤＰ駆動方法に関するものである。
駆動法において、駆動信号のビット数を低減して発光輝
度を増加し、しかも、画質の低下を招くことのないよう
にしたＰＤＰ駆動方法に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図１０に示さ
れ、駆動シーケンスと駆動波形が図１１（ａ）（ｂ）に
示される。
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図１０に示さ
れ、駆動シーケンスと駆動波形が図１１（ａ）（ｂ）に
示される。
【０００４】図１０において、表示面側の表面ガラス基
板１１の下面に、対になるＸサスティン電極１２、Ｙサ
スティン電極１３を透明電極と補助電極で形成する。補
助電極は、透明電極の抵抗による電圧降下を防ぐため、
バス電極２３を透明電極の一部に形成する。これらＸサ
スティン電極１２、Ｙサスティン電極１３の上に誘電体
層１４を設け、その上に各セル間の結合を分離するため
にストライブ状リブ１８を形成する。さらに、ＭｇＯ膜
からなる保護層１５を蒸着する。対向する裏面ガラス基
板１６上には、アドレス電極１７を形成する。アドレス
電極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
板１１の下面に、対になるＸサスティン電極１２、Ｙサ
スティン電極１３を透明電極と補助電極で形成する。補
助電極は、透明電極の抵抗による電圧降下を防ぐため、
バス電極２３を透明電極の一部に形成する。これらＸサ
スティン電極１２、Ｙサスティン電極１３の上に誘電体
層１４を設け、その上に各セル間の結合を分離するため
にストライブ状リブ１８を形成する。さらに、ＭｇＯ膜
からなる保護層１５を蒸着する。対向する裏面ガラス基
板１６上には、アドレス電極１７を形成する。アドレス
電極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
【０００５】図１１（ａ）において、１フレームは、輝
度の相対比が１、２、４、８、１６、３２、６４、１２
８の８個のサブフィールドで構成され、８画面の輝度の
組み合わせで２５６階調の表示を行う。図１１（ｂ）に
おいて、それぞれのサブフィールドは、リフレッシュし
た１画面分のデータの書込みを行うアドレス期間とその
サブフィールドの輝度レベルを決めるサスティン期間で
構成される。アドレス期間では、最初全画面同時に各ピ
クセルに初期的に壁電荷が形成され、その後サスティン
パルスが全画面に与えられ表示を行う。サブフィールド
の明るさはサスティンパルスの数に比例し、所定の輝度
に設定される。このようにして２５６階調表示が実現さ
れる。
度の相対比が１、２、４、８、１６、３２、６４、１２
８の８個のサブフィールドで構成され、８画面の輝度の
組み合わせで２５６階調の表示を行う。図１１（ｂ）に
おいて、それぞれのサブフィールドは、リフレッシュし
た１画面分のデータの書込みを行うアドレス期間とその
サブフィールドの輝度レベルを決めるサスティン期間で
構成される。アドレス期間では、最初全画面同時に各ピ
クセルに初期的に壁電荷が形成され、その後サスティン
パルスが全画面に与えられ表示を行う。サブフィールド
の明るさはサスティンパルスの数に比例し、所定の輝度
に設定される。このようにして２５６階調表示が実現さ
れる。
【０００６】
【発明が解決しようとする課題】以上のようなＡＣ駆動
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。
【０００７】本発明は、入力信号のビット数よりも出力
駆動信号のビット数を低減しながら、入力信号と発光輝
度との濃淡誤差を最小にするとともに、回路構成を低減
するためのＰＤＰ駆動方法を提供することを目的とす
る。
駆動信号のビット数を低減しながら、入力信号と発光輝
度との濃淡誤差を最小にするとともに、回路構成を低減
するためのＰＤＰ駆動方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、１フレーム
は、複数個のサブフィールドで構成され、複数画面の輝
度の組み合わせで階調の表示を行い、それぞれのサブフ
ィールドは、アドレス期間と、サスティン期間とで構成
されたアドレス・表示分離型駆動法において、Ｒ、Ｇ、
Ｂの各映像信号入力端子３０Ｒ、３０Ｇ、３０Ｂにそれ
ぞれｎビットで量子化されて入力した各カラー信号に、
原画素より過去に生じたその周辺画素の多値化誤差とし
て、メモリ３８に記憶された補正すべき輝度レベルと実
測の発光輝度レベルとの差として求められた誤差検出出
力データに重み付けしたデータを荷重して加えた誤差拡
散法により入力信号と発光輝度との濃淡誤差を最小にす
るようにしたことを特徴とするＰＤＰ駆動方法である。
は、複数個のサブフィールドで構成され、複数画面の輝
度の組み合わせで階調の表示を行い、それぞれのサブフ
ィールドは、アドレス期間と、サスティン期間とで構成
されたアドレス・表示分離型駆動法において、Ｒ、Ｇ、
Ｂの各映像信号入力端子３０Ｒ、３０Ｇ、３０Ｂにそれ
ぞれｎビットで量子化されて入力した各カラー信号に、
原画素より過去に生じたその周辺画素の多値化誤差とし
て、メモリ３８に記憶された補正すべき輝度レベルと実
測の発光輝度レベルとの差として求められた誤差検出出
力データに重み付けしたデータを荷重して加えた誤差拡
散法により入力信号と発光輝度との濃淡誤差を最小にす
るようにしたことを特徴とするＰＤＰ駆動方法である。
【０００９】
【作用】原画素よりも過去に生じたＰＤＰにおける実際
の発光誤差を原画素に組み入れる。誤差を組み入れて拡
散させた拡散出力信号をビット変換回路３３に送り、ｎ
ビットで量子化されていた拡散出力信号を、ｍ（ｎ−１
ビット以下）ビットに変換して映像出力端子３４より出
力する。このようにして、原映像入力信号よりも少ない
ビット数の信号により、発光輝度が低下することなく、
しかも、滑らかな応答が得られる。カラー信号の場合に
は、カラー３原色の各色に対して同様の処理を行う。ま
た、出力画素に、原画素より過去に生じた周辺画素の多
値化誤差として、メモリ３８に記憶された補正すべき輝
度レベルと実測の発光輝度レベルとの差として求められ
た誤差検出出力データに重み付けしたデータを、垂直と
水平においてそれぞれ加重して加えて、より一層の濃淡
再現性、解像度、滑らかさを向上させる。
の発光誤差を原画素に組み入れる。誤差を組み入れて拡
散させた拡散出力信号をビット変換回路３３に送り、ｎ
ビットで量子化されていた拡散出力信号を、ｍ（ｎ−１
ビット以下）ビットに変換して映像出力端子３４より出
力する。このようにして、原映像入力信号よりも少ない
ビット数の信号により、発光輝度が低下することなく、
しかも、滑らかな応答が得られる。カラー信号の場合に
は、カラー３原色の各色に対して同様の処理を行う。ま
た、出力画素に、原画素より過去に生じた周辺画素の多
値化誤差として、メモリ３８に記憶された補正すべき輝
度レベルと実測の発光輝度レベルとの差として求められ
た誤差検出出力データに重み付けしたデータを、垂直と
水平においてそれぞれ加重して加えて、より一層の濃淡
再現性、解像度、滑らかさを向上させる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１は、第１実施例の誤差拡散回路で、この回路に
おいて、３０は、ｎビットの原画素Ａｉ，ｊの映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、水平方向加算回路３２を経て、さらにビッ
ト変換回路３３でビット数を減らす処理をして映像出力
端子３４に接続される。また、前記水平方向加算回路３
２の出力側には、誤差検出回路３５が接続されている。
この誤差検出回路３５は、データを記憶するメモリ３
８、このメモリ３８の出力と水平方向加算回路３２から
の拡散出力信号との差をとって誤差信号を出力する減算
回路３９、この誤差信号に所定の重み付けをするための
誤差荷重を出力する荷重回路４０、４１からなる。
る。図１は、第１実施例の誤差拡散回路で、この回路に
おいて、３０は、ｎビットの原画素Ａｉ，ｊの映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、水平方向加算回路３２を経て、さらにビッ
ト変換回路３３でビット数を減らす処理をして映像出力
端子３４に接続される。また、前記水平方向加算回路３
２の出力側には、誤差検出回路３５が接続されている。
この誤差検出回路３５は、データを記憶するメモリ３
８、このメモリ３８の出力と水平方向加算回路３２から
の拡散出力信号との差をとって誤差信号を出力する減算
回路３９、この誤差信号に所定の重み付けをするための
誤差荷重を出力する荷重回路４０、４１からなる。
【００１１】この誤差検出回路３５の荷重回路４０、４
１の出力側には、原画素Ａｉ，ｊよりｈライン前の画
素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−１
を出力するｈライン遅延回路３６を介して前記垂直方向
加算回路３１に接続されるとともに、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を介
して前記水平方向加算回路３２に接続されている。
１の出力側には、原画素Ａｉ，ｊよりｈライン前の画
素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−１
を出力するｈライン遅延回路３６を介して前記垂直方向
加算回路３１に接続されるとともに、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を介
して前記水平方向加算回路３２に接続されている。
【００１２】以上のような構成による回路の作用を説明
する。 （１）補正すべき輝度線が直線の場合 ＰＤＰ１０への駆動信号に対する発光輝度レベルを実測
する。図３に示す階段状の特性線が、この実測した発光
輝度レベルをその最大値で正規化した実測の輝度線であ
ったものとする。なお、この例では、Ｒ映像入力信号が
８ビットであるものを、駆動信号を４ビットにした例を
示している。前記実測の輝度線に基づいて、ｙ＝ａｘ＋
ｂで表わされる補正すべき輝度線を求める。この補正す
べき輝度線は、ｙ＝ｘという理想線からややずれている
ので、補正をすることが必要となる。図４は、前記実測
の輝度線を理想線に近づくように補正した輝度線を示し
ており、拡散出力信号レベルに対し、次式により補正を
施したものである。 （補正すべき輝度線の勾配ａ−１）−補正すべき輝度線の接片ｂ このように、補正すべき輝度線を、理想線ｙ＝ｘとなる
ように補正したときの図４に示した階段状のデータがメ
モリ３８に記憶される。
する。 （１）補正すべき輝度線が直線の場合 ＰＤＰ１０への駆動信号に対する発光輝度レベルを実測
する。図３に示す階段状の特性線が、この実測した発光
輝度レベルをその最大値で正規化した実測の輝度線であ
ったものとする。なお、この例では、Ｒ映像入力信号が
８ビットであるものを、駆動信号を４ビットにした例を
示している。前記実測の輝度線に基づいて、ｙ＝ａｘ＋
ｂで表わされる補正すべき輝度線を求める。この補正す
べき輝度線は、ｙ＝ｘという理想線からややずれている
ので、補正をすることが必要となる。図４は、前記実測
の輝度線を理想線に近づくように補正した輝度線を示し
ており、拡散出力信号レベルに対し、次式により補正を
施したものである。 （補正すべき輝度線の勾配ａ−１）−補正すべき輝度線の接片ｂ このように、補正すべき輝度線を、理想線ｙ＝ｘとなる
ように補正したときの図４に示した階段状のデータがメ
モリ３８に記憶される。
【００１３】補正した輝度線が、ｙ＝ｘの場合、補正輝
度レベルは、発光輝度レベルと同一になる。したがっ
て、駆動出力ビット数をｍとすれば２のｍ乗、具体的に
はｍ＝４とすれば、２の４乗＝１６ワードの輝度レベル
のデータをメモリ３８に記憶させればよい。なお、図３
において、補正すべき輝度線ｙ＝ａｘ＋ｂが、理想線ｙ
＝ｘとほとんど一致している場合には、図４に示すよう
な処理をすることなく、図３に示した実測の輝度線デー
タをメモリ３８に記憶してもよい。
度レベルは、発光輝度レベルと同一になる。したがっ
て、駆動出力ビット数をｍとすれば２のｍ乗、具体的に
はｍ＝４とすれば、２の４乗＝１６ワードの輝度レベル
のデータをメモリ３８に記憶させればよい。なお、図３
において、補正すべき輝度線ｙ＝ａｘ＋ｂが、理想線ｙ
＝ｘとほとんど一致している場合には、図４に示すよう
な処理をすることなく、図３に示した実測の輝度線デー
タをメモリ３８に記憶してもよい。
【００１４】以上のような構成における誤差拡散方式の
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。 Ａｉ，ｊ ：現処理対象の入力画素値 Ａｉ，ｊ−１：１ライン前の入力画素値 Ａｉ−１，ｊ：１ドット前の入力画素値 δｖ ：１ライン前からの拡散出力画素の誤差荷重値 δｈ ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差が演算されて誤差出力信号が得られる。この誤差出力
信号は、荷重回路４０と４１でそれぞれＫｖ、Ｋｈの重
み付けされた誤差荷重出力信号δｖ、δｈとなり、１ラ
イン遅延回路３６と１ドット遅延回路３７に入力し、垂
直方向加算回路３１と水平方向加算回路３２で原画素Ａ
ｉ，ｊに組み入れられ、 Ｃｉ，ｊ＝Ａｉ，ｊ＋δｖ＋δｈ となる。 なお、Ｃｉ，ｊ：現処理対象の拡散出力画素値 δｖ＝Ｋｖ×｛ｆ（Ｃｉ，ｊ−１）−Ｂｒ｝ δｈ＝Ｋｈ×｛ｆ（Ｃｉ−１，ｊ）−Ｂｒ｝ ｆ（Ｃｉ，ｊ）：Ｃｉ，ｊに対する補正輝度 Ｂｒ：発光輝度レベル である。
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。 Ａｉ，ｊ ：現処理対象の入力画素値 Ａｉ，ｊ−１：１ライン前の入力画素値 Ａｉ−１，ｊ：１ドット前の入力画素値 δｖ ：１ライン前からの拡散出力画素の誤差荷重値 δｈ ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差が演算されて誤差出力信号が得られる。この誤差出力
信号は、荷重回路４０と４１でそれぞれＫｖ、Ｋｈの重
み付けされた誤差荷重出力信号δｖ、δｈとなり、１ラ
イン遅延回路３６と１ドット遅延回路３７に入力し、垂
直方向加算回路３１と水平方向加算回路３２で原画素Ａ
ｉ，ｊに組み入れられ、 Ｃｉ，ｊ＝Ａｉ，ｊ＋δｖ＋δｈ となる。 なお、Ｃｉ，ｊ：現処理対象の拡散出力画素値 δｖ＝Ｋｖ×｛ｆ（Ｃｉ，ｊ−１）−Ｂｒ｝ δｈ＝Ｋｈ×｛ｆ（Ｃｉ−１，ｊ）−Ｂｒ｝ ｆ（Ｃｉ，ｊ）：Ｃｉ，ｊに対する補正輝度 Ｂｒ：発光輝度レベル である。
【００１５】誤差を組み入れて拡散させた拡散出力信号
をビット変換回路３３に送り、このビット変換回路３３
にてｎビットで量子化された拡散出力信号を、ｍ（≦ｎ
−１）ビットに変換して映像出力端子３４より出力す
る。このようにして、原映像入力信号を誤差を組み入れ
て拡散させ、かつ、原映像入力信号よりも少ないビット
数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。
をビット変換回路３３に送り、このビット変換回路３３
にてｎビットで量子化された拡散出力信号を、ｍ（≦ｎ
−１）ビットに変換して映像出力端子３４より出力す
る。このようにして、原映像入力信号を誤差を組み入れ
て拡散させ、かつ、原映像入力信号よりも少ないビット
数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。
【００１６】図５は、ＰＤＰ１０への駆動信号に対する
誤差検出出力の増（＋）、減（−）を表したものであ
る。ここで、誤差検出出力は、前述の通り、次式で表さ
れる。誤差検出出力＝補正すべき輝度レベル−発光輝度
レベル図１に示す誤差検出回路３５では、これらの演算
を減算回路３９で行ったが、この演算データをメモリ３
８に記憶させることもできる。この場合には、２のｎ
乗、具体的にはｎ＝８の場合、２の８乗＝２５６ワード
のメモリ３８を必要とする。ただし、減算回路３９は省
略できる。また、このメモリ３８のデータに、予め重み
付けしたデータをメモリ３８に記憶させれば、荷重回路
４０と４１は省略できる。
誤差検出出力の増（＋）、減（−）を表したものであ
る。ここで、誤差検出出力は、前述の通り、次式で表さ
れる。誤差検出出力＝補正すべき輝度レベル−発光輝度
レベル図１に示す誤差検出回路３５では、これらの演算
を減算回路３９で行ったが、この演算データをメモリ３
８に記憶させることもできる。この場合には、２のｎ
乗、具体的にはｎ＝８の場合、２の８乗＝２５６ワード
のメモリ３８を必要とする。ただし、減算回路３９は省
略できる。また、このメモリ３８のデータに、予め重み
付けしたデータをメモリ３８に記憶させれば、荷重回路
４０と４１は省略できる。
【００１７】（２）補正すべき輝度線が直線でない場合 図６に示すような輝度を曲線状に補正したい場合（ガン
マ補正など）には、補正すべき輝度線を希望する曲線に
設定し、実測の発光輝度レベルとの誤差値を求め、前記
同様にしてメモリ３８に記憶する。その他の作用は前記
同様である。
マ補正など）には、補正すべき輝度線を希望する曲線に
設定し、実測の発光輝度レベルとの誤差値を求め、前記
同様にしてメモリ３８に記憶する。その他の作用は前記
同様である。
【００１８】以上、メモリ３８に記憶すべきデータをま
とめると以下のようになる。 （１）ＰＤＰ１０への駆動信号に対する実際の発光輝度
レベルを表した実測の輝度線データ （２）実測の輝度線データを理想線に近づくように補正
した輝度線データ （３）補正すべき輝度レベルと実測の発光輝度レベルと
の差として求められた誤差検出出力データ （４）補正すべき輝度レベルと実測の発光輝度レベルと
の差として求められた誤差検出出力データに重み付けし
たデータ （５）輝度を曲線状に補正したい場合（ガンマ補正な
ど）の補正すべき輝度線を希望する曲線に設定し、実測
の発光輝度レベルとの誤差値を求めたデータ
とめると以下のようになる。 （１）ＰＤＰ１０への駆動信号に対する実際の発光輝度
レベルを表した実測の輝度線データ （２）実測の輝度線データを理想線に近づくように補正
した輝度線データ （３）補正すべき輝度レベルと実測の発光輝度レベルと
の差として求められた誤差検出出力データ （４）補正すべき輝度レベルと実測の発光輝度レベルと
の差として求められた誤差検出出力データに重み付けし
たデータ （５）輝度を曲線状に補正したい場合（ガンマ補正な
ど）の補正すべき輝度線を希望する曲線に設定し、実測
の発光輝度レベルとの誤差値を求めたデータ
【００１９】なお、映像信号処理ＬＳＩ回路では、処理
速度の限界近くで動作させる場合、加算回路などの遅延
時間を吸収するため、システム・クロックで同期を取り
ながら演算を行っている。水平方向の演算は、処理単位
が最小のｄ＝１ドットでは、１クロック前の画素との加
算であり、１クロックですべての演算が終了しなければ
ならない。この演算ループの中に余分な回路を挿入する
と、その遅延増加によって回路構築が不能になる。
速度の限界近くで動作させる場合、加算回路などの遅延
時間を吸収するため、システム・クロックで同期を取り
ながら演算を行っている。水平方向の演算は、処理単位
が最小のｄ＝１ドットでは、１クロック前の画素との加
算であり、１クロックですべての演算が終了しなければ
ならない。この演算ループの中に余分な回路を挿入する
と、その遅延増加によって回路構築が不能になる。
【００２０】そこで、本発明では、図１に示すように、
ｈライン遅延回路３６での処理が原画素Ａｉ，ｊの入力
から十分時間的な余裕があるため、映像信号入力端子３
０のすぐ後に垂直方向加算回路３１を挿入し、ついでｄ
ドット遅延回路３７での処理が原画素Ａｉ，ｊの入力か
ら時間的な余裕がないため、水平方向加算回路３２を挿
入したものである。具体的には、ｈライン遅延回路３６
におけるｈライン遅延は、１〜３ライン前、ｄドット遅
延回路３７におけるｄドット遅延は、１〜３ドット前で
あり、好ましくは、ｈ＝１、ｄ＝１のときである。
ｈライン遅延回路３６での処理が原画素Ａｉ，ｊの入力
から十分時間的な余裕があるため、映像信号入力端子３
０のすぐ後に垂直方向加算回路３１を挿入し、ついでｄ
ドット遅延回路３７での処理が原画素Ａｉ，ｊの入力か
ら時間的な余裕がないため、水平方向加算回路３２を挿
入したものである。具体的には、ｈライン遅延回路３６
におけるｈライン遅延は、１〜３ライン前、ｄドット遅
延回路３７におけるｄドット遅延は、１〜３ドット前で
あり、好ましくは、ｈ＝１、ｄ＝１のときである。
【００２１】つぎに本発明の第２実施例を図７により説
明する。第１実施例により、概ね好ましい結果が得られ
ているが、擬似中間調表示は規則的なパターンが繰返し
発生し、擬似紋様を作ってしまうという若干の問題があ
る。擬似紋様を作ってしまう現象を図８により説明す
る。この図８は、図３の一部を抽出し拡大したものであ
り、また、図３は、ＰＤＰ１０への駆動信号に対する発
光輝度レベルを実測し、この発光輝度レベルをその最大
値で正規化したものである。なお、この例では、映像入
力信号が８ビットであるものを、駆動信号を４ビットに
した例を示している。
明する。第１実施例により、概ね好ましい結果が得られ
ているが、擬似中間調表示は規則的なパターンが繰返し
発生し、擬似紋様を作ってしまうという若干の問題があ
る。擬似紋様を作ってしまう現象を図８により説明す
る。この図８は、図３の一部を抽出し拡大したものであ
り、また、図３は、ＰＤＰ１０への駆動信号に対する発
光輝度レベルを実測し、この発光輝度レベルをその最大
値で正規化したものである。なお、この例では、映像入
力信号が８ビットであるものを、駆動信号を４ビットに
した例を示している。
【００２２】前記実測線に基づいて、図８の補正すべき
輝度線が求められる。この図８において、 ａ：映像入力画素値（一定値の場合） ｂ：入力ａに対する擬似中間調レベル ｅ１、ｅ２、ｅ３：誤差出力 ｄ１、ｄ２、ｄ３：誤差荷重出力 とし、また、図示のように、発光輝度レベルＢｒを黒、
黒、黒、Ｂｒ＋１を白、白、白とすると、 （１）ｂ−Ｂｒ＝ｅ１、ｅ１×Ｋｈ＝ｄ１、ａ＋ｄ１＝
ｅ２であるから、ａ＋ｄ１＝黒となる。 （２）ａ＋ｄ２＝ｅ３であるから、ａ＋ｄ２＝白とな
る。 （３）ｄ３＝０であるから、ａ＋ｄ３＝ａとなり、黒で
ある。 （４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。 以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。
輝度線が求められる。この図８において、 ａ：映像入力画素値（一定値の場合） ｂ：入力ａに対する擬似中間調レベル ｅ１、ｅ２、ｅ３：誤差出力 ｄ１、ｄ２、ｄ３：誤差荷重出力 とし、また、図示のように、発光輝度レベルＢｒを黒、
黒、黒、Ｂｒ＋１を白、白、白とすると、 （１）ｂ−Ｂｒ＝ｅ１、ｅ１×Ｋｈ＝ｄ１、ａ＋ｄ１＝
ｅ２であるから、ａ＋ｄ１＝黒となる。 （２）ａ＋ｄ２＝ｅ３であるから、ａ＋ｄ２＝白とな
る。 （３）ｄ３＝０であるから、ａ＋ｄ３＝ａとなり、黒で
ある。 （４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。 以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。
【００２３】このような紋様を解消するのが図７に示し
た回路である。この図７は、図１に示した誤差拡散回路
において、原画質を劣化させない程度のランダムな補正
値を加算および／または減算する手段として、補正量制
御部４２、補正量出力部４３、補正加算回路４４を付加
したものである。すなわち、補正加算回路４４を回路中
の適宜な位置に挿入し、この補正加算回路４４には、原
画質を劣化させない、誤差荷重出力値以下の補正値を出
力する補正量出力部４３を接続する。この補正量出力部
４３は、一定の補正値であれば、再び規則的パターンが
繰返し発生して擬似紋様となるので、補正量制御部４２
によって、補正量出力部４３の補正値が、大、小、正、
負、正負混合などランダムな値になるように制御する。
た回路である。この図７は、図１に示した誤差拡散回路
において、原画質を劣化させない程度のランダムな補正
値を加算および／または減算する手段として、補正量制
御部４２、補正量出力部４３、補正加算回路４４を付加
したものである。すなわち、補正加算回路４４を回路中
の適宜な位置に挿入し、この補正加算回路４４には、原
画質を劣化させない、誤差荷重出力値以下の補正値を出
力する補正量出力部４３を接続する。この補正量出力部
４３は、一定の補正値であれば、再び規則的パターンが
繰返し発生して擬似紋様となるので、補正量制御部４２
によって、補正量出力部４３の補正値が、大、小、正、
負、正負混合などランダムな値になるように制御する。
【００２４】補正加算回路４４の挿入位置は、つぎのい
ずれであってもよい。 （１）図１のように、垂直方向加算回路３１と水平方向
加算回路３２の間に挿入る場合 （２）映像入力端子３０と垂直方向加算回路３１の間に
挿入する場合 （３）水平方向加算回路３２の出力側に挿入する場合 （４）減算回路３９と荷重回路４０、荷重回路４１の間
に挿入する場合 以上のように補正加算回路４４を挿入することによっ
て、擬似中間調表示は規則的なパターンが発生しなくな
り、擬似紋様を解消する。
ずれであってもよい。 （１）図１のように、垂直方向加算回路３１と水平方向
加算回路３２の間に挿入る場合 （２）映像入力端子３０と垂直方向加算回路３１の間に
挿入する場合 （３）水平方向加算回路３２の出力側に挿入する場合 （４）減算回路３９と荷重回路４０、荷重回路４１の間
に挿入する場合 以上のように補正加算回路４４を挿入することによっ
て、擬似中間調表示は規則的なパターンが発生しなくな
り、擬似紋様を解消する。
【００２５】つぎに、本発明の第３実施例を図９により
説明する。前記実施例では、映像入力信号が１つだけで
あったが、この例では、カラー３原色信号の各色に対し
てカラーバランスを崩すことなく擬似中間調表示を可能
とするものである。図９は、赤色（Ｒ）、緑色（Ｇ）、
青色（Ｂ）のカラー３原色信号の各色に対してそれぞれ
誤差拡散する回路で、２９Ｒは、Ｒ誤差拡散回路、２９
Ｇは、Ｇ誤差拡散回路、２９Ｂは、Ｂ誤差拡散回路であ
る。内部構成は、それぞれ図７と同一である。それぞれ
のＲ映像出力端子３４Ｒ、Ｇ映像出力端子３４Ｇ、Ｂ映
像出力端子３４Ｂは、ＰＤＰ１０に接続される。
説明する。前記実施例では、映像入力信号が１つだけで
あったが、この例では、カラー３原色信号の各色に対し
てカラーバランスを崩すことなく擬似中間調表示を可能
とするものである。図９は、赤色（Ｒ）、緑色（Ｇ）、
青色（Ｂ）のカラー３原色信号の各色に対してそれぞれ
誤差拡散する回路で、２９Ｒは、Ｒ誤差拡散回路、２９
Ｇは、Ｇ誤差拡散回路、２９Ｂは、Ｂ誤差拡散回路であ
る。内部構成は、それぞれ図７と同一である。それぞれ
のＲ映像出力端子３４Ｒ、Ｇ映像出力端子３４Ｇ、Ｂ映
像出力端子３４Ｂは、ＰＤＰ１０に接続される。
【００２６】また、以上のＲ、Ｇ、Ｂの各誤差拡散回路
２９Ｒ、２９Ｇ、２９Ｂの補正加算回路４４には、図７
と同様、擬似中間調表示によって得られた画像に発生し
た擬似紋様を解消することを目的として、原画質を劣化
させない程度のランダムな補正値を加算および／または
減算する手段として、補正量制御部４２、補正量出力部
４３、補正加算回路４４を付加する。
２９Ｒ、２９Ｇ、２９Ｂの補正加算回路４４には、図７
と同様、擬似中間調表示によって得られた画像に発生し
た擬似紋様を解消することを目的として、原画質を劣化
させない程度のランダムな補正値を加算および／または
減算する手段として、補正量制御部４２、補正量出力部
４３、補正加算回路４４を付加する。
【００２７】以上のような擬似中間調表示において、Ｒ
映像信号入力または再現誤差値に、原画質を劣化させな
い程度のランダムな補正値を加算および／または減算す
ることにより、擬似中間調表示は規則的なパターンが発
生しなくなり、擬似紋様が解消される。
映像信号入力または再現誤差値に、原画質を劣化させな
い程度のランダムな補正値を加算および／または減算す
ることにより、擬似中間調表示は規則的なパターンが発
生しなくなり、擬似紋様が解消される。
【００２８】誤差と補正値を組み入れて拡散させた拡散
出力信号をビット変換回路３３に送り、このビット変換
回路３３にてｎビットで量子化された拡散出力信号を、
ｍ（≦ｎ−１）ビットに変換してＲ映像出力端子Ｒ映像
出力端子３４Ｒより出力する。同様にして、Ｇ映像出力
端子３４Ｇ、Ｂ映像出力端子３４Ｂの各出力も、Ｇ、Ｂ
の各原映像入力信号に誤差と補正値を組み入れて拡散さ
せ、かつ、原映像入力信号よりも少ないビット数に変換
されてＰＤＰ１０に送られ、ＰＤＰ１０に発光輝度が低
下することなく、しかも、紋様のない状態で表示され
る。
出力信号をビット変換回路３３に送り、このビット変換
回路３３にてｎビットで量子化された拡散出力信号を、
ｍ（≦ｎ−１）ビットに変換してＲ映像出力端子Ｒ映像
出力端子３４Ｒより出力する。同様にして、Ｇ映像出力
端子３４Ｇ、Ｂ映像出力端子３４Ｂの各出力も、Ｇ、Ｂ
の各原映像入力信号に誤差と補正値を組み入れて拡散さ
せ、かつ、原映像入力信号よりも少ないビット数に変換
されてＰＤＰ１０に送られ、ＰＤＰ１０に発光輝度が低
下することなく、しかも、紋様のない状態で表示され
る。
【００２９】
【発明の効果】（１）１フレームが複数個のサブフィー
ルドで構成され、それぞれのサブフィールドが、アドレ
ス期間と、サスティン期間とで構成されたアドレス・表
示分離型駆動法においては、階調数を増やせばアドレス
期間が増加するため、発光期間としてのサスティン期間
が短くなり、最大輝度が低下し、逆にサスティン期間を
増加すれば、発光輝度が増加するが、階調表示が少なく
なり、画質の低下を招く。そこで、本発明では、アドレ
ス・表示分離型駆動法において、映像信号入力端 子３０
にｎビットで量子化されて入力した原画素映像信号に、
原画素より過去に生じたＰＤＰにおける実際の発光誤差
を誤差拡散して拡散出力信号を得、ｎビットより少ない
ｍビットに変換した駆動信号で駆動するようにしたの
で、入力信号のビット数よりも出力駆動信号のビット数
を低減しながら、入力信号と発光輝度との濃淡誤差を最
小にするとともに、回路構成を低減するためのＰＤＰ駆
動方法を提供できる。
ルドで構成され、それぞれのサブフィールドが、アドレ
ス期間と、サスティン期間とで構成されたアドレス・表
示分離型駆動法においては、階調数を増やせばアドレス
期間が増加するため、発光期間としてのサスティン期間
が短くなり、最大輝度が低下し、逆にサスティン期間を
増加すれば、発光輝度が増加するが、階調表示が少なく
なり、画質の低下を招く。そこで、本発明では、アドレ
ス・表示分離型駆動法において、映像信号入力端 子３０
にｎビットで量子化されて入力した原画素映像信号に、
原画素より過去に生じたＰＤＰにおける実際の発光誤差
を誤差拡散して拡散出力信号を得、ｎビットより少ない
ｍビットに変換した駆動信号で駆動するようにしたの
で、入力信号のビット数よりも出力駆動信号のビット数
を低減しながら、入力信号と発光輝度との濃淡誤差を最
小にするとともに、回路構成を低減するためのＰＤＰ駆
動方法を提供できる。
【００３０】（２）カラー信号の場合にも、カラー３原
色の各色に対して同様の処理を行い、また、出力画素
に、垂直と水平においてそれぞれ多値化誤差として、メ
モリ３８に記憶された補正すべき輝度レベルと実測の発
光輝度レベルとの差として求められた誤差検出出力デー
タに重み付けしたデータを加重して加えることにより、
より一層の濃淡再現性、解像度、滑らかさを向上させる
ことができる。
色の各色に対して同様の処理を行い、また、出力画素
に、垂直と水平においてそれぞれ多値化誤差として、メ
モリ３８に記憶された補正すべき輝度レベルと実測の発
光輝度レベルとの差として求められた誤差検出出力デー
タに重み付けしたデータを加重して加えることにより、
より一層の濃淡再現性、解像度、滑らかさを向上させる
ことができる。
【図１】本発明によるＰＤＰ駆動方法の第１実施例を示
すブロック図である。
すブロック図である。
【図２】画素の座標位置の説明図である。
【図３】駆動信号対発光輝度レベルの実測線図である。
【図４】補正された輝度レベルの特性線図である。
【図５】誤差出力の特性線図である。
【図６】補正輝度線が曲線の場合の特性線図である。
【図７】本発明によるＰＤＰ駆動方法の第２実施例を示
すブロック図である。
すブロック図である。
【図８】図３に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。
を一部抽出した拡大図である。
【図９】本発明によるＰＤＰ駆動方法の第３実施例を示
すブロック図である。
すブロック図である。
【図１０】２５６階調の手法に使用されるＰＤＰの斜視
図である。
図である。
【図１１】２５６階調の手法における駆動シーケンスと
駆動波形図である。
駆動波形図である。
１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、２９Ｒ…Ｒ誤差拡散回路、２９Ｇ…Ｇ誤差
拡散回路、２９Ｂ…Ｂ誤差拡散回路、３０Ｒ…Ｒ映像信
号入力端子、３０Ｇ…Ｇ映像信号入力端子、３０Ｂ…Ｂ
映像信号入力端子、３１…垂直方向加算回路、３２…水
平方向加算回路、３３…ビット変換回路、３４Ｒ…Ｒ映
像出力端子、３４Ｇ…Ｇ映像出力端子、３４Ｂ…Ｂ映像
出力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…減
算回路、４０…荷重回路、４１…荷重回路、４２…補正
量制御部、４３…補正量出力部、４４…補正加算回路。
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、２９Ｒ…Ｒ誤差拡散回路、２９Ｇ…Ｇ誤差
拡散回路、２９Ｂ…Ｂ誤差拡散回路、３０Ｒ…Ｒ映像信
号入力端子、３０Ｇ…Ｇ映像信号入力端子、３０Ｂ…Ｂ
映像信号入力端子、３１…垂直方向加算回路、３２…水
平方向加算回路、３３…ビット変換回路、３４Ｒ…Ｒ映
像出力端子、３４Ｇ…Ｇ映像出力端子、３４Ｂ…Ｂ映像
出力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…減
算回路、４０…荷重回路、４１…荷重回路、４２…補正
量制御部、４３…補正量出力部、４４…補正加算回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 1/40 Ｂ (56)参考文献 特開 平５−22588（ＪＰ，Ａ) 特開 平５−7294（ＪＰ，Ａ) 特開 平１−270456（ＪＰ，Ａ) 特開 平５−188878（ＪＰ，Ａ) ＡＣ型プラズマディスプレイパネルに よる多値動画像表示 北村清、杉町信 行、吉田良教（佐賀大理工) テレビジョン学会技術報告 Ｖｏｌ. 12 Ｎｏ．45 Ｐａｇｅ．23−28 1988 （ＲＥ’88−37，ＩＰＡ’88−45）（昭 和63年10月27日発表) (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 5/00 G09G 3/20 G09G 3/28 H04N 1/40 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 １フレームは、複数個のサブフィールド
で構成され、複数画面の輝度の組み合わせで階調の表示
を行い、それぞれのサブフィールドは、アドレス期間
と、サスティン期間とで構成されたアドレス・表示分離
型駆動法において、映像信号入力端子３０にｎビットで
量子化されて入力した原画素映像信号に、原画素より過
去に生じたＰＤＰにおける実際の発光誤差を誤差拡散し
て拡散出力信号を得、ｎビットより少ないｍビットに変
換した駆動信号で駆動するようにしたことを特徴とする
ＰＤＰ駆動方法。 - 【請求項２】 １フレームは、複数個のサブフィールド
で構成され、複数画面の輝度の組み合わせで階調の表示
を行い、それぞれのサブフィールドは、アドレス期間
と、サスティン期間とで構成されたアドレス・表示分離
型駆動法において、映像信号入力端子３０にｎビットで
量子化されて入力した原画素映像信号に、原画素より過
去に生じたその周辺画素の多値化誤差として、メモリ３
８に記憶された補正すべき輝度レベルと実測の発光輝度
レベルとの差として求められた誤差検出出力データに重
み付けしたデータを荷重して加えた誤差拡散法により入
力信号と発光輝度との濃淡誤差を最小にするようにした
ことを特徴とするＰＤＰ駆動方法。 - 【請求項３】 １フレームは、複数個のサブフィールド
で構成され、複数画面の輝度の組み合わせで階調の表示
を行い、それぞれのサブフィールドは、アドレス期間
と、サスティン期間とで構成されたアドレス・表示分離
型駆動法において、Ｒ、Ｇ、Ｂの各映像信号入力端子３
０Ｒ、３０Ｇ、３０Ｂにそれぞれｎビットで量子化され
て入力した各カラー信号に、原画素より過去に生じたＰ
ＤＰにおける実際の発光誤差を誤差拡散して拡散出力信
号を得、ｎビットより少ないｍビットに変換した駆動信
号で駆動するようにしたことを特徴とするＰＤＰ駆動方
法。 - 【請求項４】 １フレームは、複数個のサブフィールド
で構成され、複数画 面の輝度の組み合わせで階調の表示
を行い、それぞれのサブフィールドは、アドレス期間
と、サスティン期間とで構成されたアドレス・表示分離
型駆動法において、Ｒ、Ｇ、Ｂの各映像信号入力端子３
０Ｒ、３０Ｇ、３０Ｂにそれぞれｎビットで量子化され
て入力した各カラー信号に、原画素より過去に生じたそ
の周辺画素の多値化誤差として、メモリ３８に記憶され
た補正すべき輝度レベルと実測の発光輝度レベルとの差
として求められた誤差検出出力データに重み付けしたデ
ータを荷重して加えた誤差拡散法により入力信号と発光
輝度との濃淡誤差を最小にするようにしたことを特徴と
するＰＤＰ駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234227A JP3006363B2 (ja) | 1993-08-26 | 1993-08-26 | Ｐｄｐ駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234227A JP3006363B2 (ja) | 1993-08-26 | 1993-08-26 | Ｐｄｐ駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0764505A JPH0764505A (ja) | 1995-03-10 |
| JP3006363B2 true JP3006363B2 (ja) | 2000-02-07 |
Family
ID=16967693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234227A Expired - Fee Related JP3006363B2 (ja) | 1993-08-26 | 1993-08-26 | Ｐｄｐ駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006363B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3354741B2 (ja) * | 1995-04-17 | 2002-12-09 | 富士通株式会社 | 中間調表示方法及び中間調表示装置 |
| DE69638014D1 (de) * | 1995-07-21 | 2009-10-15 | Canon Kk | Grauskalasteuerschaltung mit Luminanzkompensation |
| DE69936368T2 (de) * | 1998-09-22 | 2007-10-31 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verbessertes Anzeigeverfahren für Bilder mit Graustufen |
| KR100517365B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
| KR100517366B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
| KR100517367B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
| US6965389B1 (en) | 1999-09-08 | 2005-11-15 | Victor Company Of Japan, Ltd. | Image displaying with multi-gradation processing |
| JP2001166737A (ja) * | 1999-12-10 | 2001-06-22 | Tdk Corp | カラー画像表示装置 |
| KR100491942B1 (ko) * | 2000-10-03 | 2005-05-30 | 세이코 엡슨 가부시키가이샤 | 화상 처리 방법 및 화상 처리 장치 |
| WO2004017287A2 (en) | 2002-08-19 | 2004-02-26 | Koninklijke Philips Electronics N.V. | Video circuit |
| JP4506092B2 (ja) * | 2003-03-27 | 2010-07-21 | セイコーエプソン株式会社 | 画像処理方法および画像処理装置ならびに表示デバイス |
| JP4572599B2 (ja) * | 2004-06-25 | 2010-11-04 | 日本ビクター株式会社 | 画像信号処理装置 |
-
1993
- 1993-08-26 JP JP5234227A patent/JP3006363B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＡＣ型プラズマディスプレイパネルによる多値動画像表示 北村清、杉町信行、吉田良教（佐賀大理工） |
| テレビジョン学会技術報告 Ｖｏｌ．１２ Ｎｏ．４５ Ｐａｇｅ．２３−２８ １９８８（ＲＥ’８８−３７，ＩＰＡ’８８−４５）（昭和６３年１０月２７日発表） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0764505A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499102B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
| JP4464633B2 (ja) | プラズマディスプレイパネル駆動装置およびその方法 | |
| EP1536400B1 (en) | Method for processing a gray level in a plasma display panel and apparatus using the same | |
| JP3006363B2 (ja) | Ｐｄｐ駆動方法 | |
| JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
| US7256794B2 (en) | Method and apparatus for processing video data of display device | |
| US7414598B2 (en) | Apparatus and method for driving plasma display panel | |
| JP4601371B2 (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
| US7385567B2 (en) | Apparatus and method for processing gray scale in display device | |
| US20020175922A1 (en) | Method and apparatus for eliminating flicker in plasma display panel | |
| JP3324313B2 (ja) | ディスプレイ駆動方法および装置 | |
| JP2817597B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP2970332B2 (ja) | Ｐｄｐ駆動回路 | |
| JP2982575B2 (ja) | Ｐｄｐ駆動回路 | |
| JP2970336B2 (ja) | Ｐｄｐ駆動回路 | |
| JP3508184B2 (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| JP3381339B2 (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| JPH07105363A (ja) | ディスプレイ装置の誤差拡散処理方法 | |
| JPH07121135A (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| WO2005057540A1 (en) | Method and apparatus of processing video data for plasma display panel | |
| JP3006360B2 (ja) | Ｐｄｐ駆動回路 | |
| KR20050030761A (ko) | 플라즈마 표시 패널의 역감마 보정 룩업 테이블 생성 방법 | |
| JPH07121134A (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| JPH07105364A (ja) | ディスプレイ装置の誤差拡散処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |