JP2970336B2

JP2970336B2 - Ｐｄｐ駆動回路

Info

Publication number: JP2970336B2
Application number: JP5234225A
Authority: JP
Inventors: 正道中島
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1993-08-26
Filing date: 1993-08-26
Publication date: 1999-11-02
Anticipated expiration: 2014-11-02
Also published as: JPH0764503A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、擬似紋様の発生を解消
し、輝度階調の変化が連続的に、しかも自然な状態で行
われるように処理をするための回路を具備したＰＤＰ駆
動回路に関するものである。

【０００２】

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。

【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図６に示され、
駆動シーケンスと駆動波形が図７（ａ）（ｂ）に示され
る。

【０００４】図６において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。

【０００５】図７（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図７（ｂ）のよう
に、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。

【０００６】

【発明が解決しようとする課題】以上のようなＡＣ駆動
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。
そのため、少ない階調で連続的に、かつ自然に濃淡が変
化する手法−擬似中間調表示−として、印刷、電子コピ
ーなどの分野では、白、黒の２階調で中間調を表わす研
究、開発が行われ、多くの方式が提案されている。しか
し、映像の分野では、この種の擬似中間調表示の決定的
方法がまだ存在しないのが現状である。

【０００７】そこで、本出願人は、図２に示すような誤
差拡散回路を提案した。これは、誤差検出回路３５で求
めた誤差出力を、ｈライン遅延回路３６とｄドット遅延
回路３７に加え、この再現誤差を、映像信号入力端子３
０に入力した原画素映像信号に組み入れるようにしたＰ
ＤＰ駆動回路において、前記誤差検出回路３５は、実測
線に基づいて補正された輝度レベルのデータを記憶する
メモリ３８と、この誤差検出回路３５に入力する拡散出
力信号とメモリ３８内の実測線に基づいて補正された輝
度レベルのデータとの差から誤差出力を得るための減算
回路３９と、この減算回路３９の出力に、ｈライン遅延
データとｄドット遅延データに重み付けする荷重回路４
０、４１とを具備してなるものである。

【０００８】以上のような構成における誤差拡散方式の
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。Ａ_ｉ，ｊ：現処理対象の入力画素値Ａ_{ｉ，ｊ−１}：１ライン前の入力画素値Ａ_{ｉ−１，ｊ}：１ドット前の入力画素値 δ_ｖ：１ライン前からの拡散出力画素の誤差荷重値 δ_ｈ：１ドット前からの拡散出力画素の誤差荷重値とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差がとられて誤差出力信号が得られる。この誤差出力信
号は、荷重回路４０と４１でそれぞれＫ_ｖ、Ｋ_ｈの重み
付けされた誤差荷重出力信号δ_ｖ、δ_ｈとなり、ｈライ
ン遅延回路３６とｄドット遅延回路３７に入力し、垂直
方向加算回路３１と水平方向加算回路３２で原画素Ａ
_ｉ，ｊに組み入れられ、Ｃ_ｉ，ｊ＝Ａ_ｉ，ｊ＋δ_ｖ＋δ
_ｈとなる。なお、Ｃ_ｉ，ｊ：現処理対象の拡散出力画
素値 δ_ｖ＝Ｋ_ｖ×｛ｆ（Ｃ_{ｉ，ｊ−１}）−Ｂ_ｒ｝ δ_ｈ＝Ｋ_ｈ×｛ｆ（Ｃ_{ｉ−１，ｊ}）−Ｂ_ｒ｝ｆ（Ｃ_ｉ，ｊ）：Ｃ_ｉ，ｊに対する補正輝度Ｂ_ｒ：発光輝度レベルである。このようにして、原映像入力信号に誤差を組み入れて拡
散させ、かつ、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られる。

【０００９】以上のような擬似中間調表示によって得ら
れた画像は、略自然な変化であって概ね好ましい結果が
得られているが、擬似中間調表示は規則的なパターンが
繰返し発生し、擬似紋様を作ってしまうという若干の問
題がある。このときの作用を、補正輝度線が直線の場合
について、図４及び図５により説明する。映像出力端子
３４から出力したｍビット（ｍ≦ｎ−１）の駆動信号が
ＰＤＰ１０へ供給され、ＰＤＰ１０の駆動信号に対する
発光輝度レベルを実測して実際の発光輝度データを測定
する。この発光輝度レベルをその最大値で正規化したも
のが図５に示す階段状の実測線であったものとする。な
お、この例では、映像入力信号がｎ＝８ビットであるも
のを、駆動信号を上位４桁のｍ＝４ビットに落した例を
示している。一般に、映像入力信号がｎ桁であるもの
を、駆動信号として上位ｍ桁（ｍ≦ｎ−１）に落した場
合、下位ｎ−ｍ桁分が誤差となるが、ＰＤＰ１０の実際
の発光輝度データの誤差に対し、ビット変換回路３３に
よる誤差は十分に小さく、無視できる範囲のものであ
る。前記実測線に基づいて、ｙ＝ａｘ＋ｂで表わされる
補正輝度線を求める。この補正輝度線は、図５の場合、
ｙ＝ｘという理想線からややずれているので、補正をす
ることが必要となる。これを補正した輝度線は、図４に
示され、拡散出力信号レベルに対し｛（補正輝度線勾配
ａ−１）−補正輝度線接片ｂ｝の補正を施したものであ
る。この図４のように、補正輝度線をｙ＝ｘとなるよう
に補正したときは、その補正された階段状のデータがメ
モリ３８に記憶される。この図４において、ａ：映像入力画素値（一定値の場合）ｂ：入力ａに対する擬似中間調レベルｅ_１、ｅ_２、ｅ_３：誤差出力ｄ_１、ｄ_２、ｄ_３：誤差荷重出力とし、また、図示のように、発光輝度レベルＢ_ｒを黒、
黒、黒、Ｂ_ｒ＋１を白、白、白とすると、（１）ｂ−Ｂ_ｒ＝ｅ_１、ｅ_１×Ｋ_ｈ＝ｄ_１、ａ＋ｄ_１＝
ｅ_２であるから、ａ＋ｄ_１＝黒となる。（２）ａ＋ｄ_２＝ｅ_３であるから、ａ＋ｄ_２＝白とな
る。（３）ｄ_３＝０であるから、ａ＋ｄ_３＝ａとなり、黒で
ある。（４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。
以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。

【００１０】本発明は、出力対象画素に、その周辺画素
の多値化誤差を荷重して加え、入力信号と発光輝度との
濃淡誤差を最小にするとともに、簡単な回路構成で擬似
中間調表示によって得られた画像に発生した擬似紋様を
解消することを目的とするものである。

【００１１】

【課題を解決するための手段】本発明は、誤差検出回路
３５で求めた誤差出力を、ｈライン遅延回路３６とｄド
ット遅延回路３７に加え、この再現誤差を、映像信号入
力端子３０に入力した原画素映像信号に組み入れるよう
にしたＰＤＰ駆動回路において、前記誤差検出回路３５
は、ＰＤＰ駆動信号に対するＰＤＰ１０の実際の発光輝
度データを実測し、この実測線に基づいて補正輝度線を
求め、この補正輝度線が理想線からずれているとき、こ
の補正輝度線となるように補正された輝度レベルのデー
タを記憶するメモリ３８と、前記映像信号入力または再
現誤差値に、原画質を劣化させない程度のランダムな補
正値を加算および／または減算する手段とを具備してな
ることを特徴とするＰＤＰ駆動回路である。

【００１２】

【作用】ランダムな補正値を加算および／または減算す
る手段を、垂直方向加算回路３１と水平方向加算回路３
２の間、映像入力端子３０と垂直方向加算回路３１の
間、水平方向加算回路３２の出力側、減算回路３９と荷
重回路４０、４１の間のいずれかに挿入したので、擬似
中間調表示は規則的なパターンが発生しなくなり、擬似
紋様を解消することができる。

【００１３】

【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は、図２に示した誤差拡散回路において、原
画質を劣化させない程度のランダムな補正値を加算およ
び／または減算する手段として、補正量制御部４２、補
正量出力部４３、補正加算回路４４を付加したものであ
る。すなわち、補正加算回路４４を回路中の適宜な位置
に挿入し、この補正加算回路４４には、原画質を劣化さ
せない、誤差荷重出力値以下の補正値を出力する補正量
出力部４３を接続する。この補正量出力部４３は、一定
の補正値であれば、再び規則的パターンが繰返し発生し
て擬似紋様となるので、補正量制御部４２によって、補
正量出力部４３の補正値が、大、小、正、負、正負混合
などランダムな値になるように制御する。

【００１４】補正加算回路４４の挿入位置は、つぎのい
ずれであってもよい。（１）図１のように、垂直方向加算回路３１と水平方向
加算回路３２の間に挿入する場合（２）映像入力端子３０と垂直方向加算回路３１の間に
挿入する場合（３）水平方向加算回路３２の出力側に挿入する場合（４）減算回路３９と荷重回路４０、荷重回路４１の間
に挿入する場合以上のように補正加算回路４４を挿入す
ることによって、擬似中間調表示は規則的なパターンが
発生しなくなり、擬似紋様を解消する。

【００１５】

【発明の効果】（１）誤差検出回路３５は、ＰＤＰ駆動
信号に対するＰＤＰ１０の実際の発光輝度データを実測
し、この実測線に基づいて補正輝度線を求め、この補正
輝度線が理想線からずれているとき、この補正輝度線と
なるように補正された輝度レベルのデータを記憶するメ
モリ３８を具備したので、実際に測定したデータに基づ
くメモリ３８内のデータと、誤差検出回路３５に入力し
た拡散出力信号との差から誤差出力を得ることができ、
とかく大きな誤差となるＰＤＰの出力側の誤差を拡散し
て、大幅な画質の向上を図ることができ、特に、本発明
は、映像信号入力または再現誤差値に、原画質を劣化さ
せない程度のランダムな補正値を加算および／または減
算する手段とを具備したので、擬似中間調表示は、規則
的なパターンが発生しなくなり、擬似紋様を解消するこ
とができる。したがって、濃淡誤差をより緻密に、かつ
自然な状態で変化させることができる。しかも、簡単な
回路構成で達成することができる。

【００１６】（２）誤差検出回路３５は、この誤差検出
回路３５に入力する拡散出力信号と、メモリ３８内の実
測線に基づいて補正された輝度レベルのデータとの差か
ら誤差出力を得るための減算回路３９を具備したので、
演算結果を記憶する必要がなく、メモリ３８の記憶容量
を最小限に設定できる。

【００１７】（３）誤差検出回路３５は、この誤差検出
回路３５に入力する拡散出力信号と、メモリ３８内の実
測線に基づいて補正された輝度レベルのデータとの差か
ら誤差出力を得るための減算回路３９と、この減算回路
３９の出力に、ｈライン遅延データとｄドット遅延デー
タに重み付けする荷重回路４０と荷重回路４１とを具備
したので、濃淡誤差をより緻密に、かつ自然な状態で変
化させることができる。

【図面の簡単な説明】

【図１】本発明によるＰＤＰ駆動回路の一実施例を示す
ブロック図である。

【図２】本出願人により先に提案されたＰＤＰ駆動回路
を示すブロック図である。

【図３】画素の座標位置の説明図である。

【図４】図５に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。

【図５】駆動信号対発光輝度レベルの実測線図である。

【図６】２５６階調の手法に使用されるＰＤＰの斜視図
である。

【図７】２５６階調の手法における駆動シーケンスと駆
動波形図である。

【符号の説明】

１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、３０…映像信号入力端子、３１…垂直方向
加算回路、３２…水平方向加算回路、３３…ビット変換
回路、３４…映像出力端子、３５…誤差検出回路、３６
…ｈライン遅延回路、３７…ｄドット遅延回路、３８…
メモリ、３９…減算回路、４０…荷重回路、４１…荷重
回路、４２…補正量制御部、４３…補正量出力部、４４
…補正加算回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０６Ｆ 15/68 ３２０Ａ

Claims

(57)【特許請求の範囲】

【請求項１】誤差検出回路３５で求めた誤差出力を、
ｈライン遅延回路３６とｄドット遅延回路３７に加え、
この再現誤差を、映像信号入力端子３０に入力した原画
素映像信号に組み入れるようにしたＰＤＰ駆動回路にお
いて、前記誤差検出回路３５は、ＰＤＰ駆動信号に対す
るＰＤＰ１０の実際の発光輝度データを実測し、この実
測線に基づいて補正輝度線を求め、この補正輝度線が理
想線からずれているとき、この補正輝度線となるように
補正された輝度レベルのデータを記憶するメモリ３８
と、前記映像信号入力または再現誤差値に、原画質を劣
化させない程度のランダムな補正値を加算および／また
は減算する手段とを具備してなることを特徴とするＰＤ
Ｐ駆動回路。
【請求項２】誤差検出回路３５は、この誤差検出回路
３５に入力する拡散出力信号と、メモリ３８内の実測線
に基づいて補正された輝度レベルのデータとの差から誤
差出力を得るための減算回路３９を具備し、この減算回
路３９の後段にランダムな補正値を加算および／または
減算する手段を挿入してなる請求項１記載のＰＤＰ駆動
回路。
【請求項３】ランダムな補正値を加算および／または
減算する手段は、補正量出力部４３と、この補正量出力
部４３の補正値を制御する補正量制御部４２と、補正量
出力部４３の補正値を誤差検出回路３５中に加算する補
正加算回路４４とからなる請求項１または２記載のＰＤ
Ｐ駆動回路。