JPH07105364A - ディスプレイ装置の誤差拡散処理回路 - Google Patents
ディスプレイ装置の誤差拡散処理回路Info
- Publication number
- JPH07105364A JPH07105364A JP5265584A JP26558493A JPH07105364A JP H07105364 A JPH07105364 A JP H07105364A JP 5265584 A JP5265584 A JP 5265584A JP 26558493 A JP26558493 A JP 26558493A JP H07105364 A JPH07105364 A JP H07105364A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- error
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】 入力レベルが０かそれに近い場合には、誤差
検出量を強制的に０にして誤差拡散処理に伴う問題点を
解決することを目的とする。 【構成】 量子化されて入力した原画素映像信号に、原
画素より過去に生じた再現誤差を加算して拡散出力信号
を得て原画素映像入力信号より少ないビットで出力する
ようにした擬似中間調表示を行なう装置において、拡散
レベル検出回路４４と、誤差拡散出力を禁止する禁止回
路４５とを具備してなるものである。入力した映像信号
が例えば１６ドットすべてが０かまたは１から５ドット
が出力レベル１のときには、拡散レベル検出回路４４か
ら禁止回路４５に閉信号を送って、誤差検出回路３５か
らの出力を禁止する。そのため、出力禁止期間は誤差検
出出力が０であり、補正輝度線も０となる。拡散レベル
検出回路４４に入力した拡散出力信号レベルが、６ドッ
ト以上が出力１である場合、禁止回路４５には開信号が
送られて補正輝度線が急激に立ち上がる。
検出量を強制的に０にして誤差拡散処理に伴う問題点を
解決することを目的とする。 【構成】 量子化されて入力した原画素映像信号に、原
画素より過去に生じた再現誤差を加算して拡散出力信号
を得て原画素映像入力信号より少ないビットで出力する
ようにした擬似中間調表示を行なう装置において、拡散
レベル検出回路４４と、誤差拡散出力を禁止する禁止回
路４５とを具備してなるものである。入力した映像信号
が例えば１６ドットすべてが０かまたは１から５ドット
が出力レベル１のときには、拡散レベル検出回路４４か
ら禁止回路４５に閉信号を送って、誤差検出回路３５か
らの出力を禁止する。そのため、出力禁止期間は誤差検
出出力が０であり、補正輝度線も０となる。拡散レベル
検出回路４４に入力した拡散出力信号レベルが、６ドッ
ト以上が出力１である場合、禁止回路４５には開信号が
送られて補正輝度線が急激に立ち上がる。
Description
【０００１】
【産業上の利用分野】本発明は、誤差拡散などの擬似中
間調表示を行うディスプレイ装置の誤差拡散処理回路に
関するものである。
間調表示を行うディスプレイ装置の誤差拡散処理回路に
関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図８に示され、
駆動シーケンスと駆動波形が図９（ａ）（ｂ）に示され
る。
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図８に示され、
駆動シーケンスと駆動波形が図９（ａ）（ｂ）に示され
る。
【０００４】図８において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
【０００５】図９（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図９（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図９（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
【０００６】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。
【０００７】入力信号のビット数よりも出力駆動信号の
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散処理回路が図５に
示される。この回路において、映像信号入力端子３０
に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊの映像信
号が入力し、垂直方向加算回路３１、水平方向加算回路
３２を経て、さらにビット変換回路３３でビット数をｍ
（たとえば４）ビットに減らす処理をしてＰＤＰ駆動回
路を経てＰＤＰ１０を発光する。
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散処理回路が図５に
示される。この回路において、映像信号入力端子３０
に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊの映像信
号が入力し、垂直方向加算回路３１、水平方向加算回路
３２を経て、さらにビット変換回路３３でビット数をｍ
（たとえば４）ビットに減らす処理をしてＰＤＰ駆動回
路を経てＰＤＰ１０を発光する。
【０００８】また、前記水平方向加算回路３２からの誤
差拡散信号が、予め記憶されたデータと誤差検出回路３
５にて比較されてその差をとって誤差荷重回路４０、４
１にて所定の係数を掛けて重み付けをし、図７に示すよ
うな誤差検出出力を、原画素Ａｉ，ｊよりｈライン前の
画素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−
１を出力するｈライン遅延回路３６を介して前記垂直方
向加算回路３１に加算されるとともに、原画素Ａｉ，ｊ
よりｄドット前の画素、例えば１ドットだけ過去に生じ
た再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を
介して前記水平方向加算回路３２に加算される。なお、
前記誤差荷重回路４０、４１での係数は一般的に全ての
和が１になるように設定する。
差拡散信号が、予め記憶されたデータと誤差検出回路３
５にて比較されてその差をとって誤差荷重回路４０、４
１にて所定の係数を掛けて重み付けをし、図７に示すよ
うな誤差検出出力を、原画素Ａｉ，ｊよりｈライン前の
画素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−
１を出力するｈライン遅延回路３６を介して前記垂直方
向加算回路３１に加算されるとともに、原画素Ａｉ，ｊ
よりｄドット前の画素、例えば１ドットだけ過去に生じ
た再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を
介して前記水平方向加算回路３２に加算される。なお、
前記誤差荷重回路４０、４１での係数は一般的に全ての
和が１になるように設定する。
【０００９】この結果、出力端子３４には、図６に示す
ように、瞬間的には実線の階段状のような４ビットで表
わされる発光輝度レベルが出力されるにも拘らず、実際
は、実線の階段状のような４ビットで表わされる上下の
発光輝度レベルが出力されるので、平均化された状態で
認識され、点線のようなｙ＝ｘの補正輝度線となる。
ように、瞬間的には実線の階段状のような４ビットで表
わされる発光輝度レベルが出力されるにも拘らず、実際
は、実線の階段状のような４ビットで表わされる上下の
発光輝度レベルが出力されるので、平均化された状態で
認識され、点線のようなｙ＝ｘの補正輝度線となる。
【００１０】
【発明が解決しようとする課題】ところが、映像の暗
部、例えば図６の○印で囲まれた範囲のように、ほとん
ど黒であるが、数％の発光を伴うような場合には、誤差
拡散後のデータは、ノイズが乗ったように見え、極めて
目障りな状態となる。例えば、入力ｎ＝８ビット、出力
ｍ＝４ビットであれば、入力レベル１とは、１６ドット
中１ドットが出力レベル１で、残り１５ドットが出力レ
ベル０ということである。動画を処理している場合、全
く同じレベルが長時間または広い範囲で連続することは
なく、出力１の点は絶えず動いており、これがノイズと
して認識されることとなる。そのため画質を損なうとい
う問題があった。
部、例えば図６の○印で囲まれた範囲のように、ほとん
ど黒であるが、数％の発光を伴うような場合には、誤差
拡散後のデータは、ノイズが乗ったように見え、極めて
目障りな状態となる。例えば、入力ｎ＝８ビット、出力
ｍ＝４ビットであれば、入力レベル１とは、１６ドット
中１ドットが出力レベル１で、残り１５ドットが出力レ
ベル０ということである。動画を処理している場合、全
く同じレベルが長時間または広い範囲で連続することは
なく、出力１の点は絶えず動いており、これがノイズと
して認識されることとなる。そのため画質を損なうとい
う問題があった。
【００１１】本発明は、このようなノイズは、全ドット
中、微少ドットが出力レベル１のときに認識され易く、
全ドットすべてが０のときまたは所定数以上が出力レベ
ル１のときには認識されにくいということに鑑み、入力
レベルが０かそれに近い場合には、誤差検出量を強制的
に０にして誤差拡散処理に伴う問題点を解決することを
目的とする。
中、微少ドットが出力レベル１のときに認識され易く、
全ドットすべてが０のときまたは所定数以上が出力レベ
ル１のときには認識されにくいということに鑑み、入力
レベルが０かそれに近い場合には、誤差検出量を強制的
に０にして誤差拡散処理に伴う問題点を解決することを
目的とする。
【００１２】
【課題を解決するための手段】本発明は、量子化されて
入力した原画素映像信号に、原画素より過去に生じた再
現誤差を加算して拡散出力信号を得て前記原画素映像入
力信号より少ないビットで出力するようにした擬似中間
調表示を行なう装置において、拡散レベル検出回路４４
と、この拡散レベル検出回路４４への入力レベルが０か
それに近いときの拡散検出信号レベル検出信号により誤
差拡散出力を禁止する禁止回路４５とを具備してなるこ
とを特徴とするディスプレイ装置の誤差拡散処理回路で
ある。
入力した原画素映像信号に、原画素より過去に生じた再
現誤差を加算して拡散出力信号を得て前記原画素映像入
力信号より少ないビットで出力するようにした擬似中間
調表示を行なう装置において、拡散レベル検出回路４４
と、この拡散レベル検出回路４４への入力レベルが０か
それに近いときの拡散検出信号レベル検出信号により誤
差拡散出力を禁止する禁止回路４５とを具備してなるこ
とを特徴とするディスプレイ装置の誤差拡散処理回路で
ある。
【００１３】
【作用】映像信号入力端子３０に入力した映像信号が例
えば１６ドットすべてが０かまたは１から５ドットが出
力レベル１のときには、拡散レベル検出回路４４がそれ
を検出して禁止回路４５に閉信号を送って、誤差検出回
路３５からの出力を禁止する。そのため、出力禁止期間
は誤差検出出力が０であり、補正輝度線も０となる。拡
散レベル検出回路４４に入力した拡散出力信号レベル
が、例えば１６ドット中６ドット以上が出力１である場
合、禁止回路４５には開信号が送られて補正輝度線が急
激に立ち上がる。
えば１６ドットすべてが０かまたは１から５ドットが出
力レベル１のときには、拡散レベル検出回路４４がそれ
を検出して禁止回路４５に閉信号を送って、誤差検出回
路３５からの出力を禁止する。そのため、出力禁止期間
は誤差検出出力が０であり、補正輝度線も０となる。拡
散レベル検出回路４４に入力した拡散出力信号レベル
が、例えば１６ドット中６ドット以上が出力１である場
合、禁止回路４５には開信号が送られて補正輝度線が急
激に立ち上がる。
【００１４】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１は、第１実施例の誤差拡散回路で、この回路に
おいて、３０は、ｎビットの原画素Ａｉ，ｊの映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、水平方向加算回路３２を経て、さらにビッ
ト変換回路３３でビット数を減らす処理をして映像出力
端子３４に接続される。また、前記水平方向加算回路３
２の出力側には、入力レベルが０かそれに近い場合に出
力する拡散レベル検出回路４４を介して誤差検出回路３
５が接続されている。この誤差検出回路３５は、予め設
定された補正誤差レベルのデータを記憶するメモリ３
８、このメモリ３８の出力と水平方向加算回路３２から
の拡散出力信号との差をとって誤差信号を出力する減算
回路３９を具備し、この減算回路３９の出力側に禁止回
路４５を介して誤差信号に所定の重み付けをするための
誤差荷重を出力する荷重回路４０、４１に接続されてい
る。
る。図１は、第１実施例の誤差拡散回路で、この回路に
おいて、３０は、ｎビットの原画素Ａｉ，ｊの映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、水平方向加算回路３２を経て、さらにビッ
ト変換回路３３でビット数を減らす処理をして映像出力
端子３４に接続される。また、前記水平方向加算回路３
２の出力側には、入力レベルが０かそれに近い場合に出
力する拡散レベル検出回路４４を介して誤差検出回路３
５が接続されている。この誤差検出回路３５は、予め設
定された補正誤差レベルのデータを記憶するメモリ３
８、このメモリ３８の出力と水平方向加算回路３２から
の拡散出力信号との差をとって誤差信号を出力する減算
回路３９を具備し、この減算回路３９の出力側に禁止回
路４５を介して誤差信号に所定の重み付けをするための
誤差荷重を出力する荷重回路４０、４１に接続されてい
る。
【００１５】この誤差検出回路３５の荷重回路４０、４
１の出力側には、原画素Ａｉ，ｊよりｈライン前の画
素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−１
を出力するｈライン遅延回路３６を介して前記垂直方向
加算回路３１に接続されるとともに、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を介
して前記水平方向加算回路３２に接続されている。
１の出力側には、原画素Ａｉ，ｊよりｈライン前の画
素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−１
を出力するｈライン遅延回路３６を介して前記垂直方向
加算回路３１に接続されるとともに、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を介
して前記水平方向加算回路３２に接続されている。
【００１６】以上のような構成において、映像信号入力
端子３０に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊ
の映像信号が入力し、垂直方向加算回路３１、水平方向
加算回路３２で拡散処理をして、さらにビット変換回路
３３でｍ（例えば４）ビットにビット数を減らす処理を
し、出力端子３４に出力する。同時に水平方向加算回路
３２からの出力が拡散レベル検出回路４４に送られる。
この拡散レベル検出回路４４に入力した拡散出力信号レ
ベルが、例えば１６ドット中６ドット以上が出力１であ
る場合、禁止回路４５には開信号が送られる。そのた
め、拡散レベル検出回路４４からの信号とメモリ３８に
予め記憶されたデータとが減算回路３９で比較されてそ
の差をとって禁止回路４５を通り、誤差荷重回路４０、
４１にて所定の係数を掛けて重み付けをし、図３に示す
ような誤差検出出力を、原画素Ａｉ，ｊよりｈライン前
の画素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ
−１を出力するｈライン遅延回路３６を介して前記垂直
方向加算回路３１に加算されるとともに、原画素Ａｉ，
ｊよりｄドット前の画素、例えば１ドットだけ過去に生
じた再現誤差Ｅｉ−１を出力するｄドット遅延回路３７
を介して前記水平方向加算回路３２に加算される。この
結果、出力端子３４には、図２に示すように、瞬間的に
は実線の階段状のような４ビットで表わされる発光輝度
レベルが出力されるにも拘らず、実際は、実線の階段状
のような４ビットで表わされる上下の発光輝度レベルが
出力されるので、平均化された状態で認識され、点線の
ようなｙ＝ｘの補正輝度線となる。
端子３０に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊ
の映像信号が入力し、垂直方向加算回路３１、水平方向
加算回路３２で拡散処理をして、さらにビット変換回路
３３でｍ（例えば４）ビットにビット数を減らす処理を
し、出力端子３４に出力する。同時に水平方向加算回路
３２からの出力が拡散レベル検出回路４４に送られる。
この拡散レベル検出回路４４に入力した拡散出力信号レ
ベルが、例えば１６ドット中６ドット以上が出力１であ
る場合、禁止回路４５には開信号が送られる。そのた
め、拡散レベル検出回路４４からの信号とメモリ３８に
予め記憶されたデータとが減算回路３９で比較されてそ
の差をとって禁止回路４５を通り、誤差荷重回路４０、
４１にて所定の係数を掛けて重み付けをし、図３に示す
ような誤差検出出力を、原画素Ａｉ，ｊよりｈライン前
の画素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ
−１を出力するｈライン遅延回路３６を介して前記垂直
方向加算回路３１に加算されるとともに、原画素Ａｉ，
ｊよりｄドット前の画素、例えば１ドットだけ過去に生
じた再現誤差Ｅｉ−１を出力するｄドット遅延回路３７
を介して前記水平方向加算回路３２に加算される。この
結果、出力端子３４には、図２に示すように、瞬間的に
は実線の階段状のような４ビットで表わされる発光輝度
レベルが出力されるにも拘らず、実際は、実線の階段状
のような４ビットで表わされる上下の発光輝度レベルが
出力されるので、平均化された状態で認識され、点線の
ようなｙ＝ｘの補正輝度線となる。
【００１７】ここで、映像信号入力端子３０に入力した
映像信号が１６ドットすべてが０かまたは１から５ドッ
トが出力レベル１のときには、拡散レベル検出回路４４
がそれを検出して禁止回路４５に閉信号を送って、誤差
検出回路３５からの出力を禁止する。そのため、出力禁
止期間は図３の○印のように誤差検出出力が０であり、
補正輝度線も０となる。そして、前述のように、拡散レ
ベル検出回路４４に入力した拡散出力信号レベルが、例
えば１６ドット中６ドット以上が出力１である場合、禁
止回路４５には開信号が送られて補正輝度線が急激に立
ち上がる。なお、この立上りを決定するドット数は、前
記のように１６ドット中６ドット以上が出力１である場
合に限られない。
映像信号が１６ドットすべてが０かまたは１から５ドッ
トが出力レベル１のときには、拡散レベル検出回路４４
がそれを検出して禁止回路４５に閉信号を送って、誤差
検出回路３５からの出力を禁止する。そのため、出力禁
止期間は図３の○印のように誤差検出出力が０であり、
補正輝度線も０となる。そして、前述のように、拡散レ
ベル検出回路４４に入力した拡散出力信号レベルが、例
えば１６ドット中６ドット以上が出力１である場合、禁
止回路４５には開信号が送られて補正輝度線が急激に立
ち上がる。なお、この立上りを決定するドット数は、前
記のように１６ドット中６ドット以上が出力１である場
合に限られない。
【００１８】図４は本発明の第２実施例を示すもので、
ビット変換回路３３と出力端子３４との間にも禁止回路
４６を挿入し、映像信号入力端子３０に入力した映像信
号が１６ドットすべてが０かまたは１から５ドットが出
力レベル１のときには、拡散レベル検出回路４４がそれ
を検出して禁止回路４５に閉信号を送って、誤差検出回
路３５からの誤差検出出力を禁止するのみならず、ビッ
ト変換回路３３からのＰＤＰ駆動信号を全体的に禁止す
るようにしたものである。
ビット変換回路３３と出力端子３４との間にも禁止回路
４６を挿入し、映像信号入力端子３０に入力した映像信
号が１６ドットすべてが０かまたは１から５ドットが出
力レベル１のときには、拡散レベル検出回路４４がそれ
を検出して禁止回路４５に閉信号を送って、誤差検出回
路３５からの誤差検出出力を禁止するのみならず、ビッ
ト変換回路３３からのＰＤＰ駆動信号を全体的に禁止す
るようにしたものである。
【００１９】
（１）本発明は、映像信号入力端子３０に入力した映像
信号がたとえば１６ドットすべてが０かまたは１から５
ドットが出力レベル１のときには、拡散レベル検出回路
４４がそれを検出して禁止回路４５に閉信号を送って、
誤差検出回路３５からの出力を禁止するようにしたの
で、ほとんど黒であるが、数％の発光を伴うような場合
にノイズとして認識されず、画質を損なうことがない。
信号がたとえば１６ドットすべてが０かまたは１から５
ドットが出力レベル１のときには、拡散レベル検出回路
４４がそれを検出して禁止回路４５に閉信号を送って、
誤差検出回路３５からの出力を禁止するようにしたの
で、ほとんど黒であるが、数％の発光を伴うような場合
にノイズとして認識されず、画質を損なうことがない。
【００２０】（２）また、拡散レベル検出回路４４と、
誤差拡散出力を禁止する禁止回路４５とを具備するだけ
であるから、誤差拡散処理回路も簡単に構成できるもの
である。
誤差拡散出力を禁止する禁止回路４５とを具備するだけ
であるから、誤差拡散処理回路も簡単に構成できるもの
である。
【図１】本発明によるディスプレイ装置の誤差拡散処理
回路の第１実施例を示すブロック図である。
回路の第１実施例を示すブロック図である。
【図２】図１の回路による駆動信号対発光輝度レベルの
特性線図である。
特性線図である。
【図３】図１の回路による誤差出力の特性線図である。
【図４】本発明によるディスプレイ装置の誤差拡散処理
回路の第２実施例を示すブロック図である。
回路の第２実施例を示すブロック図である。
【図５】従来のディスプレイ装置の誤差拡散処理回路を
示すブロック図である。
示すブロック図である。
【図６】図５の場合による駆動信号対発光輝度レベルの
特性線図である。
特性線図である。
【図７】図５の場合による誤差出力の特性線図である。
【図８】２５６階調の手法に使用されるＰＤＰの斜視図
である。
である。
【図９】２５６階調の手法における駆動シーケンスと駆
動波形図である。
動波形図である。
１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、３０…映像信号入力端子、３１…垂直方向
加算回路、３２…水平方向加算回路、３３…ビット変換
回路、３５…誤差検出回路、３６…ｈライン遅延回路、
３７…ｄドット遅延回路、３９…減算回路、４０…誤差
荷重回路、４１…誤差荷重回路、４２…ＰＤＰ駆動回
路、４３…輝度検出回路、４４…拡散レベル検出回路、
４５…禁止回路、４６…禁止回路。
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、３０…映像信号入力端子、３１…垂直方向
加算回路、３２…水平方向加算回路、３３…ビット変換
回路、３５…誤差検出回路、３６…ｈライン遅延回路、
３７…ｄドット遅延回路、３９…減算回路、４０…誤差
荷重回路、４１…誤差荷重回路、４２…ＰＤＰ駆動回
路、４３…輝度検出回路、４４…拡散レベル検出回路、
４５…禁止回路、４６…禁止回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内
Claims (3)
- 【請求項１】 量子化されて入力した原画素映像信号
に、原画素より過去に生じた再現誤差を加算して拡散出
力信号を得て前記原画素映像入力信号より少ないビット
で出力するようにした擬似中間調表示を行なう装置にお
いて、拡散レベル検出回路４４と、この拡散レベル検出
回路４４への入力レベルが０かそれに近いときの拡散検
出信号レベル検出信号により誤差拡散出力を禁止する禁
止回路４５とを具備してなることを特徴とするディスプ
レイ装置の誤差拡散処理回路。 - 【請求項２】 入力ｎ＝８ビット、出力ｍ＝４ビットで
あって、１６ドット中０〜５ドットが出力レベル１であ
るときに拡散レベル検出回路４４の出力で禁止回路４５
を閉じて誤差拡散出力を禁止するようにした請求項１記
載のするディスプレイ装置の誤差拡散処理回路。 - 【請求項３】 量子化されて入力した原画素映像信号
に、原画素より過去に生じた再現誤差を加算して拡散出
力信号を得て前記原画素映像入力信号より少ないビット
で出力するようにした擬似中間調表示を行なう装置にお
いて、拡散レベル検出回路４４と、この拡散レベル検出
回路４４の入力レベルが０かそれに近いときの拡散検出
信号レベル検出信号により誤差拡散出力を禁止する禁止
回路４５と、前記拡散レベル検出回路４４の入力レベル
が０かそれに近いときの拡散検出信号レベル検出信号に
よりＰＤＰ駆動信号の出力を禁止する禁止回路４６とを
具備してなることを特徴とするディスプレイ装置の誤差
拡散処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265584A JPH07105364A (ja) | 1993-09-29 | 1993-09-29 | ディスプレイ装置の誤差拡散処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265584A JPH07105364A (ja) | 1993-09-29 | 1993-09-29 | ディスプレイ装置の誤差拡散処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105364A true JPH07105364A (ja) | 1995-04-21 |
Family
ID=17419155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5265584A Pending JPH07105364A (ja) | 1993-09-29 | 1993-09-29 | ディスプレイ装置の誤差拡散処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105364A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612515B1 (ko) * | 2005-03-14 | 2006-08-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법 |
-
1993
- 1993-09-29 JP JP5265584A patent/JPH07105364A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612515B1 (ko) * | 2005-03-14 | 2006-08-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023406B1 (en) | Method and apparatus for enhancing peak luminance on plasma display panel | |
| US20080012883A1 (en) | Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour | |
| JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
| US7256794B2 (en) | Method and apparatus for processing video data of display device | |
| JP3006363B2 (ja) | Ｐｄｐ駆動方法 | |
| US7414598B2 (en) | Apparatus and method for driving plasma display panel | |
| JP2004126591A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| KR100400375B1 (ko) | 스킨 컬러 필터를 이용한 가상-윤곽 잡음 검출기를 가지는표시장치와 그의 화상처리방법 | |
| US7453422B2 (en) | Plasma display panel having an apparatus and method for displaying pictures | |
| US7609283B2 (en) | Plasma display apparatus and image processing method thereof | |
| US20050232508A1 (en) | Plasma display apparatus and image processing method thereof | |
| JPH07105363A (ja) | ディスプレイ装置の誤差拡散処理方法 | |
| JP3508184B2 (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| JPH07105364A (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| JP2817597B2 (ja) | ディスプレイ装置の駆動回路 | |
| KR20020090587A (ko) | 플라즈마 디스플레이 패널의 데이터 처리장치 및 방법 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP2970336B2 (ja) | Ｐｄｐ駆動回路 | |
| JP3381339B2 (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| JP2970332B2 (ja) | Ｐｄｐ駆動回路 | |
| JPH07129115A (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| KR100487807B1 (ko) | 플라즈마 디스플레이 패널의 의사윤곽 감소장치 및 방법 | |
| JPH08146908A (ja) | ディスプレイ駆動方法および装置 | |
| JP2982575B2 (ja) | Ｐｄｐ駆動回路 | |
| JPH07121135A (ja) | 擬似中間調表示装置の誤差拡散回路 |