JPH0815151B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0815151B2 JPH0815151B2 JP61310596A JP31059686A JPH0815151B2 JP H0815151 B2 JPH0815151 B2 JP H0815151B2 JP 61310596 A JP61310596 A JP 61310596A JP 31059686 A JP31059686 A JP 31059686A JP H0815151 B2 JPH0815151 B2 JP H0815151B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- wiring
- semiconductor device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置、特に配線部を多層にしたカスタ
ムまたはセミカスタムのIC製品の全般に使用して最適な
半導体装置に関する。
ムまたはセミカスタムのIC製品の全般に使用して最適な
半導体装置に関する。
（従来の技術） 従来、上記配線部を多層にした半導体装置、例えば２
層の半導体装置は、第３図乃至第５図に示すように、シ
リコン基板１の上面に第一絶縁層２を堆積させ、この上
面に第一配線層３を形成し、この第一配線層３の上面を
第二絶縁層４で被覆し、この上面に第二配線層５を形成
したものであり、この第一及び第二配線層3,5は一般に
厚さが均一な平板状のもので構成されていた。
層の半導体装置は、第３図乃至第５図に示すように、シ
リコン基板１の上面に第一絶縁層２を堆積させ、この上
面に第一配線層３を形成し、この第一配線層３の上面を
第二絶縁層４で被覆し、この上面に第二配線層５を形成
したものであり、この第一及び第二配線層3,5は一般に
厚さが均一な平板状のもので構成されていた。
（発明が解決しようとする問題点） しかしながら、第４図に示すように、下地形状の段差
が険しい場合には、第二絶縁層４の形成が不完全になっ
てこれが存在しない部分が生じ、第一配線層３と第二配
線層５とがショートしてしまうことがあるばかりでな
く、第５図に示すように、第一配線層３に発生し上方に
突出したヒロック６により、第一配線層３と第二配線層
５とがショートしてしまうことがあった。
が険しい場合には、第二絶縁層４の形成が不完全になっ
てこれが存在しない部分が生じ、第一配線層３と第二配
線層５とがショートしてしまうことがあるばかりでな
く、第５図に示すように、第一配線層３に発生し上方に
突出したヒロック６により、第一配線層３と第二配線層
５とがショートしてしまうことがあった。
更に、半導体ペレットをパッケージングした後に、パ
ッケージ樹脂と半導体ペレットとの熱膨脹係数の相違に
より応力が働き、両者の接する半導体ペレットの表面の
保護膜としての薄膜にクラックが発生することがあると
いった問題点があった。
ッケージ樹脂と半導体ペレットとの熱膨脹係数の相違に
より応力が働き、両者の接する半導体ペレットの表面の
保護膜としての薄膜にクラックが発生することがあると
いった問題点があった。
本発明は上記に鑑み、第一配線層と第二配線層とがシ
ョートしてしまうことを確実に防止するとともに、応力
を分散させてこれが集中してしまうことを回避できるも
のを提供することを目的としてなされたものである。
ョートしてしまうことを確実に防止するとともに、応力
を分散させてこれが集中してしまうことを回避できるも
のを提供することを目的としてなされたものである。
（問題点を解決するための手段） 本発明は上記目的を達成するため、シリコン基板上に
層設されており段差を有する下地層の上方に絶縁層を介
在させて、この絶縁層の下に第一配線層を層設するとと
もに上記絶縁層の上に第二配線層を層設し、上記第二配
線層の上下面を貫通するスリットを上記第一配線層と上
記第二配線層とが互いに交差する部分であって少くとも
上記段差の上方に位置する部分に設けたものである。
層設されており段差を有する下地層の上方に絶縁層を介
在させて、この絶縁層の下に第一配線層を層設するとと
もに上記絶縁層の上に第二配線層を層設し、上記第二配
線層の上下面を貫通するスリットを上記第一配線層と上
記第二配線層とが互いに交差する部分であって少くとも
上記段差の上方に位置する部分に設けたものである。
（作用） 而して、下地構造の凹凸形状が激しい部分で、特に第
一配線層と第二配線層とが交差する箇所に第二配線層の
上下面を貫通するスリットを設けることにより、これら
の配線層が互いにショートしてしまうことを防止したも
のである。
一配線層と第二配線層とが交差する箇所に第二配線層の
上下面を貫通するスリットを設けることにより、これら
の配線層が互いにショートしてしまうことを防止したも
のである。
（実施例） 第１図及び第２図は本発明の一実施例を示すもので、
シリコン基板１の上面には第一絶縁層２が堆積され、こ
の上面には第一配線層３が形成されている。この第一配
線層３の上面は第二配線層４で被覆され、この上面には
第二配線層５が形成されている。
シリコン基板１の上面には第一絶縁層２が堆積され、こ
の上面には第一配線層３が形成されている。この第一配
線層３の上面は第二配線層４で被覆され、この上面には
第二配線層５が形成されている。
この第二配線層５の内部で、下地構造の凹凸形状が激
しい部分で、第一配線層３と交差する箇所には上下に連
通したスリット5aが形成されている。下地構造の凹凸形
状が激しい部分の近傍ではヒロックが発生しやすいから
である。
しい部分で、第一配線層３と交差する箇所には上下に連
通したスリット5aが形成されている。下地構造の凹凸形
状が激しい部分の近傍ではヒロックが発生しやすいから
である。
このように、段差の上方のヒロックの発生しやすい部
分にスリット5aを設けることにより、第一配線層３に発
生し上方に突出したヒロック６を、このスリット5a野内
に位置させて、このヒロック６によって、第一配線層３
と第二配線層とがショートしてしまうことを防止するの
である。
分にスリット5aを設けることにより、第一配線層３に発
生し上方に突出したヒロック６を、このスリット5a野内
に位置させて、このヒロック６によって、第一配線層３
と第二配線層とがショートしてしまうことを防止するの
である。
なお、上記実施例においては、また２層の配線層から
なる半導体装置に限ることはないことは勿論である。
なる半導体装置に限ることはないことは勿論である。
本発明は上記のような構成であるので、下地構造の凹
凸が激しい箇所であって第一配線層と第二配線層との交
差する部分に第二配線層の上下面を貫通するスリットを
設けることにより、第一配線層のヒロックや層間絶縁層
が不完全なため、両者がショートしてしまうことから回
避することができるといった効果がある。
凸が激しい箇所であって第一配線層と第二配線層との交
差する部分に第二配線層の上下面を貫通するスリットを
設けることにより、第一配線層のヒロックや層間絶縁層
が不完全なため、両者がショートしてしまうことから回
避することができるといった効果がある。
第１図及び第２図は本発明の一実施例を示し、第１図は
第２図のＩ−Ｉ線断面図、第２図は平面図、第３図乃至
第５図は従来例を示し、第３図は平面図、第４図及び第
５図は夫々異なる第３図のVII−VII線断面図である。 １……シリコン基板、２……第一絶縁層、３……第一配
線層、４……第二絶縁層、５……第二配線層、5a……同
スリット。
第２図のＩ−Ｉ線断面図、第２図は平面図、第３図乃至
第５図は従来例を示し、第３図は平面図、第４図及び第
５図は夫々異なる第３図のVII−VII線断面図である。 １……シリコン基板、２……第一絶縁層、３……第一配
線層、４……第二絶縁層、５……第二配線層、5a……同
スリット。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−67937（ＪＰ，Ａ) 特開 昭59−188145（ＪＰ，Ａ) 特開 昭58−125847（ＪＰ，Ａ)
Claims (1)
- 【請求項１】シリコン基板上に層設されており段差を有
する下地層の上方に絶縁層を介在させて、この絶縁層の
下に第一配線層を層設するとともに上記絶縁層の上に第
二配線層を層設し、上記第二配線層の上下面を貫通する
スリットを上記第一配線層と上記第二配線層とが互いに
交差する部分であって少くとも上記段差の上方に位置す
る部分に設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310596A JPH0815151B2 (ja) | 1986-12-25 | 1986-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310596A JPH0815151B2 (ja) | 1986-12-25 | 1986-12-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161642A JPS63161642A (ja) | 1988-07-05 |
| JPH0815151B2 true JPH0815151B2 (ja) | 1996-02-14 |
Family
ID=18007154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61310596A Expired - Lifetime JPH0815151B2 (ja) | 1986-12-25 | 1986-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815151B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2630845B2 (ja) * | 1989-12-26 | 1997-07-16 | 三洋電機株式会社 | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667937A (en) * | 1979-11-07 | 1981-06-08 | Nec Corp | Semiconductor system |
| JPS59188145A (ja) * | 1983-04-08 | 1984-10-25 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1986
- 1986-12-25 JP JP61310596A patent/JPH0815151B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63161642A (ja) | 1988-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797602B2 (ja) | 半導体集積回路装置 | |
| JPH0815151B2 (ja) | 半導体装置 | |
| KR920018889A (ko) | 반도체장치의 층간콘택구조 및 그 방법 | |
| JP2867488B2 (ja) | 半導体装置 | |
| JPH0521703A (ja) | 半導体装置 | |
| JPS63250142A (ja) | 半導体装置 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPS63104453A (ja) | 半導体装置およびその製造方法 | |
| JPS6037124A (ja) | 半導体装置 | |
| JP2638059B2 (ja) | 多層配線基板 | |
| JPH04261023A (ja) | 半導体装置 | |
| JP2000101025A (ja) | 磁気素子を搭載した集積回路 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS6247139A (ja) | 転写バンプ基板の形成方法 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH02180020A (ja) | 集積回路装置 | |
| JPS6481236A (en) | Semiconductor integrated circuit device | |
| JPS6088434A (ja) | 半導体集積回路装置 | |
| JPH01248533A (ja) | 半導体集積回路 | |
| JPH02271531A (ja) | 集積回路 | |
| JPS59229832A (ja) | Ｉｃの実装方法 |