JPH08146101A - ボードの動作可視型解析装置 - Google Patents

ボードの動作可視型解析装置

Info

Publication number
JPH08146101A
JPH08146101A JP6314193A JP31419394A JPH08146101A JP H08146101 A JPH08146101 A JP H08146101A JP 6314193 A JP6314193 A JP 6314193A JP 31419394 A JP31419394 A JP 31419394A JP H08146101 A JPH08146101 A JP H08146101A
Authority
JP
Japan
Prior art keywords
electrodes
board
negative
negative peak
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6314193A
Other languages
English (en)
Other versions
JP3413300B2 (ja
Inventor
Yoshio Hayashi
美志夫 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP31419394A priority Critical patent/JP3413300B2/ja
Priority to TW085106665A priority patent/TW332257B/zh
Publication of JPH08146101A publication Critical patent/JPH08146101A/ja
Application granted granted Critical
Publication of JP3413300B2 publication Critical patent/JP3413300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ボード面を単位面積区画に分割し
て、個々の区画の負ピーク率(負ピーク値の全振幅値に
対する割合)を各々独立に一度に測定して色相表示し、
ボード全体の動作を模様として可視化することで、短時
間で容易にボードの良否を検査できる装置の実現を目的
とする。 【構成】 被試験面を格子状の単位面積区画に分割し、
各々の区画電界を検出する複数の電極21a〜21nを
有し、この電極の片面に弾力性を有する絶縁体である検
出体22を接着して設けた検出体アレイ50を設け、検
出体アレイ50の個々の電極21a〜21nからの電界
信号を受け、この信号の正側の振幅(V+p、>0)と
負側の振幅(V−p、>0)から式V−p/(V+p+
V−p)で定義される負ピーク率Mprを測定演算して
出力する測定層60を設け、測定層60からの個々のデ
ータを受け、個々に負ピーク率Mprに対応した色相で
区画単位に一括して面表示する表示層80を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ボードの動作試験
を、回路の動作不良によって信号のマーク率が変化する
特性を利用して、非接触で簡便に行う装置に関する。
【0002】
【従来の技術】従来技術としては、先願の実用新案願平
5ー72797の「ボード異常箇所検出装置に用いる非
接触型プローブ」が示す装置の例がある。これについ
て、図6と図7と図8を参照して説明する。
【0003】本装置は、組立配線されたボードの回路動
作の良否診断を行うものであり、例えば周期性を有して
動作するロジック回路において、動作不良によりハイレ
ベルとローレベルの発生比率、即ちマーク率が変わる配
線パターンやランドにプローブを押し当ててマーク率を
検出し、このマーク率の値が良品ボードの場合と比較し
て所定以上の偏差がある場合に回路動作不良とみなす診
断装置である。本装置の構成は、図6に示すように、プ
ローブ11と、電極21と、検出体22と、ボード異常
箇所検出装置41とで成る。
【0004】プローブ11は、低入力容量、高入力抵抗
のインピーダンス変換回路を内蔵しているFETプロー
ブであり、高インピーダンスで入力信号を受けて低イン
ピーダンスでそれをボード異常箇所検出装置41に供給
する。このプローブ11の先端には電極21と検出体2
2が取り付けてある。電極21は、測定対象の被試験ボ
ード13から非接触で矩形波信号を検出する為に測定点
15との間で結合容量を形成するものであり、例えば直
径1mm程度の平円盤電極である。検出体22は、電極
21に接着固定されていて、測定点15と電極21とを
電気的に絶縁する弾力性を有する絶縁体であり、例えば
天然ゴム材が使用されて湾曲している測定点15に押し
当てるものである。
【0005】これら検出部の等価回路を図7に示す。こ
の等価回路で、抵抗34は、プローブ11の直流高抵抗
であり、容量33は、プローブ11の入力容量であり、
2PFとする。容量24は、電極21と測定点15との
間に形成された結合容量であり、押し付け強度により値
は異なるが1PF程度の結合容量である。
【0006】この結果、結合容量24に応じた振幅の矩
形波がプローブ11の入力端に供給される。ここで、容
量24、33と抵抗34によるCR積分時定数τより小
さな周期を持つ矩形波信号を印加したときのプローブ1
1入力端の波形を、図8に示す。この波形の振幅は、結
合容量24により減衰した振幅である。CR積分時定数
τ後の波形は、ローレベル期間をTlowとし、ハイレベ
ル期間をThiとし、正側の振幅をV+p(>0)とし、
負側の振幅をV−p(>0)とすると、 Tlow×V−p=Thi×V+p ∴Tlow=Thi×(V+p/V−p) の関係で安定する。一方、この波形のマーク率は、Mr
=Thi/(Thi+Tlow)で表されるので、前の関係式
を代入すると、 Mr=Thi/{Thi+Thi×(V+p/V−p)} =V−p/(V+p+V−p)となり、このことから、
マーク率は、正負両方のピーク電圧が測定できれば求ま
ることがわかる。結合容量24が変化すると両ピーク電
圧V+p、V−pも変化するがそれは等率変化であり、
上式の結果には影響を与えない。したがってマーク率
は、この結合容量24の値には依存しないこともわか
る。ボード異常箇所検出装置41では、これらのことを
利用してマーク率を求めている。このマーク率の値が良
品の基準ボードの値と比較して異なる値の場合は、その
測定点15の動作が異常状態にあることが判明し、不良
ボードであるとして判断検出できることとなる。
【0007】次に、ボード異常箇所検出装置41につい
て説明する。ボード異常箇所検出装置41は、インピー
ダンス変換器42と、増幅器43と、+ピーク電圧検出
部44と、−ピーク電圧検出部45と、AD変換器46
と、マイクロプロセッサ(MPU)47と、メモリ部4
8と、表示部49とで構成している。これは、被測定ボ
ード13の各測定点15のマーク率を測定して、良品の
基準ボードのマーク率との差が所定以上外れているかを
比較して結果を表示するものである。
【0008】メモリ部48は、被試験ボード13の各測
定点15毎のマーク率の比較用期待値を格納しておくメ
モリである。この期待値は、予め、良品の基準ボード1
3refを使用し、繰り返し周期性を有する試験条件で回
路を動作させておき、このときの各測定点15毎のマー
ク率データを測定して、このメモリ部48に格納してお
く。インピーダンス変換器42は、プローブ11のFE
Tでバッファされた信号を受けて、さらに低インピーダ
ンスで増幅器43に供給し、増幅器43で出力振幅が数
ボルト程度となる増幅度で増幅して両ピーク電圧検出部
に供給する。
【0009】+ピーク電圧検出部44は、入力信号の正
のピーク電圧レベルを検出するものであり、−ピーク電
圧検出部45は、入力信号の負のピーク電圧レベルを検
出するものであり、両ピークレベル信号を切替えてAD
変換器46に供給する。AD変換器46は、両ピークレ
ベルのアナログ信号を各々デジタルデータに量子化変換
してMPU47に供給する。MPU47は、外部からの
測定点情報47bを受けて、各測定点15毎に、その測
定点に対応する比較用データを測定点情報47bに基づ
いてメモリ部48から読みだして比較判断し、その偏差
が所望のマーク率範囲を外れた場合に、エラー情報を表
示部49に出力する。また、このMPU47は、上記マ
ーク率データの測定の制御全体を行っている。
【0010】
【発明が解決しようとする課題】上記説明のように、測
定点15を順次変えながら順番にマーク率を測定して期
待値マーク率と比較する試験形態では、数百〜数千箇所
ある測定点15を試験するには多くの時間がかかる難点
となっていて、試験の能率が悪く実用上の不便である。
そこで、本発明が解決しようとする課題は、被試験ボー
ド面を単位面積区画に分割して、個々の区画のマーク率
を個別に測定し表示して、一度にボード全体の動作を模
様として可視化することで、短時間で容易に良否検査で
きる装置を実現することである。
【0011】
【課題を解決する為の手段】図1は、本発明による第1
の解決手段を示している。上記課題を解決するために、
本発明の構成では、被試験面を格子状の単位面積区画に
分割して、各々の区画の電界を検出する複数の電極21
a〜21nを有し、この電極の片面に弾力性を有する絶
縁体である検出体22を接着して設けた検出体アレイ5
0を設け、検出体アレイ50の個々の電極21a〜21
nからの電界信号を受けて、この信号の正側の振幅V+
p(>0)と、負側の振幅V−p(>0)から、式V−
p/V+p+V−pで定義される負ピーク率Mprを測
定演算して出力する測定層60を設け、測定層60から
の個々のデータを受けて、個々に前記負ピーク率Mpr
に対応した色相で面表示する表示層80を設ける構成手
段にする。これにより、矩形波信号を発生する被試験面
の電界の動作状態の一括した測定と可視化を実現する。
【0012】なお本発明では、被試験ボード13のラン
ドやパターン位置によらず区画を任意に設定するので、
各電極で検出される信号には例えば図9に示すような信
号が存在する。この信号は区画内にランドが2個あって
それらの信号がある割合で重畳したものである。この信
号は通常の2値論理であるロジック信号とは言い難く、
従って「マーク率」という用語を使用するには不適当で
ある。よって以下では仮に「負ピーク率Mpr」という
用語を使用していく。
【0013】測定層60の1つの負ピーク率測定部60
aの実現手段は、例えば図3(a)に示すように入力バ
ッファ61aと、+ピーク電圧検出部63aと、−ピー
ク電圧検出部64aと、引算器65aと、反転器66a
と、除算器67aとで構成している。入力バッファ61
aでは、低入力容量、高入力抵抗のインピーダンス変換
回路を使用し、+ピーク電圧検出部63aでは、入力信
号の正のピーク電圧レベルV+p(>0)を検出し、−
ピーク電圧検出部64aでは、入力信号の負のピーク電
圧レベルV−p(>0)を負値で検出し、引算器65a
は、正のピーク電圧レベルV+pと、負値の負のピーク
電圧レベル−V−pとの差からピークツウピーク電圧を
求め、反転器66aでは、負値の負のピーク電圧レベル
−V−pを反転し、除算器67aでは、負ピーク率Mp
r=V−p/(V+p+V−p)を演算した後その負ピ
ーク率に相当した電圧を色相表示部80aに供給する。
【0014】図4は、本発明による第2の解決手段を示
している。上記課題を解決するために、本発明の構成で
は、被試験面を格子状の単位面積区画に分割して、分割
した各々の区画の電界を検出する複数の電極21a〜2
1nを有し、この電極の片面に弾力性を有する絶縁体で
ある検出体22を接着して設けた検出体アレイ50を設
け、検出体アレイ50の個々の電極21a〜21nから
の電界信号を受けて、この信号の正側の振幅V+p(>
0)と、負側の振幅V−p(>0)から、式V−p/V
+p+V−pで定義される負ピーク率Mprを測定演算
して出力する測定層60を設け、測定層60からそれら
個々の負ピーク率Mprに相当した電圧を受けて、順次
切り替えて出力するスイッチアレイ70を設け、スイッ
チアレイ70の出力をAD変換した後、データを表示画
面74に色相で面表示する外部処理部72を設ける構成
手段にする。
【0015】
【作用】検出体アレイ50は、被試験ボード面に対して
面積の等しい区画単位で、各々のマーク率を一度に検出
する作用がある。測定層60は、検出体アレイ50の個
々の電極21a〜21nの結合容量に依存することな
く、負ピーク率Mpr=V−p/(V+p+V−p)に
変換演算する作用がある。表示層80は、個々の負ピー
ク率Mprデータに対応した色相で面表示する作用があ
る。
【0016】
【実施例】本発明の実施例は、格子状に配列して多数の
単位面積に分割した検出電極を設け、各々に負ピーク率
演算回路を設け、各負ピーク率の状態を各検出電極の位
置に対応させて色の分布として表示する例である。これ
について、図1、図2、図3(a)、(b)を参照して
説明する。構成は、図2に示すように、N行M列配列構
成の検出体アレイ50と、測定層60と、検出体アレイ
50と同じN行M列配列構成の表示層80とで成る。
【0017】従来では、測定対象の特定のランド位置に
1個の検出体を当てて順次シリアルに検出する手法であ
ったが、本発明では、格子状に配列した単位面積区画を
有するN行M列の多数の検出体を使って一括してパラレ
ルに検出する手法をとる。
【0018】検出体アレイ50は、図1に示すように、
平面的な配置で互いに独立したN行M列の電極21a〜
21nと、1枚の弾力性を有する絶縁体である検出体2
2とが接着された構造である。個々の検出体による電気
信号の検出は従来と同様に、各電極21nとその電極直
下の導体間に形成された結合容量を通して行われる。こ
こで、従来と異なるのは、指定の測定点のランドに押し
付けるのではなく、検出体アレイ50のシート全体をボ
ード面に押し当てる点にある。即ち、ボード側のランド
等の導体位置に無関係にN行M列の規格化された単位面
積の電極を押し付けることである。これにより、電極2
1a〜21nの配置は、電極によっては複数の回路導体
にまたがる場合や、あるいは無導体となる場合がある。
複数の回路導体から受信する信号波形は、例えば図9の
ように複数の波形が一定の割合で加算された波形になる
が、この状態にあっても式V−p/(V+p+V−p)
で求められる量は厳然として存在し、それをここでは負
ピーク率Mprと称している。内容的には負ピーク率は
マーク率Mrを包含していると言える。
【0019】測定層60は、上記検出体アレイ50から
の個々の電極21a〜21nの直近に、対応したM×N
個の負ピーク率測定部60a〜60nを配置して設けて
いる。1つの負ピーク率測定部60aは、図3(a)に
示すように、入力バッファ61aと、+ピーク電圧検出
部63aと、−ピーク電圧検出部64aと、引算器65
aと、反転器66aと、除算器67aとで構成してい
る。これは、入力信号の負ピーク率Mpr=V−p/
(V+p+V−p)を演算してその負ピーク率Mprに
比例した電圧を出力するものである。
【0020】入力バッファ61aは、低入力容量、高入
力抵抗のインピーダンス変換回路であり、例えばFET
を使用したものである。+ピーク電圧検出部63aは、
従来と同様に、入力信号の正のピーク電圧レベルV+p
を検出するものであり、−ピーク電圧検出部64aは、
入力信号の負のピーク電圧レベルを負値−V−pとして
検出するものである。引算器65aは、正のピーク電圧
レベルV+pと、負値の負のピーク電圧レベル−V−p
からピークツウピーク電圧を求めるものであり、−V−
pは負の電圧であるから、引き算の演算を実施して結果
として加算して、除算器67aの除数用の入力端に供給
する。反転器66aは、負値である負のピーク電圧レベ
ル−V−pを正値の電圧に反転して除算器67aの被除
数用の入力端に供給する。除算器67aは、両入力間で
除算を実行して負ピーク率Mpr=V−p/(V+p+
V−p)を演算した後、この負ピーク率Mpr信号を表
示層80の対応する色相表示部80aに供給する。
【0021】表示層80は、図1と図2に示すように、
上記測定層60からの個々の負ピーク率測定部60a〜
60nの直近に、検出体アレイ50の配列と対応させた
M×N個の色相表示部80a〜80nを配置して設けて
いて、個々の負ピーク率Mpr信号を受けて、その負ピ
ーク率に対応した色相で各単位区画を面表示する表示群
である。1つの色相表示部80aは、負ピーク率Mpr
のアナログ電圧に対応した色、例えば無発光、青、赤、
紫、緑、緑青、黄、白色で表示するものであり、図5に
示すように、コンパレータ82a〜82gと、エンコー
ダ84と、抵抗R86a〜R86cと、表示器88b、
88g、88rとで構成している。
【0022】7個のコンパレータ82a〜82gは、負
ピーク率Mprの入力アナログ電圧のレベルを8分類す
る為の比較器であり、このコンパレータ82a〜82f
の一端に入力アナログ電圧を接続し、他端は、段階的に
8分した7電圧を基準電圧として与えておく。この基準
電圧は、例えば負ピーク率Mprの20%、30%、4
0%、50%、60%、70%、80%の各値に相当す
る電圧である。コンパレータ82a〜82gによりデジ
タル信号に変換した後、エンコーダ84で8から3への
エンコード変換をして、それから3出力で、各々抵抗を
介して青、緑、赤LED表示器をドライブすることで、
負ピーク率Mpr(またはマーク率Mr)を8種類の色
相に識別して表示できる。
【0023】上記実施例の説明では、負ピーク率測定部
60aを図3(a)に示す回路構成としていたが、論理
振幅の異なる論理系が混在する(例えばTTL系とEC
L系)被試験ボードもあるので、その場合の振幅の違い
による測定誤差を軽減する為に、図3(b)に示すよう
に、新たに可変利得増幅部62aを設けて、引算器65
aからの出力レベルを入力される論理振幅の大小によら
ず一定にするように可変利得増幅部62aの利得を制御
する回路構成でも良く、同様にして実施できる。
【0024】上記実施例の構成では、表示層80に、M
×N個の色相表示部80a〜80nを個々に設けて表示
する形態であったが、図4に示すように、スイッチアレ
イ70と外部処理部72を設けて、測定層60の個々の
負ピーク率測定部60a〜60nからの信号を受けて、
スイッチアレイ70で順次切り替えてAD変換した後、
この測定データをCRTディスプレィ等の表示画面74
に表示する形態としても良く、同様にして実施できる。
【0025】図1の検出体アレイ50の説明では、検出
体22を1枚のマット状のものとして説明したが、本検
出体を電極21a〜21nに対応させてM×N個に分割
して構成する方法もとれる。
【0026】上記実施例の説明では、被試験ボード13
の検査の場合で説明したが、これ以外にも周期的な電
圧、あるいは電界を発生する対象物であれば何れでも良
く、同様にして使用できる。
【0027】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。検
出体アレイ50は、ボード面に対し等しい面積の区画単
位で各直下の導体からの合成信号を各々個別に交流結合
で一度に検出する効果が得られる。測定層60は、検出
体アレイ50で検出された個々の信号に対し、各々個々
に負ピーク率Mpr=V−p/(V+p+V−p)を演
算測定して出力する効果が得られる。表示層80は、測
定層60からの個々の負ピーク率Mpr信号を受けて、
それらに対応し、かつ被試験ボードの回路配置に従っ
た、負ピーク率をパラメータとする色相で検出体アレイ
50との物理的関係を維持しながら区画単位で一括して
面表示する効果が得られる。これらの結果、本装置で
は、被試験ボードの動作状態に応じた色相の分布画面を
得ることができ、これにより、例えばポラロイドカメラ
での撮影を通しての画面から良品ボード13ref画面と
被試験ボード13の画面を比較することで、ボードの良
否判定だけでなく故障箇所の特定も短時間かつ非常に容
易に実施できる効果を得ることができる。
【0028】
【図面の簡単な説明】
【図1】本発明の、格子状に配列した多数の単位面積区
画の各負ピーク率からボード全体の動作状態を色相分布
として表示する装置構成図である。
【図2】本発明の、装置の構造図と表示層80のM×N
個の色相表示部よりなる構造図である。
【図3】(a)本発明の、1つの負ピーク率測定部60
aの回路構成図である。 (b)本発明の、可変利得増幅器を設けた、1つの負ピ
ーク率測定部60aの回路構成図である。
【図4】本発明の、スイッチアレイ70で順次切り替え
て測定して表示画面74に表示する表示形態の場合の構
成例である。
【図5】本発明の、1つの色相表示部80aの回路構成
図である。
【図6】従来の、ボード異常箇所検出装置の構成図であ
る。
【図7】信号検出部の等価回路である。
【図8】プローブ11入力端の波形と、マーク率との関
係を説明する図である。
【図9】本発明による、各電極に生じる信号波形の一例
である。
【符号の説明】
11 プローブ 13 被試験ボード 15 測定点 21、21a〜21n 電極 22 検出体 24、33 容量 34、R86a〜R86c 抵抗 41 ボード異常箇所検出装置 42 インピーダンス変換器 43 増幅器 44、63a +ピーク電圧検出部 45、64a −ピーク電圧検出部 46 AD変換器 47 マイクロプロセッサ(MPU) 48 メモリ部 49 表示部 50 検出体アレイ 60 測定層 60a〜60n 負ピーク率測定部 61a 入力バッファ 65a 引算器 66a 反転器 67a 除算器 80 表示層 80a〜80n 色相表示部 82a〜82g コンパレータ 84 エンコーダ 88b、88g、88r 表示器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G01R 19/10 B H01L 21/66 Z 7735−4M

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 矩形波信号を発生する被試験面の電界の
    動作状態の測定において、 被試験面を格子状の単位面積区画に分割して、各々の区
    画の電界を検出する複数の電極(21a〜21n)を有
    し、この電極の片面に弾力性を有する絶縁体である検出
    体(22)を接着して設けた検出体アレイ(50)を設
    け、 当該検出体アレイ(50)の個々の電極(21a〜21
    n)からの電界信号を受けて、この信号の正側の振幅
    (V+p、正値)と、負側の振幅(V−p、正値)か
    ら、式V−p/(V+p+V−p)で定義される負ピー
    ク率Mprを測定演算して出力する測定層(60)を設
    け、 当該測定層(60)からの個々のデータを受けて、個々
    に前記負ピーク率Mprに対応した色相で区画単位に一
    括して面表示する表示層(80)を設け、 以上を具備していることを特徴としたボードの動作可視
    型解析装置。
  2. 【請求項2】 矩形波信号を発生する被試験面の電界の
    動作状態の測定において、 被試験面を格子状の単位面積区画に分割して、分割した
    各々の区画の電界を検出する複数の電極(21a〜21
    n)を有し、この電極の片面に弾力性を有する絶縁体で
    ある検出体(22)を接着して設けた検出体アレイ(5
    0)を設け、 当該検出体アレイ(50)の個々の電極(21a〜21
    n)からの電界信号を受けて、この信号の正側の振幅
    (V+p、正値)と、負側の振幅(V−p、正値)か
    ら、式V−p/(V+p+V−p)で定義される負ピー
    ク率Mprを測定演算して出力する測定層(60)を設
    け、 当該測定層(60)からの個々のデータを受けて、順次
    切り替えてAD変換した後、この個々の前記負ピーク率
    Mprデータを表示画面(74)に色相で区画単位に一
    括で面表示する外部処理部(72)を設け、 以上を具備していることを特徴としたボードの動作可視
    型解析装置。
JP31419394A 1994-11-24 1994-11-24 ボードの動作可視型解析装置 Expired - Fee Related JP3413300B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31419394A JP3413300B2 (ja) 1994-11-24 1994-11-24 ボードの動作可視型解析装置
TW085106665A TW332257B (en) 1994-11-24 1996-06-04 Visible operation type analyzing device for a board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31419394A JP3413300B2 (ja) 1994-11-24 1994-11-24 ボードの動作可視型解析装置

Publications (2)

Publication Number Publication Date
JPH08146101A true JPH08146101A (ja) 1996-06-07
JP3413300B2 JP3413300B2 (ja) 2003-06-03

Family

ID=18050393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31419394A Expired - Fee Related JP3413300B2 (ja) 1994-11-24 1994-11-24 ボードの動作可視型解析装置

Country Status (2)

Country Link
JP (1) JP3413300B2 (ja)
TW (1) TW332257B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252414B1 (en) 1998-08-26 2001-06-26 International Business Machines Corporation Method and apparatus for testing circuits having different configurations with a single test fixture
WO2002063323A3 (en) * 2001-02-06 2003-12-18 Sun Microsystems Inc Method and apparatus for contactless capacitive testing of integrated circuits
KR100778052B1 (ko) * 2006-03-30 2007-11-21 가부시키가이샤 어드밴티스트 신호 검출장치 및 신호 검출시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252414B1 (en) 1998-08-26 2001-06-26 International Business Machines Corporation Method and apparatus for testing circuits having different configurations with a single test fixture
WO2002063323A3 (en) * 2001-02-06 2003-12-18 Sun Microsystems Inc Method and apparatus for contactless capacitive testing of integrated circuits
KR100778052B1 (ko) * 2006-03-30 2007-11-21 가부시키가이샤 어드밴티스트 신호 검출장치 및 신호 검출시스템

Also Published As

Publication number Publication date
TW332257B (en) 1998-05-21
JP3413300B2 (ja) 2003-06-03

Similar Documents

Publication Publication Date Title
CN109143032B (zh) 一种电路板自检测系统
US4467275A (en) DC characteristics measuring system
US5171091A (en) Temperature measuring circuit
US20100268507A1 (en) Apparatus for testing multiple conductor wiring and terminations for electronic systems
JP3413300B2 (ja) ボードの動作可視型解析装置
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
US20020180455A1 (en) Inspection device and inspection method
JPH07160402A (ja) アナログ・タッチスイッチ
KR101713184B1 (ko) 자기 정전용량방식 터치 센서의 쇼트 불량 감지방법
JP3241777B2 (ja) インサーキットテスタ用オープンテスト装置
JP2864136B2 (ja) 抵抗測定方法及び装置
CN113252988B (zh) 手持参数测试仪和参数测试方法
JPS649594B2 (ja)
JP3588221B2 (ja) 回路基板検査装置の計測部自己診断装置
JPH1062463A (ja) 生体信号測定用電極の接触抵抗測定方法
US20020121916A1 (en) Semiconductor tester, semiconductor integrated circuit and semiconductor testing method
JPS59203965A (ja) 抵抗偏差特性検査器
JPH0421106Y2 (ja)
JP2765347B2 (ja) 部品実装基板の検査装置
CN115542123A (zh) 主板老化的测试装置
SU1606115A1 (ru) Реоплетизмограф
JP3209753B2 (ja) 半導体素子の検査方法
JP2983109B2 (ja) 抵抗検査装置
CN115372710A (zh) 一种电阻自动测试装置
JPH08201125A (ja) 測定装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

LAPS Cancellation because of no payment of annual fees