JPH08144096A - チップ型電子部品の製造方法 - Google Patents

チップ型電子部品の製造方法

Info

Publication number
JPH08144096A
JPH08144096A JP29316894A JP29316894A JPH08144096A JP H08144096 A JPH08144096 A JP H08144096A JP 29316894 A JP29316894 A JP 29316894A JP 29316894 A JP29316894 A JP 29316894A JP H08144096 A JPH08144096 A JP H08144096A
Authority
JP
Japan
Prior art keywords
cathode
plating
type electronic
chip
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29316894A
Other languages
English (en)
Inventor
Kazuma Tanaka
一磨 田中
Kunihiko Hamada
邦彦 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP29316894A priority Critical patent/JPH08144096A/ja
Publication of JPH08144096A publication Critical patent/JPH08144096A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】 メッキ処理中にチップ型電子部品の積み重な
りによるメッキ不良などを抑制し得るメッキ方法を提供
する。 【構成】 メッキ装置に用いる陰極40の金属メッシュ
42上に仕切り板43を設けて複数の区画を形成し、各
区画内に被メッキ物の積層セラミックコンデンサ10を
ほぼ均等に配分する。陰極40をメッキ液中で振動さ
せ、金属メッシュ42上の積層セラミックコンデンサ1
0を攪拌させながらメッキ処理を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップ型電子部品の被
メッキ部にメッキ層を形成するためのメッキ方法に関
し、特に、メッキ処理中における陰極と大量のチップ型
電子部品との接触状態が改良されたチップ型電子部品の
メッキ方法に関する。
【0002】
【従来の技術】図3は、チップ型電子部品の外部電極上
等にメッキ層を形成する際に用いられるメッキ装置の構
造を示している。メッキ装置1は、メッキ液3が貯留さ
れているメッキ液槽2を有している。メッキ液3中には
陰極4及び陽極5が所定の距離を隔てて浸漬されてい
る。陰極4は、振動手段6によって水平方向に振動が加
えられるように構成されている。さらに、メッキ液3中
には、メッキ液を所定の温度に設定するためのヒーター
7が設けられている。
【0003】図4は、陰極4の断面構造を示している。
陰極4は、プラスチック製などの枠体11の底面に金属
メッシュ12を貼り付けて構成されている。金属メッシ
ュ12は、その一部に接続された導線を介して、電源の
負電極側に電気的に接続されている。
【0004】チップ型電子部品、例えば積層セラミック
コンデンサ10の外部電極にメッキ層を形成する場合に
は、図3に示すメッキ装置1を用いて以下のように行わ
れる。まず、Ni、SnあるいはSn/Pbメッキ液を
メッキ液槽2内に貯留する。さらに、メッキ層を形成す
べき積層セラミックコンデンサ10を陰極4の金属メッ
シュ12上に投入する。そして、陰極4をメッキ液3中
に浸漬し、陽極5及び陰極4間に所定の電圧を印加す
る。同時に、振動手段6により陰極4を水平方向に振動
させる。陰極4に水平方向への振動を与えると、金属メ
ッシュ12上に載置された多量の積層セラミックコンデ
ンサ10の被メッキ部、すなわち外部電極と金属メッシ
ュ12との接触部位が変動し、あるいは外部電極と金属
メッシュ12との癒着が妨げられる。これにより、金属
メッシュ12表面と接触した積層セラミックコンデンサ
10の外部電極表面にメッキ層が析出される。
【0005】なお、水平方向への振動のみならず、垂直
方向への振動あるいは液噴流やエアー拡散などの方法に
よって積層セラミックコンデンサ10などのメッキ対象
部品を攪拌させる方法が従来より用いられている。
【0006】
【発明が解決しようとする課題】積層セラミックコンデ
ンサなどのチップ型電子部品の生産性を高めるには、上
記メッキ工程において、一度に大量のチップ型電子部品
をメッキ処理することが望まれる。
【0007】しかしながら、上記のような種々の方法を
用いて大量のチップ型電子部品にメッキ処理を施した場
合、図4に示すように金属メッシュ12表面上において
局部的に多量のチップ型電子部品が積み重なることがあ
った。そして、特に上方に積み上げられたチップ型電子
部品では、振動などにより攪拌されたとしても、金属メ
ッシュ12との接触が不良となり、メッキ不良やメッキ
厚みのばらつきが生じるという問題が生じた。
【0008】本発明の目的は、陰極内に載置される被メ
ッキ物の積み重なりを制限して被メッキ物と陰極との接
触状態を改良して全ての被メッキ物に均一なメッキ層を
効率よく形成することができるチップ型電子部品の製造
方法を提供することである。
【0009】
【課題を解決するための手段】本発明によるチップ型電
子部品の製造方法は、メッキ液を貯留したメッキ液槽内
に、陰極と陽極とを浸漬し、両極間に通電して陰極上に
載置されたチップ型電子部品にメッキ層を形成する工程
を備えている。そして、陰極の、チップ型電子部品を載
置する載置面を仕切りによって分割して形成された複数
の区画内に、チップ型電子部品を適宜配分して投入し、
陰極をメッキ液中に浸した状態で、チップ型電子部品に
振動を与えつつメッキ層を形成させることを特徴として
いる。
【0010】
【作用】本発明のメッキ工程において、陰極の部品載置
面に形成された複数の区画は、陰極の載置面上に投入さ
れるチップ型電子部品の分布を載置面全体にわたって均
一化する働きを成す。すなわち、各区画内に投入された
チップ型電子部品は、仕切りによって当該区画以外の区
画へ移動することが制限される。従って、大量のチップ
型電子部品にメッキ処理を施す場合でも、局部的に多数
のチップ型電子部品が積層され難い。これにより、全て
のチップ型電子部品と陰極との電気的接触の確率が高く
なり、メッキ不良やメッキ厚みのばらつきなどの発生確
率が低下する。
【0011】
【実施例の説明】以下、図面を参照しつつ、実施例を説
明することにより、本発明を明らかにする。
【0012】図1は、本発明の実施例によるチップ型電
子部品の製造方法のメッキ工程に用いられる陰極の平面
構造を示す平面図であり、図2は、図1中の切断線X−
Xに沿った方向からの陰極の断面構造を示す断面構造図
である。そして、本発明の実施例によるメッキ工程で
は、図3に示す構造を有するメッキ装置1に図1及び図
2に示す陰極40を用いたメッキ装置が用いられる。
【0013】図1及び図2を参照して、陰極40は、プ
ラスチックなどの絶縁材料からなる矩形の陰極枠41
と、陰極枠41の底面に取り付けられた金属メッシュ4
2と、陰極枠41の内部を区画する仕切り板43とから
構成されている。金属メッシュ42は、ステンレスなど
の金属材料から構成され、陰極枠41の底面にねじなど
により固定されている。また、金属メッシュ42は、導
線を介して電源の負電極に接続されている。仕切り板4
3は、プラスチックなどの絶縁物からなり、金属メッシ
ュ42上に井桁状に配置されることにより、例えば正方
金属メッシュ42の表面を9つの区画に分割している。
【0014】上記の陰極40を備えたメッキ装置1(図
3参照)により、積層セラミックコンデンサのAg電極
(外部電極)上にNiメッキ層を形成する方法につき、
以下に説明する。
【0015】メッキ装置1の陽極5は、陰極40の金属
メッシュ42とほぼ同じサイズのNi電極を陰極40か
ら50mm離して対向配置して構成されている。陰極4
0には、1608サイズ(1.6×0.8×0.8m
m)の積層セラミックコンデンサが9つの区画にほぼ均
等となるように配分して投入される。Niメッキ液3は
ヒーター7により60℃の温度に設定される。そして、
陽極5と陰極40との間に通電し、10分間メッキ処理
を行った。陰極電流密度は3A/dm2 である。また、
メッキ処理中に振動手段6を駆動し、陰極40を水平方
向へ振幅10mm、0.2秒/ストロークの振動を与
え、積層セラミックコンデンサ10の攪拌を行った。
【0016】なお、この実施例によるメッキ工程の効果
を比較するため、陰極40に仕切り板43を設けていな
い従来構造の陰極を用いてメッキを行った。その結果を
表1に示す。
【0017】
【表1】
【0018】表1に示す結果からわかるように、陰極4
0に仕切り板43を設けた場合には、仕切り板43が設
けられていない従来例に比べ積層セラミックコンデンサ
10の積み重なりが抑制されている。この結果、形成さ
れたNiメッキ層の厚みのばらつきも小さく、均一なメ
ッキ層が形成されている。
【0019】これは、メッキ処理中の陰極40の金属メ
ッシュ42と積層セラミックコンデンサ10との接触状
態が良好であったことを裏付けるものである。すなわ
ち、従来の方法では、一定の領域、例えば本実施例の一
区画に該当する領域に着目すると、メッキ処理中に他の
領域から積層コンデンサが移動してくることにより、部
品の密度が最初の部品投入時よりも増大し、局所的な部
品の積み重なり状態が生じる。これに対し、本実施例の
場合では、仕切り板43で区画された領域内の積層セラ
ミックコンデンサの密度は、最初の部品投入数によって
定まり、メッキ処理中に増大することはない。このた
め、従来に比べて局所的な積層セラミックコンデンサの
積み重なりを抑制でき、あるいは積み重なりの段数を低
減することができる。従って、さらに振動を受けた場
合、積み重なった積層セラミックコンデンサ10が再び
拡散して金属メッシュ42と接触し、メッキ層の形成が
行われるようになる。このような作用により、多量の積
層セラミックコンデンサ10に対し個々の部品間の厚み
のばらつきの少ない均一なメッキ層を形成することがで
きる。さらに、個々の積層セラミックコンデンサ10と
陰極40との金属メッシュ42とが接触する確率が高ま
り、良好な接触時間が長くなるため、従来に比べて短時
間で所定の厚みのメッキ層を形成することができる。
【0020】なお、本発明のメッキ工程においては、仕
切り板43が形成する区画の数や形状は上記の例に限定
されるものではない。例えば区画形状を矩形、円形など
任意の形状としてもよく、また区画の大きさもメッキ対
象の電子部品の種類や一度に処理する数量に応じて適宜
設定することができる。
【0021】また、陰極として金属メッシュ42を用い
るのみならず、多数の穴が形成された金属板等を用いて
もよい。さらに、メッキ処理中に積層セラミックコンデ
ンサ10に与える振動は、上記のような水平方向の振動
のみならず、垂直方向に振動を与えてもよく、あるいは
噴流やエアー拡散などを用いて金属メッシュ42上の積
層セラミックコンデンサ10を攪拌するようにしてもよ
い。
【0022】さらに、メッキ対象の部品としては、積層
セラミックコンデンサに限ることなく、積層インダク
タ、多層基板や複合部品、圧電部品や抵抗部品など他の
チップ型電子部品あるいは板状部品などにも本発明のメ
ッキ方法を広く適用することができる。
【0023】
【発明の効果】このように、本発明によるチップ型電子
部品の製造方法のメッキ工程によれば、陰極に形成した
複数の区画内に被メッキ物を配分して投入することによ
り、被メッキ物のチップ型電子部品が互いに積み重なっ
て陰極との接触不良を生じるのを抑制し、メッキ厚のば
らつきの少ない均一なメッキ層を多量のチップ型電子部
品に対して一度に形成することができる。
【図面の簡単な説明】
【図1】本発明に用いるメッキ装置の陰極の平面構造を
示す平面図。
【図2】図1中の切断線X−Xに沿った方向からの陰極
の断面構造を示す断面構造図。
【図3】一般的なメッキ装置の一例を説明するための概
略構成図。
【図4】従来のメッキ装置に用いる陰極の断面構造を示
す断面構造図。
【符号の説明】
1…メッキ装置 2…メッキ液槽 3…メッキ液 5…陽極 10…積層セラミックコンデンサ 40…陰極 42…金属メッシュ 43…仕切り板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 メッキ液を貯留したメッキ液槽内に陽極
    と陰極とを浸漬し、両極間に通電して前記陰極上に載置
    されたチップ型電子部品にメッキ層を形成する工程を備
    えたチップ型電子部品の製造方法において、 前記陰極の、前記チップ型電子部品を載置する載置面を
    仕切りによって分割して形成された複数の区画内に、前
    記チップ型電子部品を適宜配分して投入し、前記陰極を
    メッキ液中に浸した状態で前記チップ型電子部品に振動
    を与えつつ前記チップ型電子部品にメッキ層を形成する
    ことを特徴とする、チップ型電子部品のメッキ方法。
JP29316894A 1994-11-28 1994-11-28 チップ型電子部品の製造方法 Pending JPH08144096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29316894A JPH08144096A (ja) 1994-11-28 1994-11-28 チップ型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29316894A JPH08144096A (ja) 1994-11-28 1994-11-28 チップ型電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPH08144096A true JPH08144096A (ja) 1996-06-04

Family

ID=17791301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29316894A Pending JPH08144096A (ja) 1994-11-28 1994-11-28 チップ型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPH08144096A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183268A (ja) * 2014-03-25 2015-10-22 中央機械株式会社 めっき装置、めっき方法、及びめっき対象物収容カートリッジ
JP2018087384A (ja) * 2018-02-28 2018-06-07 中央機械株式会社 めっき装置、めっき方法、及びめっき対象物収容カートリッジ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183268A (ja) * 2014-03-25 2015-10-22 中央機械株式会社 めっき装置、めっき方法、及びめっき対象物収容カートリッジ
JP2018087384A (ja) * 2018-02-28 2018-06-07 中央機械株式会社 めっき装置、めっき方法、及びめっき対象物収容カートリッジ

Similar Documents

Publication Publication Date Title
US7589951B2 (en) Laminated electronic component and method for manufacturing the same
US5145552A (en) Process for preparing electrical connecting member
GB2169923A (en) Method of applying terminations to ceramic bodies
JP4027491B2 (ja) ウエハのメッキ方法及び装置
JPH08144096A (ja) チップ型電子部品の製造方法
US4882026A (en) Dielectric block plating apparatus
JP2008066430A (ja) 固体電解コンデンサの製造方法
JP3404375B2 (ja) 多数個取り配線基板
JP3229261B2 (ja) 小物部品メッキ装置及び方法
JPS6012810A (ja) 圧電振動部品およびその製造方法
JP2000199099A (ja) プリント基板の電解メッキ用治具
JP3132335B2 (ja) メッキ装置
JPH04263097A (ja) 電子部品の外部電極形成方法
US3579769A (en) Capacitors and production thereof
JPH08269778A (ja) メッキ装置及びメッキ方法
JPH09162084A (ja) 電子部品の製造方法
JP3286900B2 (ja) メッキ方法及びメッキ装置
KR0130868B1 (ko) 다층 칩 캐패시터(Multilayer Chip Capacitor)의 외부 전극 제조방법
JP3229259B2 (ja) 小物部品メッキ装置及び方法
JP3129141B2 (ja) メッキ装置及びメッキ方法
JPH0241873Y2 (ja)
JP2005109126A (ja) 積層型電子部品の製造方法
JPH02224311A (ja) 積層型セラミックス電子部品の製造方法
JPH11131297A (ja) 小物部品メッキ装置及び方法
JPH04217387A (ja) 導体パターンの無電解めっき方法及び無電解めっき用治具