KR0130868B1 - 다층 칩 캐패시터(Multilayer Chip Capacitor)의 외부 전극 제조방법 - Google Patents

Abstract

본 발명은 칩(chip)화된 다층 칩 캐패시터(MLCC; Multilayer Chip Capacitor)에 관한 것으로, 상세하게는 일반 박막 제조 공정에서 이용되는 증착법과 도금 방법을 이용하여 다층 칩 캐패시터(MLCC)의 외부 전극을 제조하는 방법에 관한 것이다.

즉 본 발명에 따른 칩 캐패시터의 외부전극 제조방법은 액상코팅법이나 인쇄법 대신 박막 형성 공정을 이용하면서도, 종래와 같이 박막을 칩 전체에 형성하는 것이 아니라, 틀을 이용하여 다수의 칩에 동시에 전극이 형성될 부분에만 정밀하게 외부 전극을 증착 제조함으로써, 내부 전극과 외부 전극을 접속함에 있어서 정밀 접속이 가능하여, 접속 자체가 견고하게 이루어져 불량이 적고, 형상 및 치수제어가 용이하여 정밀도가 높으며, 제조 공정이 간단한 장점이 있다.

Description

다층 칩 캐패시터(Multilayer Chip Capacitor)의 외부 전극 제조방법

제 1 도는 본 발명의 제조 방법에 따른 다층 칩 캐패시터의 사시도

제 2 도는 제 1 도에 도시한 다층 칩 캐패시터의 A-A' 방향의 수직 단면도

제 3 도는 외부 전극 형성전의 다층 칩 캐패시터의 사시도

제 4 도는 제 3 도에 도시한 다층 칩 캐패시터의 수직 단면도

제 5 도는 외부전극이 형성될 부분이 위로 향하게 배치시키는 틀의 개략적 사시도

제 6 도는 제 5 도의 틀의 덮개의 개략적 사시도

제 7 도는 실제의 칩 캐패시터의 틀의 한 격자에 삽입된 모습을 보여주는 사시도

* 도면의 주요 부분에 대한 부호의 설명

1 : 다층 칩 캐패시터2,12 : 내부 전극

3,13 : 유전체4 : 외부전극(NiI-Cu, Ni-Cr)

5 : 외부전극(Sn-Pb)

11 : 외부전극이 형성될 부분

21 : 틀22 : 칸막이

23 : 덮개 높이 조절 나사 24 : 스프링 걸이

25 : 스프링26 : 틀의 덮개

27 : 나사홈

본 발명은 칩(chip)화된 다층 칩 캐패시터(MLCC; Mlutilayer Chip Capacitor)에 관한 것으로, 상세하게는 일반 박막 제조 공정에서 이용되는 증착법과 도금 방법을 이용하여 다층 칩 캐패시터(MLCC)의 외부전극을 제조하는 방법에 관한 것이다.

현재 전자기기의 소형화와 프린트 기판의 고밀도 실장화 추세에 따라 널리 사용되고 있는 소형화, 정밀화된 전자부품의 칩화 경향에 맞추어 다층 칩 캐패시터의 전극 제조 방법도 지속적으로 발전하고 있으나 현재 가장 많이 쓰이고 있는 제조 방법은, 2단계 코팅법으로 액상코팅 후 전기도금을 행하는 방법이다.

액상코팅 공정이란 은과 유리성분이 함유된 잉크 욕조를 준비하여 MLCC의 외부전극이 형성될 양 끝단을 지그 등에 고정시킨 채 잉크 욕조에 담근 후 꺼내어 오븐속에서 열처리(firing cycle)를 행하는 것으로, 열처리를 행하는 동안 유리성분은 기판과의 접착력을 주게 되고 은성분은 MLCC의 내부전극과 연결되어 외부전극의 역할을 하게 되어 chip부품의 기능을 수행할 수 있게 된다. 이 위에 Ni 및 Sn-Pb 등을 차례로 도금하여 외부전극을 완성한다. 이러한 방법으로 만들어진 MLCC는 표면실장 부품으로 사용될 수 있게 된다.

그러나 이러한 제조 방법으로는 chip부품의 소형화 및 정밀화에 다음과 같은 문제점을 수반한다.

첫째, 외부전극의 폭 및 형상을 제어하기 어렵다는 것이다. 외부전극을 원하는 치수 및 형상으로 제어하기 이해서는 MLCC를 잉크에 담그는(dipping하는) 깊이의 조절 및 잉크의 유동학(流動學)적 해석이 가능하여야 한다. 또한 잉크의 유동도 시간에 따라 변하기 때문에 또 다른 변수가 공정에 유입될 수 있다.

둘째, MLCC에 일반적으로 많이 사용되고 있는 세라믹 기판과 잉크에 포함된 유리성분과의 반응을 제어하는 것이 어렵다는 것이다. 잉크에 포함된 유리성분과 세라믹 기판 사이의 반응을 적절히 제어하지 못하면 그 부위에서 균열이 발생할 수 있으며 이것은 결국 소자불량의 원인이 될 수 있다.

세째, 열처리 단계에서 발생할 수 있는 문제로 잉크에 포함되어 있는 유리성분이 외부표면으로 확산되어 흐를 수 있다는 점이다. 유리성분이 표면에 흐르게 되면 납땜성(solderability) 불량의 원인이 된다.

네째, 잉크코팅에 의한 공정은 시간소모도 많은 공정일 뿐 아니라 MLCC의 크기를 작게 하고자 하는 데에도 많은 어려움이 있게 된다.

이 4가지 문제점을 종합하면 MLCC를 액상코팅 공정에 의한 외부 전극의 형성시에는, 특히 내부전극과 외부전극의 연결에 불량이 발생할 요인이 많을 뿐 아니라 형상 및 치수의 제어가 어렵게 된다는 문제점이 있다.

한편 종래의 또 다른 제조 방법으로, 최근에 제안된 외부전극의 형성방법에는 스퍼터링을 사용한 박막공정을 이용하여 외부전극을 형성시키는 방법이 있다(U.S. Pat. No. 4,741,077).

이 방법은 스퍼터링 챔버가 드럼형상을 가지고 있어 이 안에 낱개의 소자를 넣은 후 챔버를 회전시키면서 스퍼터링에 의해 전극형성물질(다층 구조를 가짐)을 소자 전면에 차례로 증착시킨 후 레이저 트리밍, 연삭기 및 고압의 물분사 등 기계적인 가공에 의해 MLCC 양 끝단의 외부 전극만을 남기고 나머지 표면에 증착된 전극형성 물질을 제거함으로써 완성된 외부전극을 만드는 것이다.

이 방법에 의하여 제조된 외부전극은 액상코팅 방법에 비해 외부전극의 폭 및 형상 제어가 용이하다는 점과 액상코팅 방법과 달리 유리성분이 포함되지 않아 세라믹과의 반응 및 열처리시 유리성분의 외부표면으로의 확산 등을 염려하지 않아도 된다는 장점을 가지고 있다.

그러나 이와 같이 스퍼터링에 의하여 소자의 전표면에 전극물질을 증착한 후 기계적 가공에 의하여 외부전극을 형성하는 제조 방법은 기계적인 가공에 의해 외부전극 이외의 표면에 증착된 성분을 제거하는 것이므로 내부전극 및 표면에 손상을 줄 수 있게 된다. 이러한 손상은 결국 기능상의 문제를 유발하여 제품불량의 원인이 될 수 있다.

또한 낱개로 가공해야 함으로 가공 시간도 많이 걸릴 뿐 아니라 지그를 사용하여야 하므로 기계적 가공방법에 따라서는 지그의 손상도 고려해야 하며 MLCC의 크기가 작아질수록 정교한 가공기술을 요구하므로 비용상승의 원인을 제공할 수 있다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 액상코팅법이 아닌 일반 박막 제조 공정을 이용하여 1차 코팅을 행한 후 도금을 행함으로써, 내부 전극과 외부 전극의 연결이 쉽고 견고하게 이루어져 불량이 적고, 형상 및 치수 제어가 용이하며, 정밀도가 높은 외부 전극을 제조하는 다층 칩 캐패시터의 외부 전극 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 다층 칩 캐패시터의 외부 전극 제조 방법은,

소정의 갯 수의 사각 격자형으로 이루어진 틀과, 이 틀을 덮어주는 덮개를 소정의 결합 수단으로 결합하는 결합 단계와,

상기 결합 단계에서 상기 결합된 틀에 소정의 갯 수의 전극 증착을 소망하는 내부 전극 및 유전체가 번갈아 적층되어 형성된 판상의 칩 캐패시터 몸체들을 올려놓고 흔들어주어 칩 캐패시터 몸체들이 이 틀의 격자 속에 안착되도록 하는 칩 안착 단계와,

상기 칩 안착 단계에서 안착된 칩 캐패시터 몸체들이 상기 틀의 격자로부터 돌출된 소정의 부분에 증착법에 의해 선택적으로 제1외부 전극을 증착하는 증착 단계와,

상기 증착 단계에서 증착된 제1외부 전극 상면에 도금법에 의해 제2외부 전극을 도금하는 도금 단계를 포함하는 것을 특징으로 한다.

이하 도면을 참조하면서 본 발명에 따른 다층 칩 캐패시터의 외부 전극 제조 방법에 대해 설명한다.

제 1 도는 본 발명의 제조 방법에 따른 다층 칩 캐패시터의 사시도이며, 제 2 도는 제 1 도의 다층 칩 캐패시터의 수직 단면도이다. 본 발명에 따른 개략적인 다층 칩 캐패시터의 외부 전극 형성 방법은 액상코팅법이 아닌 박막제조 공정을 이용하여 1차 코팅을 행함으로써 내부 전극과 제1차 외부전극과의 접속을 치밀하게 하여 전기적으로나 기계적으로 견고한 접속부를 형성한 후 도금을 실시하여 제2외부 전극을 형성함으로써 손쉽고 정밀한 MLCC의 외부전극 제조방법을 택하고 있다. 즉 본 발명은 앞에서 설명한 바 있는 선행 특허 U.S. Pat. No. 4,741,077과 같이 스퍼터링을 이용하여 외부전극 물질을 MLCC의 전면에 증착한 후 외부전극 부분만 남기고 나머지 표면에 증착된 것을 레이저 등으로 제거하는 방법이 아니라, 다층 칩 캐패시터(1)에서 외부전극이 형성될 부분만을 선택적으로 제1외부전극(4)을 증착한 후, 도금법에 의하여 손쉽게 제2외부전극(5; Sn-Pb)을 형성시키는 것이다.

제 1 도 및 제 2 도에 도시된 바와 같이 MLCC 내부전극(2)은 스퍼터링 및 증발증착법(evaporation)에 의해 형성되는 제1외부전극(4; Ni-Cu, Ni-Cr 등)에 의하여 견고하게 연결되고 그 제1외부전극(4)의 위에 도금법에 의하여 표면실장용 전극(Sn-Pb)를 증착시킴으로써 제2외부전극(5)이 이루어지게 된다. 한편, 상기 내부전극(2)들 사이에는 유전체층이 개재되어 있다.

상기 제 1 도 및 제 2 도에 도시된 MLCC의 외부전극을 제조하는 전 공정은 다음과 같다.

먼저 제 3 도 및 제 4 도의 본 발명의 제조 방법에 따른 다층 칩 캐패시터의 사시도 및 수직 단면도에 도시된 바와 같이, 내부전극(12), 유전체(13)의 인쇄 및 각개 소자로 절단 및 소성이 끝나고 외부전극만 형성시키지 않은 MLCC소자의 몸체를 준비한다. 도면에서 빗금친 부분은 외부전극의 형서될 부분(11)이다.

다음으로 제 5 도 및 제 6 도의 틀 및 덮개는 제 3 도의 각 소자의 외부전극이 형성될 부분이 위로 향하게 배치시키는 틀 및 덮개이다. 이 제 5 도의 틀 및 제 6 도의 덮개를 이용하는 방법은 먼저 틀(21)과 덮개(26)를 나사(23) 및 덮개(26)의 나사홈(27)을 이용하여 한쪽면만 덮어준 다음 나사를 조여 틀(21)과 덮개(26)를 밀착시킨다.

다음으로 각각의 소자를 틀(21)의 열린 칸막이(22) 위에 올려놓고 제 5 도의 스프링 걸이(24) 및 스프링(25) 등을 이용하여 진동을 주어 각 소자들이 각각의 칸막이에 위치하도록 흔들어 준다. 틀(21)의 각 칸막이(22)의 높이는 각 소자의 크기보다는 낮아야 하는데, 그 이유는 스퍼터링에 의하여 전극을 형성시킬 때 각각의 소자가 틀의 칸막이 벽과 서로 증착막에 의해 연결되지 않아야 하며, 각 소자의 측면에도 제 3 도에 도시된 바와 같이, 빗금친 부분까지 증착이 일어나게 하기 위해서이다.

제 7 도는 실제로 가장 많이 제조되고 있는 1608 칩 캐패시터의 규격을 나타낸다. 이 칩 캐패시터의 규격은 0.8×0.8×0.6㎜로 제 5 도에 도시된 틀의 한 격자(규격 1.2×1.2×1.4㎜)에 삽입되었을 때, 제 8 도에 도시된 바와 같이, 칩 캐패시터가 격자의 벽보다 0.2㎜만큼 더 올라오게 된다. 따라서 스퍼터링에 의한 금속 증착이 이루어질 때, 칩 측면부(0.8×0.8㎜) 및 그 아래로 0.2㎜ 만큼만 더 증착이 이루어진다. 이와같이 증착을 실시함으로써 다수의 칩 캐패시터에 정밀한 전극을 손쉽게 형성할 수 있게 된다. 이 때, 스퍼터링에 의해 증착되는 제1외부전극의 두께는 수천 Å의 범위를 넘지 않으며, 칩과 격자의 벽은 기계적인 접촉만으로는 그 간격이 적어도 수 ㎛ 이상 떨어지게 되므로 과도하게 증착하는 경우를 제외하고는 증착막에 의해 칩과 격자의 벽이 붙는 일은 일어나지 않는다.

다음으로 제 5 도의 틀(21)에 각각의 소자를 고정시킨 후, 이틀을 스퍼터링 챔버나 증발증착 챔버 안으로 이동시킨 후 스퍼터링에 의한 증착을 행하여 각 소자의 외부전극이 형성된 양쪽면 중 한쪽면에 증착막을 형성시킨다. 그 다음 제 5 도 및 제 6 도의 틀 및 덮개를 이용하여 틀을 뒤집어서 반대쪽면도 똑같이 증착을 행한다.

여기서 스퍼터링 공정에 대해 간략히 설명하면 다음과 같다.

먼저 챔버 내를 일정한 진공도를 가지도록 공기를 뺀 다음, 소량의 불활성 개스(예를 들면 아르곤, 크세논 등의 개스)를 주입하고, 증착 재료 물질로 그 표면이 덮여진 캐소드(타케드)와 양극 사이에 고전압을 가하면 챔버 내에 미량 주입된 불활성 개스가 플라즈마 상태로 된다. 전압이 소정의 임계점을 넘어서면 방전현상이 일어나게 되는데 이때 양이온의 불활성 개스가 타케트(캐소드)에 고에너지로 충돌하면서 캐소드의 증착재료 금속의 원자 또는 이온 들이 튀어나오게 된다. 이들 튀어나온 증착재료의 원자 또는 이온들이 양극 쪽에 위치하여 틀에 안착된 칩 캐패시터에 증착되게 된다.

증착이 다 끝나게 챔버 내에서 꺼내어 각개의 소자를 틀(21)에서 끄집어내어 도금법을 이용하여 Sn-Pb를 제1외부전극(4)상에 증착하여 제2외부전극(5)을 형성시켜 외부 전극을 완성한다.

이상 설명한 바와 같이, 본 발명에 따른 칩 캐패시터의 외부전극 제조방법은 액상코팅법이나 인쇄법 대신 박막 형성 공정을 이용하면서도, 종래와 같이 박막을 칩 전체에 형성하는 것이 아니라, 틀을 이용하여 다수의 칩에 동시에 전극이 형성될 부분에만 정밀하게 외부 전극을 증착제조 함으로써, 내부 전극과 외부 전극을 접속함에 있어서 정밀 접속이 가능하여, 접속 자체가 견고하게 이루어져 불량이 적고, 형상 및 치수 제어가 용이하여 정밀도가 높으며, 제조 공정이 간단한 장점이 있다.

Claims (5)

1. 소정의 갯 수의 사각 격자형으로 이루어진 틀과, 이 틀을 덮어주는 덮개를 소정의 결합 수단으로 결합하는 결합 단계와,

   상기 결합 단계에서 상기 결합된 틀에 소정의 갯 수의 전극 증착을 소망하는 내부 전극 및 유전체가 번갈아 적층되어 형성된 판상의 칩 캐패시터 몸체들을 올려놓고 흔들어주어 칩 캐패시터 몸체들이 이 틀의 격자 속에 안착되도록 하는 칩 안착 단계와,

   상기 칩 안착 단계에서 안착된 칩 캐패시터 몸체들이 상기 틀의 격자로부터 돌출된 소정의 부분에 증착법에 의해 선택적으로 제1외부 전극을 증착하는 증착 단계와,

   상기 중착 단계에서 중착된 제1외부 전극 상면에 도금법에 의해 제2외부 전극을 도금하는 도금 단계를

   포함하는 것을 특징으로 하는 다층 칩 캐패시터의 외부 전극 제조방법.
2. 제 1 항에 있어서,

   상기 증착 단계는 스퍼터링법이 적용되는 것을 특징으로 하는 다층 칩 캐패시터의 외부 전극 제조 방법.
3. 제 1 항에 있어서,

   상기 증착 단계는 증발 증착법이 적용되는 것을 특징으로 하는 다층 칩 캐패시터의 외부 전극 제조 방법.
4. 제 1 항에 있어서,

   상기 칩 안착 단계에서 상기 틀의 격자에 안착된 상기 칩 캐패시터는 상기 틀의 격자 높이보다 외부 전극이 형성될 부분만큼 높은 점에 특징이 있는 칩 캐패시터의 외부 전극 제조 방법.
5. 증착 단계는 상기 틀에서 상기 덮개를 틀의 반대쪽으로 조립하여 칩 몸체의 양단에 제1외부 전극이 형성될 수 있도록 2회 실시되는 것을 특징으로 하는 칩 캐패시터의 외부 전극 제조 방법.