JP3720846B2

JP3720846B2 - 複数の電子多層構成部品の製造方法

Info

Publication number: JP3720846B2
Application number: JP52912096A
Authority: JP
Inventors: アントニウスヨハネスマリアネリッセン
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1995-03-27
Filing date: 1996-03-11
Publication date: 2005-11-30
Anticipated expiration: 2016-03-11
Also published as: EP0767970B1; JPH10501658A; WO1996030935A3; DE69615628D1; WO1996030935A2; DE69615628T2; US5937493A; EP0767970A2

Description

発明の技術分野
本発明は複数の電子多層構成部品を製造するに当たり、各々が交互に積層された導電層および絶縁層を具え、これら導電層を周期的に順次の配列により絶縁層多層構成部品の種々の端部に電気的に接続するようにした複数の電子多層構成部品の製造方法に関するものである。かかる構成部品は例えば多層コンデンサまたは多層アクテュエータとして適用することができる。
発明の背景
この種の複数の電子多層構成部品の製造方法は米国特許US3,326,718号から既知であり、この米国特許では、導電材料層及び絶縁材料層を有孔マスクを介して平坦な基板上に交互に堆積し、基板およびマスクの面が互いに平行となるようにしている。絶縁材料の場合には、堆積フラックスをマスクの面に直角に向けるため、このフラックスはマスクの孔を垂直に通過する。しかし、導電材料の場合には、堆積フラックスは基板表面に対し垂直でない角度αで孔を通過するように配向される。さらに、連続導電層が同一角度αを用いて堆積されてもかかる同一に対する堆積フラックスは互いに平行とはならず、孔の直径的に対向する側に位置するソース（フラックス源）から発生する。これがため、これら連続導電層は上記米国特許の図２に示すように、部分的に相互に重畳するようになる。同時にこの米国特許の図４に示すように、奇序数を有する導電層（５６，５６′）によって構成部品の片側（６２）で相互の電気的な接続を行うとともに偶序数を有する導電層（６８，６８′）によって構成部品の他の側（７６）で相互の電気的な接続を行う。
かかる既知の方法には多数の欠点がある。特に、この場合に堆積し得る導電層の数が著しく制限されるようになる。その理由は、基板上の堆積層の積層高さが増大するにつれて、この積層体自体が導電材料の堆積フラックスを局部的に腐食し、結局のところ、構成部品の縁部における第２導電層毎の所望の相互接触が阻止されるためである。かかる場合には、各所定の側で終端している導電層を中断なく相互接続を達成するために、最終製品の構成部品にはその両側に沿って導電材料のブランケッティング層（例えば、はんだ層）を設ける必要がある。しかし、かかるブランケッティング層が構成部品の両側に存在するため、これらは表面実装技術と直接両立し得ず、従って構成部品の電気接点を片側面にのみ位置させる必要がある。
本発明の目的は電子多層構成部品を製造する他の方法を提供せんとするものである。
本発明の他の目的はかかる方法によってかかる多層構成部品に多数の層を設けんとするものである。
特に、本発明の目的はかくして得た構成部品を直接表面実装可能とするものである。
さらに、本発明の目的はかかる構成部品に所望に応じ２つ以上の電気接点を設けんとするものである。
本発明は、複数の電子多層構成部品を製造するに当たり、各々が交互に積層された導電層および絶縁層を具え、これら導電層を周期的に順次の配列により電子多層構成部品の種々の端部に電気的に接続するものにおいて、
（ａ）片側面に表面突出部の規則的なパターンを有する基板を設け、
（ｂ）個々の構成部品は前記突出部によって画成された介在空所に堆積し、
（ｃ）多層構成部品の所定端部へ接続する導電層を、絶縁層端部を画成する前記表面突出部に向かって延在する方向であって基板表面に対し９０°以下の角度で堆積し、
（ｄ）各絶縁層は前の導電層を完全に被覆するように堆積し、
（ｅ）所望の多層構成部品の堆積後、堆積を行った基板の側を平坦化して各導電層の一端が露出するようにし、
（ｆ）選択された露出端部群をその上に被覆された導電材料の接触体の堆積によって相互接続し、
（ｇ）前記基板を前記表面突出部に沿って切断することによって完全に個別の多層構成部品に互いに分離する、
ようにしたことを特徴とする。
本発明によれば、ステップ（ａ）に関する表面突出部とステップ（ｃ）で特定された垂直でない堆積方向とを組合せることによって導電層の堆積中シャドウ効果を利用することができる。
本発明方法の最も注目される利点は表面実装技術と直接両立可能となるように、多層構成部品に電気接点を高効率で設ける点である。この要旨は従来の特徴“ラップ−アラウンド側部接点”に対し、本発明の特徴“頂部接点”を示す図１３−１５に特に説明する。かかる頂部接点を設けることは本発明表面突出部に起因し、これによって基板表面に平行な個別の層を上向きにするとともに図９に示すように基板表面に垂直に延在させ得る手段を提供する。特に、ステップ（ｅ）で行う平坦化処理によって基板の複数の構成部品全体に対する個別の“頂部アクセス”を同時に提供するため、本発明接触処理は相互分離を行う前に構成部品全部に対し一回で完了させることができる。
本発明方法の他の利点は上記米国特許につき上述した不所望な腐食（消滅）効果を発生することなく、各多層構成部品に多数（数百程度）の層を設けることができる。
使用する基板の面の表面突出部は種々の異なる技術を用いて設けることができる。例えば、かかる突出部は平坦な基板上にパターン化マスクを経て材料を堆積することによって、または、ポリマーまたはセラミック材料のような型押し可能な基板材料と押圧または注入モールド技術とを組合せることによって形成することができる。しかし、特定の満足すべき結果は、エッチング技術を用いて基板材料をパターン状に選択除去することにより表面突出部を設ける際に得ることができる。かかる技術の特定の例では、好適な中空体を次に示す基板の任意のものにエッチングすることができる。
・反応性イオンエッチングと組合せてパターン化マスクを用いる平滑なガラス板
・食刻、化学照射および湿潤エッチングの組合せを用いる感光ガラス板
・水性ＫＯＨ（水酸化カリウム）を用いる結晶面に沿う選択エッチングを利用するＳi<110>ウエファ
・プラズマエッチングと組合せたマスクを用いるＳｉウエファ上に設けられたＳｉＯ₂またはＳｉ₃Ｎ₄層
このリストは単なる一例であり、完全なものではない。
一般に、本発明方法は、例えば代表的な多層コンデンサの場合のように、２つの電気接点のみを有する多層構成部品の製造に適用される。かかる場合には、基板表面の使用する表面突出部の正規のパターンは（図２に示すように）直交グリッドの形態とすることができ、突出部によって画成された介在スペース“セル”は形状がほぼ長方形状となる。従って、堆積処理中、連続導電層に対応する堆積フラックスは（図４および６に示すように）変形例において、セルの２つの対向縁部の一方に垂直に向けられるようにするのが好適である。変更例としては、表面突出部の使用するパターンを一連の並列壁部として簡単に実施することができる。
しかし、本発明方法によって、例えばセンサ電極内蔵の圧電アクテュエータまたは減結合コンデンサの場合のように、３つの電気接点を有する多層構成部品を製造することもできる。この場合には、表面突出部のパターンは平面で見てセルが正六角形状を有するハネカムの形態とすることができる。従って、堆積処理中、順次の導電層に対応する堆積フラックスが（図１６に示すような）循環変更で、セルの３つの対称配置された縁部の一つに垂直に向けるようにするのが好適である。或は又、セルは（平面で見て）等辺三角形の形態とすることができ、この場合には種々の堆積フラックスを循環変更で三角形の縁部に垂直に向けるようにする。
前章の２つで好適とする堆積フラックスがセルの特定の縁部に垂直に向けられる場合でも、これが基板の面に垂直でない角度θを成すようにすることはもちろんである。本発明方法で導電層を設けるのに好適な堆積技術は（物理的または化学的）蒸着およびレーザアブレーション蒸着を含む。その理由はこれら技術が特定の方向で堆積材料を制御自在とする要求と容易に両立するからである。また、これらを用いて絶縁層を設けることもでき、この場合にはスパッタ堆積も好適な堆積方法として考慮することができる。これら技術の全ては（金属のような）導電材料および（酸化物および窒化物のような）絶縁材料の堆積に役に立つ。特に、例えばＳｉＯ₂のような絶縁材料は真空中で石英ターゲット、または酸素雰囲気中でＳｉターゲットの何れかを用いて慣例のように堆積することができる。
導電層の場合には、堆積フラックスの方向および基板の面との成す垂直でない角度（鋭角）の値は順次の導電層の部分的な重畳の程度を決め、従って、製造された電子多層装置の電気的な容量Ｃに影響を与える。絶縁材料（誘電体）を所定のごとくに選択し、装置の種々の層の厚さを所定のごとくにする場合には、前記角度θの値が減少するにつれてかかる容量Ｃの値が一般に減少する。
本発明方法の著しい利点は極めて簡単な堆積装置を用いることができる点である。例えば、回転可能なホルダに基板を固着することによって、（図１７に示すように）２つのソースのみを併置することによって前堆積処理を実行することができる。このシナリオでは、２つのソースのうちの一方が導電材料を含み、他方が絶縁材料を含むだけである。絶縁材料を堆積する場合には、基板ホルダを連続回転させ、これによりステップ（ｄ）に従って基板の片側を完全に堆積被覆する。また、導電材料を堆積する場合には、基板ホルダは固定保持するが、連続導電層の堆積中固定角度で回転し得るようにする。かかる配置は前記米国特許の図１に示す堆積ソース（２０，３０，４０）の広範囲な分布に相当する。この場合には、絶縁材料の堆積中基板を回転する他に、ステップ（ｄ）に必要な基板の完全な堆積被覆を達成する他の可能な方法もある。例えば、複数の堆積フラックスを種々の異なる角度から基板に向けるようにすることができる。
上述した説明に関し、導電材料は全ての導電層に対し同一とする必要はなく、しかも、所望に応じ、絶縁材料も種々の絶縁層に対し相違させることができる。さらに、全ての導電層に対し角度θを同一の値で用いる必要はなく、種々の導電層または絶縁層の厚さを互いに相違させることもできる。
平坦化ステップ（ｅ）は堆積を行う基板の側を機械的に研磨することによって達成することができる。かかる研磨は、例えば最初にＣｒＯ₂粉末で粗い機械的研磨を行い、次いで水性ＫＯＨまたはＮａＯＨにおける石英ナノ−粒子の懸濁液（サイトン(syton)なる商品名でモンサント社から市販されている）を用いる仕上げ化学−機械研磨を行って達成する。かかる平坦化および研磨技術に関するさらに詳細な説明はソリッドステートテクノロジー(Solid State Technology)第３７巻（７号）、第７１−７６頁（１９９４年）を参照されたい。
この平坦化処理は少なくとも基板の突出部の頂部表面が元のレベルＬｐとなるまで行う必要がある。基板表面上のとなるまでの元の高さに比例して堆積層の累積厚さに依存して、所望に応じ、セル内の導電層がこれにより除去されるものとすると、この平坦化処理は元のレベルＬｐを越えて継続させるようにする。
平坦化ステップ（ｅ）は導電層の各々の上向き縁部を露出して基板面に垂直な方向からかかる層の各々に直接電気的にアクセスし得るようにする。長方形セルを用いる代表的な例では、奇序数を有する導電層の露出縁部は、（相互に介在する絶縁層を有する）セルの第１側壁に積層されるが、偶序数を有する導電層の露出縁部は前記第１側壁とは反対側に位置するセルの第２側壁に対し同様に積層されるようになる。
ステップ（ｆ）で電気接点を選択的に設けることは、例えば、平坦化ステップ（ｅ）によって露出された上向き層縁部の選択された群上にマスクを経てはんだ材料層（塊）を堆積することによって達成することができる。或は又、金属接点層は、再びマスクを用いて露出された層縁部の選択された群上にスパッタリングまたは蒸着によって設けることができる。一般に、まず最初、ステップ（ｅ）により得た平坦化表面に電気接点を設ける前に（ＳｉＯ₂またはＳｉ₃Ｎ₄のような）絶縁材料の保護層を設けるのが好適である。次いで、この保護層を選択的にエッチング除去して局部接点を設けるべき下側の多層構成部品のこれら上向き部分のみを露出し得るようにする。所望に応じ、これら接点自体は、選択的にエッチングされた保護層の頂部に均一な金属層を堆積し、次いで、金属層の任意の過剰区域をエッチング除去して接点区域に金属の島を形成することによって設けることができる。次いで、所望に応じ、例えばＰｂＳｎ合金の肉厚層をこれら金属島上にガルバニックに堆積することができる。
上述した長方形セルの場合には、例えば、奇序数縁部上に第１接点パッドを設け、且つ偶序数縁部上に第２接点パッドを設け、これにより２つの上向き電気接点を形成することができる。これら接点パッドが上向きであるため、かかる接点によってそれ自体表面実装となる。
ステップ（ｆ）を行った後には従来既知の例えばのこ引き、ダイシング、またはレーザスクライビング技術を用いて破断ステップ（ｆ）を実行することができる。
発明を実施するための最良の形態
実施例１
図１−１５は本発明による複数の電子多層構成部品の製造方法の特定の例の種々の製造ステップを示す。これら図面において対応する部分には同一符号を付して示す。
図１はＳｉＯ₂の均一層３を設けたＳｉ基板１を断面図で示す。或は又、この基板１を例えばＡｌ₂Ｏ₃で構成することもできる。この均一層３はプラズマＣＶＤを用いて設けその厚さをほぼ２５μｍとする。
均一層３の露出された平坦表面にはフォトリソグラフィック技術を用いて交差バンドの規則的な直交パターンの形状のエッチングマスクを設ける。これら直交バンド間の開口区域を方形形状とするとともに１×２ｍｍ²程度の代表的な寸法とする。
均一層３の非マスク区域を反応性イオンエッチングまたは湿潤エッチングによって２５μｍの深さまでエッチング除去する。これがため、基板１は、図２の斜視図および図３の簡単な断面図（図２のIII-III線上の断面図）で示すような表面突出部５および介在スペース（セル）７の直交パターンを設けることになる。斯くしてパターン化された基板９は後述するように、本発明方法に用いるに好適である。
図４に示すように、基板９には導電材料（例えばＡｌ，ＣｕまたはＴａのような金属）の第１層１３をＰＶＤ技術を用いて設ける。説明の便宜上、基板１および突出部５の網掛けは省略している。この第１層１３は、基板９の面に対し垂直でない鋭角θ（ここではほぼ５０°）をなす方向Ａ（破線に平行）から堆積する。しかし、この方向Ａは突出部５の縁部１１に垂直に延在させるのが好適である。この第１層１３は、シャドウ効果のため連続したものとならず突出部５の影になる部分で規則的な間隔で中断されるようになる。この第１層１３の好適な厚さは１００ｎｍ程度である。
図５はＳｉＯ₂，Ｓｉ₃Ｎ₄，Ｔａ₂Ｏ₅のような絶縁（誘電体）材料の層１５を設けた後の図４の基板全体を示す。前述した第１層１３と異なり、この層１５は連続層とする。かかる連続層は特に図４に示す方向Ａから絶縁材料を堆積すると同時に基板９をその面に垂直な軸線１７を中心として回転させることによって得ることができる。層１５の好適な厚さは１００ｎｍ程度とする。
図６に示すように、基板９には導電材料の第２層１９を設ける。この第２層１９は、この場合も、基板９の面に対し垂直でない鋭角θ（ここではほぼ５０°）をなす方向Ｂ（破線に平行）から堆積する。この方向Ｂは図４の方向Ａと共平面とする。第２層１９を一旦堆積した後に、図５につき上述したのと同様の処理により、この層１９が図７に示すように絶縁材料の層２１の下側に覆われるようにする。
図４および５に示す処理ステップを図８および９においてもそれぞれ順次に繰返し、それぞれ（方向Ａから堆積された）導電層２３および絶縁層２５の順次の被着として示す。所望に応じ、図６および７に示す処理ステップを繰返し、これを続けてさらに多くの層を設けることができる。
図１０に示すように、基板９上の層１３，１５，１９，２１，２３，２５の全体を、基板９の平面に平行で、（この特定の場合には）図３に示す突出部５の頂面と空間的に一致するレベルＬｏまで切下げる。この平坦化処理によって層１３，１５，１９，２１，２３，２５のそれぞれの露出縁部１１３，１１５，１１９，１２１，１２３および１２５をそれぞれ具える平坦化表面２７を露出する。
図１１は全表面に亘って絶縁材料（例えば、ＳｉＯ₂またはＳｉ₃Ｎ₄）のブランケッティング層２９を堆積した後の図１０の基板全体を示す。このブランケッティング層２９はμ程度の厚さのみを必要とし、例えばスパッタリング堆積または蒸着によって設けることができる。
図１２に示すように、このブランケッティング層２９は選択的にエッチング除去してこれに複数の接点窓３１，３１′を形成する。この処理は例えばリソグラフィおよび湿潤エッチングの組合せを用いて実施することができる。この接点窓３１は縁部１１９上に位置させ、接点窓３１′は縁部１１３、１２３上に位置させる。
図１３は接点窓３１，３１′に局部電気接点層３３，３３′をそれぞれ設けた後の図１２の基板全体を示す。これらの層３３，３３′はＣｕ，ＡｕまたはＰｂＳｎ合金を具え、例えばマスクまたはスクリーン印刷技術を用いて設けることができる。或は又、これら層はブランケッティング層２９および接点窓３１，３１′全体を金属材料のブランケッティング層で被覆し、次いでこの層の過剰区域をエッチング除去して島状の層３３，３３′のみを残存させるようにして設けることができる。層３３，３３′のかかる空間的な配列のため、層３３によって導電層１９の縁部１１９への電気接点が形成され、層３３′によって導電層１３，２３のそれぞれの縁部１１３，１２３への電気接点が形成される。所望に応じ、層３３，３３′はこれらを他の金属材料のガルバニック堆積用の基部として用いることによって肉厚とすることができる。かかる例を図１４に示し、図１４において、接点パッド３５，３５′は層３３，３３′上にそれぞれ電解堆積して形成する。
接点パッド３５，３５′を形成した後、基板９を、表面突出部５を垂直に二分するラインＬ₁に沿ってのこ引きする。この処理の結果、図１５に示される構成部品のような複数の個別の多層構成部品３７となる。その“頂部接点”３５，３５′によって、即ち、両電気接点が構成部品の片側の単一面に特徴的に位置していると云う事実によって、かかる構成部品はそれ自体表面実装されるようになる。このことは、プリント回路板上の対応して配置されている２つのはんだ被覆パッド上に接点３５，３５′が位置するように、構成部品３７をプリント回路板上に配置し、その後（例えば）リフローはんだ技術によって構成部品３７を固定することにより達成することができる。
上述した構成部品３７は多層コンデンサとして用いることができる。その理由はこの構成部品３７が金属材料および誘電体材料（例えば、ＡｌおよびＳｉＯ₂の各々）の交互に堆積された層を具え、順次の導電層がそれぞれ反対側の電気接点に交互に接続されているからである。
実施例２
実施例１において、絶縁層１５，２１，２５がドープされたＢｂＴｉＯ₃またはＰｂＴｉＯ₃（ペロブスカイト型構造）のような圧電材料を有するようにすれば、形成された電子構成部品３７を多層圧電アクテュエータとして用いることができるようになる。
実施例３
図１６は正六角形壁部の形状の表面突出部４５を有するプレーナ基板４１の一部分の平面図である。かかる基板を用いることによって３端子電子多層装置の製造に本発明方法を適用することができる。
突出部４５の縁部４５ａ，４５ｂ，４５ｃは図示した六角形状の中心Ｃhに対し対称に配置されている。縁部４５ａの場合には、導電材料の層４１３ａは、縁部４５ａに垂直であるが基板４１の面に対し垂直でない角度θをなす方向ａから堆積する。斯くして形成された層４１３ａ（図の陰影部）は縁部４５ａと接触するが縁部４５ｂ，４５ｃとは接触しない。
同様に方向ｂまたはｃから堆積することによって縁部４５ｂまたは４５ｃのそれぞれにのみ接触する導電材料の同様の層を設けることができる。基板４１を、中心点Ｃhを通りその面に垂直な軸線を中心として回転可能とする場合には、かかる層の全てを単一の空間的に固定されたソースから堆積することができ、この際基板４１は順次の導電層の堆積の間に１２０°回転させるようにする。
最終製品としての３端子装置は、例えば、（Ｉ）センサ電極内蔵の圧電アクテュエータ；または（II）順次の導電層をそれぞれ正電位、接地電位および負電位に接続するようにした減結合コンデンサ；として用いることができる。
実施例４
図１７は本発明方法を実行し得る簡単な堆積装置の構成を示す。
片側に表面突出部の所望のパターンを有する基板２をその面に垂直な軸線４を中心として回転可能に装着する。この基板２は互いに併置された２つのソース６，８のいずれからも堆積フラックスによってアクセス可能とする。ソース６は絶縁材料を含むが、ソース８は導電材料を含む。これがため、ソース６，８の各々はその堆積フラックスの方向が基板２の面に対しある角度θを成すように配向する。
本例では、可動シャッタ１０を用いて、任意の所定時間にソース６，８の一方からのフラックスのみが基板２に到達し得るようにする。ソース６から堆積を行う場合には、基板２は軸線４を中心として連続的に回転させて基板表面を絶縁材料で連続的に被覆し得るようにする。他方、ソース８から堆積を行う場合には、基板２を静止状態に保持する。しかし、ソース８からの順次の堆積の間には基板２を単一方向に角度φだけ回転させる。この角度φの値は実施例１における２端子装置に対しては１８０°とし、実施例３における３端子装置に対しては１２０°とする。
【図面の簡単な説明】
図１は選択エッチング処理を施す前の複合基板を示す断面図である。
図２は選択エッチング処理によって表面突出部の規則的なパターンを発生させた後の図１の基板全体を示す斜視図である。
図３は図２のIII−III線上で切断した場合の図２の基板の線図的断面図である。
図４は導電材料の第１層を基板に垂直でない方向に堆積した後の図３の基板全体を示す断面図である。
図５は絶縁材料の第１ブランケッティング層で被覆した後の図４の基板全体を示す断面図である。
図６は導電材料の第２層を基板に垂直でない方向に堆積した後の図５の基板全体を示す断面図である。
図７は絶縁材料の第２ブランケッティング層で被覆した後の図６の基板全体を示す断面図である。
図８は導電材料の第３層を基板に垂直でない方向に堆積した後の図７の基板全体を示す断面図である。
図９は絶縁材料の第３ブランケッティング層で被覆した後の図８の基板全体全体を示す断面図である。
図１０は平坦化処理を施した後の図９の基板全体を示す断面図である。
図１１は絶縁材料のブランケッティング層で被覆した後の図１０の基板全体を示す断面図である。
図１２は絶縁材料のブランケッティング層に局部接点窓をエッチングした後の図１１の基板全体を示す断面図である。
図１３は接点窓に電気接点層を設けた後の図１２の基板全体を示す断面図である。
図１４は存在する接点層上に接点パッドをガルバニック成長させた後の図１３の基板全体を示す断面図である。
図１５は図１４の基板全体を適宜に破断することにより得た本発明による個別の多層構成部品を示す断面図である。
図１６は正六角形壁部の形状の表面突出部を有するプレーナ基板面を示す平面図である。
図１７は本発明方法を実施することにより堆積を行う装置の代表的な構成を示す線図である。

Claims

複数の電子多層構成部品を製造するに当たり、各々が交互に積層された導電層および絶縁層を具え、これら導電層を周期的に順次の配列により電子多層構成部品の種々の端部に電気的に接続するものにおいて、
（ａ）片側面に表面突出部の規則的なパターンを有する基板を設け、
（ｂ）個々の構成部品は前記突出部によって画成された介在空所に堆積し、
（ｃ）多層構成部品の所定端部へ接続する導電層を、絶縁層端部を画成する前記表面突出部に向かって延在する方向であって基板表面に対し９０°以下の角度で堆積し、
（ｄ）各絶縁層は前の導電層を完全に被覆するように堆積し、
（ｅ）所望の多層構成部品の堆積後、堆積を行った基板の側を平坦化して各導電層の一端が露出するようにし、
（ｆ）選択された露出端部群をその上に被覆された導電材料の接触体の堆積によって相互接続し、
（ｇ）前記基板を前記表面突出部に沿って切断することによって完全に個別の多層構成部品に互いに分離する、
ようにしたことを特徴とする複数の電子多層構成部品の製造方法。
エッチング技術により基板材料をパターン状に選択除去して前記表面突出部が設けられた基板を用いることを特徴とする請求項１に記載の複数の電子多層構成部品の製造方法。
前記基板表面に対し９０°以下の角度で絶縁層を堆積するとともに、前記基板をその面にほぼ垂直な軸線を中心として回転させるようにしたことを特徴とする請求項１または２に記載の複数の電子多層構成部品の製造方法。
前記基板の切断は、のこびき、ダイシング及びレーザースクライブ技術より成る群から選択された破断技術によって行うことを特徴とする請求項１〜３の何れかの項に記載の複数の電子多層構成部品の製造方法。
請求項１〜４の何れかの項に記載の複数の電子多層構成部品の製造方法を用いて製造された多層構成部品
請求項１に記載の多層構成部品の製造方法を適用するのに適した基板であって、当該基板の少なくとも一方の側に規則的なパターンの表面突出部が設けられた基板。