JPH08139329A - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ゲート電極を形成する際のエッチング残留物
が、多結晶シリコン活性層の端部に残ることを防止した
ｐ−ＳｉＴＦＴの製造方法を提供する。 【構成】 本発明においては、絶縁性基板１９上に多結
晶シリコン薄膜２０を成膜した後、 900〜1000℃の温度
条件で熱酸化を行い酸化シリコン薄膜２１を成膜する。
次いでその上に、多結晶シリコン層を形成した後島状に
エッチングする。次に熱酸化を行ない、多結晶シリコン
の島２２の表面に熱酸化膜２３を成膜すると同時に、島
の直下を除く１層目の多結晶シリコン薄膜２０を全て熱
酸化する。次いで、その上にゲート電極２６を形成し、
Ｐイオンを注入してゲート電極、ソース、ドレインの各
領域を低抵抗化した後、層間絶縁層２７を形成しこれに
コンタクトホール２８を開口してから、Ａｌ電極２９を
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多結晶シリコン薄膜ト
ランジスタの製造方法に関する。

【０００２】

【従来の技術】一般に薄膜トランジスタ（以下、ＴＦＴ
と示す。）は、絶縁性基板上に薄膜形成技術を駆使して
集積形成できることから、アクティブマトリクス型液晶
表示装置の駆動素子（スイッチング素子）として広く使
用されている。

【０００３】その中でも、半導体として多結晶シリコン
を使用したＴＦＴ（以下、ｐ−ＳｉＴＦＴと略称する）
は、非晶質（アモルファス）シリコンを用いたＴＦＴと
比較して、高い電子移動度を有し、周辺回路をマトリク
ス基板上に集積一体化できることから、小型化が可能で
小型高精細の液晶パネルを実現することができる。した
がって、この特徴を利用して、近年ｐ−ＳｉＴＦＴを用
いたプロジェクション型ＨＤＴＶやビデオカメラ用のビ
ューファインダー等の開発が進められている。

【０００４】このようなｐ−ＳｉＴＦＴは、従来から以
下に示すように製造されている。

【０００５】すなわち、石英基板のような絶縁性基板上
に多結晶シリコン薄膜を成膜し、それをケミカルドライ
エッチング（chemical dry etching、以下ＣＤＥと示
す。）法や反応性イオンエッチング（ reactiv ion etc
hing、以下ＲＩＥと示す。）法によってエッチングし
て、多結晶シリコンの島を形成する。

【０００６】次に、その多結晶シリコンの島に熱酸化を
施して、その表面に熱酸化膜（ゲート絶縁膜）を形成す
る。そして、その上にさらに多結晶シリコンを成膜しパ
ターニングしてゲート電極を形成する。

【０００７】次いで、セルフアライン（自己整合）によ
るイオン注入法により、多結晶シリコンの島にソース、
ドレイン領域を形成するとともに、ゲート電極、補助容
量線の低抵抗化を行なった後、層間絶縁層として酸化シ
リコンの薄膜を形成し、これにコンタクトホールを穿設
した後、Ａｌ等の金属電極を形成する。このような工程
によってｐ−ＳｉＴＦＴが作製される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の製造方法においては、以下に示すような問
題点があった。

【０００９】すなわち、図３（ａ）に示すように、絶縁
性基板１上に成膜された多結晶シリコン薄膜をＣＤＥ法
やＲＩＥ法によりエッチングして、多結晶シリコンの島
２を形成する。その際に、オーバーエッチングによって
下地の絶縁性基板１の一部もエッチングされるため、こ
の状態で熱酸化を行なうと、上方向や横方向からだけで
なく下方向からも酸化が進行し、図３（ｂ）に示すよう
に、多結晶シリコンの島２の端部に反り上がりが生じ
る。

【００１０】そして、次工程で第２の多結晶シリコン薄
膜をエッチングしてゲート電極３を形成する際に、図３
（ｃ）に示すように、多結晶シリコンの島２の反り上が
った端部の下に、エッチングの残留物４が残ってしま
う。なお、符号５は、酸化シリコンからなる熱酸化膜を
示す。

【００１１】そのため、このようなｐ−ＳｉＴＦＴを、
例えば液晶表示装置の駆動素子として使用した場合に、
次のような問題が発生する。

【００１２】図４（ａ）は、液晶表示装置のＴＦＴアレ
イの画素部の構造を示す平面図である。この図におい
て、符号６は多結晶シリコンの島を示し、この島６の上
にゲート絶縁膜（図示を省略）を介してゲート電極７ａ
およびゲート線７ｂが配設されている。また、符号８は
補助容量部を示し、これは、ゲート線７ｂと同層に形成
されている補助容量線９を絶縁膜（図示を省略）を介し
て設けることにより形成されている。さらに、符号１０
は信号線を示し、１１は透明電極（画素電極）を示す。

【００１３】このような従来のＴＦＴアレイにおいて
は、多結晶シリコンの島６の端部に、図３（ｃ）に示し
たようなゲート電極７ａを構成する多結晶シリコンの残
留物４が残っていると、例えばゲート線７ｂと補助容量
線９が短絡してしまうという問題がある。また、図４
（ｂ）に示すような活性層を同じ多結晶シリコンの島６
に持つＴＦＴでは、ゲート線７ｂどうしが短絡してしま
うという問題がある。このように、残留物４に起因し
て、ＴＦＴアレイの構造物（ゲート線７ｂや補助容量線
９など）が短絡不良を起こすという問題があった。

【００１４】本発明はこのような問題を解決するために
なされたもので、熱酸化により多結晶シリコンの島に生
じる反り上がり端部の下側に、ゲート電極を形成する際
のエッチングの残留物が入り込むことを防いで、短絡不
良を解消したｐ−ＳｉＴＦＴの製造方法を提供すること
を目的とする。

【００１５】

【課題を解決するための手段】本発明のｐ−ＳｉＴＦＴ
の製造方法は、絶縁性基板上に第１のシリコン薄膜を形
成する工程と、前記第１のシリコン薄膜上に酸化シリコ
ン薄膜を形成する工程と、前記酸化シリコン薄膜上に多
結晶シリコン層を形成する工程と、前記多結晶シリコン
層を島状に加工する工程と、熱酸化を行ない前記多結晶
シリコンの島の表面に熱酸化膜を形成すると同時に、前
記島の下層の前記第１のシリコン薄膜に熱酸化を施す工
程と、前記表面に熱酸化膜が形成された多結晶シリコン
の島の上に、ゲート電極を形成するとともに該島にソー
ス、ドレイン領域を形成する工程と、前記島の上を含む
前記熱酸化膜の上に層間絶縁層を形成してコンタクトホ
ールを開口し、ソース、ドレイン電極を形成する工程と
を含むことを特徴とする。

【００１６】本発明において、絶縁性基板上に形成する
第１のシリコン薄膜の膜厚は、 500nm以下とし、かつこ
のシリコン薄膜を、温度 900〜1000℃の条件で熱酸化す
ることにより、シリコン薄膜上に酸化シリコンの薄膜を
形成することが望ましい。

【００１７】膜厚および熱酸化の好ましい条件を上記範
囲としたのは、以下に示す理由による。すなわち、本発
明の方法においては、第１の熱酸化により形成された酸
化シリコン薄膜上に、活性層となる多結晶シリコン層を
成膜、パターニングして島を形成した後、第２の熱酸化
を行ない、多結晶シリコンの島に熱酸化膜を形成すると
同時に、島の下層に残存している第１のシリコン薄膜の
ほぼ全体を熱酸化し、それにより多結晶シリコンの島の
周辺部の酸化シリコン膜を盛り上げ、盛り上った酸化シ
リコン膜により島の端部を覆うように構成されている。

【００１８】そして、第１のシリコン薄膜の膜厚および
その熱酸化の条件が上記範囲にあるとき、第１のシリコ
ン薄膜の上に適当な厚さの酸化シリコン薄膜が形成され
るとともに、その下層に第１のシリコン薄膜が適当な厚
さだけ残り、この残った第１のシリコン薄膜が熱酸化を
受けて膨脹することで、多結晶シリコン島の反り上がっ
た端部を埋めることになる。

【００１９】

【作用】本発明の方法においては、まず図１（ａ）に示
すように、絶縁性基板１２上に第１のシリコン薄膜１３
が所定の膜厚で成膜された後、このシリコン薄膜１３が
適当な条件で第１の熱酸化を受けることで、酸化シリコ
ン薄膜１４が形成される（図１（ｂ））。次に、図１
（ｃ）に示すように、酸化シリコン薄膜１４上に活性層
となる多結晶シリコン層が形成され、所定の形状にパタ
ーニングされて多結晶シリコンの島１５が形成される。
次いで、第２の熱酸化を行なうと、図１（ｄ）に示すよ
うに、多結晶シリコンの島１５の表面にゲート絶縁膜と
なる熱酸化膜１６が形成される。同時に、多結晶シリコ
ンの島１５の下層の第１のシリコン薄膜１３が、島の直
下の部分１７を除いてほぼ全体が熱酸化され、酸化シリ
コン膜１８となる。このシリコン薄膜１３が熱酸化によ
り酸化シリコンになるとき約２倍に体積が膨脹するた
め、その結果形成された酸化シリコン膜１８は多結晶シ
リコンの島１５を埋め込む形で生成する。したがって、
熱酸化によって多結晶シリコンの島１５の端部に反り上
がりが生じても、その下部には酸化シリコン膜１８が埋
入しているので隙間はなくなる。これにより、後工程で
ゲート電極を形成する際に、そのエッチング時の残留物
が多結晶シリコンの島１５の端部に残ることが全くなく
なる。

【００２０】

【実施例】以下、本発明の実施例について説明する。

【００２１】図２は、本発明の製造方法をｎチャンネル
ＭＯＳＴＦＴの製造に適用した実施例の製造工程を示す
断面図である。

【００２２】実施例においては、図２（ａ）に示すよう
に、石英基板のような絶縁性基板１９上に、減圧ＣＶＤ
（ Chemical Vapor Deposition）装置を用いジシランガ
スの熱分解法により、成膜温度 600℃で膜厚30nmの多結
晶シリコン薄膜２０を成膜した後、酸化炉に入れ 900
℃、100%酸素雰囲気で熱酸化を行い、多結晶シリコン薄
膜２０の上に膜厚30nmの酸化シリコン薄膜２１を成膜す
る（図２（ｂ））。

【００２３】次いで、図２（ｃ）に示すように、酸化シ
リコン薄膜２１の上に、減圧ＣＶＤ装置を用い成膜温度
510℃でジシランガスの熱分解法により、膜厚 100nmの
非晶質シリコン層を成膜した後、拡散炉で 600℃、25時
間のアニールを行ない固相成長法により結晶化すること
で、多結晶シリコン層を形成する。そして、この多結晶
シリコン層をＣＤＥ法等により所定のパターンにエッチ
ングして、多結晶シリコンの島２２を形成する。

【００２４】次に、図２（ｄ）に示すように、酸化炉
（ほぼ100%酸素雰囲気）により成膜温度 900℃で熱酸化
を行ない、多結晶シリコンの島２２の表面に膜厚70nmの
熱酸化膜（酸化シリコン膜）２３を成膜する。このとき
同時に、多結晶シリコン島２２の直下の部分２４を除く
第１層目の多結晶シリコン薄膜２０を全て熱酸化する。

【００２５】因みに、本発明者らが行なった実験では、
多結晶シリコンの熱酸化膜２３を70nmの厚さに成膜する
ために要する時間は、ほぼ100%酸素雰囲気中、温度 900
℃で約 6時間である。また、膜厚30nmの酸化シリコン膜
２１が付いている状態から、その下層の熱酸化されずに
残っている多結晶シリコン薄膜２０を熱酸化して30nm厚
の熱酸化膜にするのに要する時間は、約 2時間40分であ
る。したがって、多結晶シリコンの島２２に膜厚70nmの
熱酸化膜２３を形成するに要する時間で、１層目の多結
晶シリコン薄膜２０は、島２２の直下を除いて全て熱酸
化されて、これと酸化シリコン薄膜２１とを併せて厚い
酸化シリコン膜２５が形成される。

【００２６】なお、１層目の多結晶シリコン薄膜２０に
おいて島２２の直下の部分は、通常熱酸化の進行が遅れ
るので、多結晶シリコンのままで残るが、これを積極的
に遮光膜として残すことができるのは言うまでもない。

【００２７】次いで、図２（ｅ）に示すように、熱酸化
膜２３の上に減圧ＣＶＤ装置を用いて多結晶シリコンを
膜厚 500nmに成膜し、これをパターニングしてゲート電
極２６を形成した後、イオン注入装置によってＰイオン
を注入し、ゲート電極、ソース領域、ドレイン領域の各
部位をそれぞれ低抵抗化する。

【００２８】その後、図２（ｆ）に示すように、減圧Ｃ
ＶＤ装置により層間絶縁層２７として膜厚 500nmの酸化
シリコン膜を成膜した後、これにコンタクトホール２８
を開口する。

【００２９】しかる後、図２（ｇ）に示すように、層間
絶縁層２７の上にＡｌを成膜し、これをパターニングし
て電極２９を形成し、ｐ−ＳｉＴＦＴの主要部が完成す
る。

【００３０】このように構成される実施例により製造さ
れるｐ−ＳｉＴＦＴには、多結晶シリコンをエッチング
してゲート電極を形成する際のエッチング残りは無い。
したがって、このｐ−ＳｉＴＦＴを液晶表示装置の駆動
素子として使用した場合に、ゲートエッチング時の残り
に起因した不良が発生することがなくなる。

【００３１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ゲート電極エッチング時におけるゲート残り
のないｐ−ＳｉＴＦＴが得られる。したがって、このよ
うなｐ−ＳｉＴＦＴを液晶表示装置等の駆動素子として
用いることで、ゲート線どうし、あるいはゲート線と補
助容量線との導通短絡による不良の発生を防止すること
ができる。

【００３２】また、多結晶シリコン活性層の下に残った
第１のシリコン薄膜は、下からの光を吸収して、ｐ−Ｓ
ｉＴＦＴの光リーク電流を抑える効果も有している。

【図面の簡単な説明】

【図１】本発明のｐ−ＳｉＴＦＴの製造方法において、
多結晶シリコンの島の熱酸化によりゲート絶縁膜を形成
する際の、第１のシリコン薄膜の作用を説明するための
断面図。

【図２】本発明をｎチャンネルＭＯＳＴＦＴの製造に適
用した実施例の各工程を示す断面図。

【図３】従来のｐ−ＳｉＴＦＴの製造方法において、多
結晶シリコンの島の端部が反り上がりゲート残りが生じ
る様子を示す断面図。

【図４】液晶表示装置のＴＦＴアレイの画素部の構造を
示す平面図。

【符号の説明】

１２、１９……絶縁性基板 １３、２０……第１のシリコン薄膜 １４、２１……酸化シリコン薄膜 １５、２２……多結晶シリコンの島 １６、２３……熱酸化膜 １８、２５……酸化シリコン膜 ２６……ゲート電極 ２７……層間絶縁層 ２８……コンタクトホール ２９……Ａｌ電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に第１のシリコン薄膜を形
   成する工程と、 前記第１のシリコン薄膜上に酸化シリコン薄膜を形成す
   る工程と、 前記酸化シリコン薄膜上に多結晶シリコン層を形成する
   工程と、 前記多結晶シリコン層を島状に加工する工程と、 熱酸化を行ない前記多結晶シリコンの島の表面に熱酸化
   膜を形成すると同時に、前記島の下層の前記第１のシリ
   コン薄膜に熱酸化を施す工程と、 前記表面に熱酸化膜が形成された多結晶シリコンの島の
   上に、ゲート電極を形成するとともに該島にソース、ド
   レイン領域を形成する工程と、 前記島の上を含む前記熱酸化膜の上に層間絶縁層を形成
   してコンタクトホールを開口し、ソース、ドレイン電極
   を形成する工程と、を含むことを特徴とする多結晶シリ
   コン薄膜トランジスタの製造方法。
2. 【請求項２】 前記多結晶シリコンの島の熱酸化におい
   て、該島の直下に前記第１のシリコン薄膜を残すことを
   特徴とする請求項１記載の多結晶シリコン薄膜トランジ
   スタの製造方法。
3. 【請求項３】 前記第１のシリコン薄膜の膜厚が 500nm
   以下であり、かつこのシリコン薄膜を、温度 900〜1000
   ℃の条件で熱酸化して酸化シリコン薄膜を形成すること
   を特徴とする請求項１または２記載の多結晶シリコン薄
   膜トランジスタの製造方法。