JPH0813165A - シリコンのエッチング方法 - Google Patents
シリコンのエッチング方法Info
- Publication number
- JPH0813165A JPH0813165A JP6173467A JP17346794A JPH0813165A JP H0813165 A JPH0813165 A JP H0813165A JP 6173467 A JP6173467 A JP 6173467A JP 17346794 A JP17346794 A JP 17346794A JP H0813165 A JPH0813165 A JP H0813165A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- potential
- substrate
- solution
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/12—Etching of semiconducting materials
Abstract
(57)【要約】
【目的】 原子オーダの平坦性を保ちながら一層ごとに
エッチングし、平坦度の高い表面をもつシリコン基板を
得る。 【構成】 ＮＨ4 Ｆ溶液に浸漬したＳｉ基板にレストポ
テンシャル以下の電位を印加し、Ｓｉ基板をエッチング
する。ＮＨ4 Ｆ溶液としては、ＮＨ4 Ｆの濃度が１０Ｍ
以下である。また、シリコン基板に印加する電位は、レ
ストポテンシャルからレストポテンシャルより−１．５
Ｖvs. ＳＣＥカソード側の範囲にある。 【効果】 原子レベルでの平坦度をもつことから、微細
加工に適したシリコン基板となる。
エッチングし、平坦度の高い表面をもつシリコン基板を
得る。 【構成】 ＮＨ4 Ｆ溶液に浸漬したＳｉ基板にレストポ
テンシャル以下の電位を印加し、Ｓｉ基板をエッチング
する。ＮＨ4 Ｆ溶液としては、ＮＨ4 Ｆの濃度が１０Ｍ
以下である。また、シリコン基板に印加する電位は、レ
ストポテンシャルからレストポテンシャルより−１．５
Ｖvs. ＳＣＥカソード側の範囲にある。 【効果】 原子レベルでの平坦度をもつことから、微細
加工に適したシリコン基板となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイス製造プ
ロセスにおける微細加工等に必要な原子レベルでの加工
を可能にするシリコンのエッチング方法に関する。
ロセスにおける微細加工等に必要な原子レベルでの加工
を可能にするシリコンのエッチング方法に関する。
【０００２】
【従来の技術】半導体デバイスを製造する際、半導体基
板を所定の表面状態に調製するためエッチングが採用さ
れている。エッチングは、湿式法と乾式法に大別され
る。乾式法としては、エネルギー粒子の照射が必要とさ
れることから、素子特性に悪影響を与える静電破壊や歪
み等の問題が生じやすい。湿式法は、酸化膜の付着，溶
液中の不純物による汚染等の欠点があるものの、化学的
反応により半導体基板を表面処理することから、本質的
にダメージの少ない加工方法である。湿式法の欠点であ
る清浄度低下を防止する手段として、Ｓｉの最表面にあ
る未結合手を水素で終端させ、自然酸化膜の形成を抑制
すること等が開発されている。また、使用する純水の純
度が高くなるに従い、不純物汚染の問題は解消されつつ
ある。湿式法でＳｉ基板を洗浄する代表的なものに、次
のＲＣＡ法がある。
板を所定の表面状態に調製するためエッチングが採用さ
れている。エッチングは、湿式法と乾式法に大別され
る。乾式法としては、エネルギー粒子の照射が必要とさ
れることから、素子特性に悪影響を与える静電破壊や歪
み等の問題が生じやすい。湿式法は、酸化膜の付着，溶
液中の不純物による汚染等の欠点があるものの、化学的
反応により半導体基板を表面処理することから、本質的
にダメージの少ない加工方法である。湿式法の欠点であ
る清浄度低下を防止する手段として、Ｓｉの最表面にあ
る未結合手を水素で終端させ、自然酸化膜の形成を抑制
すること等が開発されている。また、使用する純水の純
度が高くなるに従い、不純物汚染の問題は解消されつつ
ある。湿式法でＳｉ基板を洗浄する代表的なものに、次
のＲＣＡ法がある。
【０００３】［予備洗浄］必要に応じて採用される工程
であり、プラズマ酸化，レジスト有機溶剤，加熱したＨ
2 Ｏ2 −Ｈ2 ＳＯ4 混合液等で基板表面からフォトレジ
スト等を除去する。 ［ＳＣ−１洗浄］石英ビーカに収容したＨ2 Ｏ−Ｈ2 Ｏ
2 −Ｈ2 ＳＯ4 混合液を撹拌しながら、Ｓｉ基板を浸漬
する。混合液を７５〜８０℃に加熱しながらＳｉ基板を
数分間処理した後、超純水を流し続け冷却する。そし
て、Ｓｉ基板をリンスタンクに移し、超純水でリンスす
る。 ［表面自然酸化膜除去］洗浄したＳｉ基板を直ちにＨ2
Ｏ−ＨＦ混合液に浸漬する。このとき、基板表面が混合
液を弾くことによって、自然酸化膜が除去されたことが
判る。その後、Ｓｉ基板を超純水でリンスし、表面を乾
燥させることなく次のＳＣ−２洗浄工程に移る。
であり、プラズマ酸化，レジスト有機溶剤，加熱したＨ
2 Ｏ2 −Ｈ2 ＳＯ4 混合液等で基板表面からフォトレジ
スト等を除去する。 ［ＳＣ−１洗浄］石英ビーカに収容したＨ2 Ｏ−Ｈ2 Ｏ
2 −Ｈ2 ＳＯ4 混合液を撹拌しながら、Ｓｉ基板を浸漬
する。混合液を７５〜８０℃に加熱しながらＳｉ基板を
数分間処理した後、超純水を流し続け冷却する。そし
て、Ｓｉ基板をリンスタンクに移し、超純水でリンスす
る。 ［表面自然酸化膜除去］洗浄したＳｉ基板を直ちにＨ2
Ｏ−ＨＦ混合液に浸漬する。このとき、基板表面が混合
液を弾くことによって、自然酸化膜が除去されたことが
判る。その後、Ｓｉ基板を超純水でリンスし、表面を乾
燥させることなく次のＳＣ−２洗浄工程に移る。
【０００４】［ＳＣ−２洗浄］石英ビーカに収容したＨ
2 Ｏ−Ｈ2 Ｏ2 −ＨＣｌを７５〜８０℃に加熱し、Ｓｉ
基板を十数分間浸漬する。そして、超純水の供給によっ
て冷却した後、Ｓｉ基板を超純水でリンスする。 ［乾燥］Ｓｉ基板を入れたホルダを遠心乾燥機に装入
し、８０〜８５℃に加温した超純水で回転リンスする。
そして、Ｓｉ基板をイソプロピルアルコールの高温蒸気
で乾燥する。
2 Ｏ−Ｈ2 Ｏ2 −ＨＣｌを７５〜８０℃に加熱し、Ｓｉ
基板を十数分間浸漬する。そして、超純水の供給によっ
て冷却した後、Ｓｉ基板を超純水でリンスする。 ［乾燥］Ｓｉ基板を入れたホルダを遠心乾燥機に装入
し、８０〜８５℃に加温した超純水で回転リンスする。
そして、Ｓｉ基板をイソプロピルアルコールの高温蒸気
で乾燥する。
【０００５】
【発明が解決しようとする課題】ＲＣＡ法では、ＨＦ水
溶液を使用した酸化膜除去工程が組み込まれている。Ｓ
ｉ基板は、ＨＦとの化学反応によって酸化膜が除去され
るものの、表面は、数ナノメータレベルの凹凸が発生す
る。この種の凹凸は、後続する微細加工に不適なものと
なり、微細加工に使用されるＳｉ基板の歩留まりを低下
させる。Ｓｉ基板の表面は、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．６０（１９９２）第２５３４〜２５３６頁に記載
されているように、ＮＨ4 Ｆ溶液中でＳｉをエッチング
することにより、原子オーダーで平坦化される。ＨＦ溶
液に比較してＮＨ4 Ｆ溶液では、Ｓｉをエッチングする
際に面方位によって反応性が非常に異なるためと考えら
れる。本発明は、このＮＨ4 Ｆを含む溶液を使用したエ
ッチングの長所を活用し、更に電位制御を行うことによ
って原子層単位でのエッチング量や速度の制御を可能に
することを目的とする。
溶液を使用した酸化膜除去工程が組み込まれている。Ｓ
ｉ基板は、ＨＦとの化学反応によって酸化膜が除去され
るものの、表面は、数ナノメータレベルの凹凸が発生す
る。この種の凹凸は、後続する微細加工に不適なものと
なり、微細加工に使用されるＳｉ基板の歩留まりを低下
させる。Ｓｉ基板の表面は、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．６０（１９９２）第２５３４〜２５３６頁に記載
されているように、ＮＨ4 Ｆ溶液中でＳｉをエッチング
することにより、原子オーダーで平坦化される。ＨＦ溶
液に比較してＮＨ4 Ｆ溶液では、Ｓｉをエッチングする
際に面方位によって反応性が非常に異なるためと考えら
れる。本発明は、このＮＨ4 Ｆを含む溶液を使用したエ
ッチングの長所を活用し、更に電位制御を行うことによ
って原子層単位でのエッチング量や速度の制御を可能に
することを目的とする。
【０００６】
【課題を解決するための手段】本発明のエッチング方法
は、その目的を達成するため、ＮＨ4 Ｆを含む溶液に浸
漬したＳｉ基板にレストポテンシャル以下の電位を印加
し、前記Ｓｉ基板を前記ＮＨ4 Ｆを含む溶液でエッチン
グすることを特徴とする。ＮＨ4 Ｆを含む溶液として
は、ＮＨ4 Ｆの濃度が１０Ｍ以下であることが好まし
い。シリコン基板に印加する電位は、レストポテンシャ
ルからレストポテンシャルより−１．５Ｖカソード側の
範囲にある。
は、その目的を達成するため、ＮＨ4 Ｆを含む溶液に浸
漬したＳｉ基板にレストポテンシャル以下の電位を印加
し、前記Ｓｉ基板を前記ＮＨ4 Ｆを含む溶液でエッチン
グすることを特徴とする。ＮＨ4 Ｆを含む溶液として
は、ＮＨ4 Ｆの濃度が１０Ｍ以下であることが好まし
い。シリコン基板に印加する電位は、レストポテンシャ
ルからレストポテンシャルより−１．５Ｖカソード側の
範囲にある。
【０００７】
【作用】ｎ型シリコンを暗所で０．２７ＭのＮＨ4 Ｆ溶
液に浸漬したとき、図１に示す電流電位曲線が得られ
る。図１は、シリコンに印加する電位を５０ｍＶ／秒の
速度で掃引した場合の測定結果であり、横軸は飽和カロ
メル電極（ＳＣＥ）を基準としたシリコンの電位，縦軸
はシリコンに流れる電流を示す。シリコンを溶液に浸漬
したとき、電位掃引用回路を結線する前のシリコンの電
位はＳＣＥを基準として電位Ｖ1 （本願明細書では、以
下これを「レストポテンシャル」という）を示す。結線
後、シリコンの電位をレストポテンシャルＶ1 に設定
し、レストポテンシャルＶ1 から電位をカソード側に掃
引すると、シリコンにカソード電流が流れる。しかし、
−１．０５Ｖ vs ＳＣＥ付近からアノード側にシリコン
の電位を掃引すると、レストポテンシャルＶ1 付近から
アノード側ではアノード電流が流れ始める。そして、約
０．８Ｖ vs ＳＣＥまで掃引した後、再びカソード側に
掃引すると、レストポテンシャルＶ1 付近で電流がゼロ
になる。
液に浸漬したとき、図１に示す電流電位曲線が得られ
る。図１は、シリコンに印加する電位を５０ｍＶ／秒の
速度で掃引した場合の測定結果であり、横軸は飽和カロ
メル電極（ＳＣＥ）を基準としたシリコンの電位，縦軸
はシリコンに流れる電流を示す。シリコンを溶液に浸漬
したとき、電位掃引用回路を結線する前のシリコンの電
位はＳＣＥを基準として電位Ｖ1 （本願明細書では、以
下これを「レストポテンシャル」という）を示す。結線
後、シリコンの電位をレストポテンシャルＶ1 に設定
し、レストポテンシャルＶ1 から電位をカソード側に掃
引すると、シリコンにカソード電流が流れる。しかし、
−１．０５Ｖ vs ＳＣＥ付近からアノード側にシリコン
の電位を掃引すると、レストポテンシャルＶ1 付近から
アノード側ではアノード電流が流れ始める。そして、約
０．８Ｖ vs ＳＣＥまで掃引した後、再びカソード側に
掃引すると、レストポテンシャルＶ1 付近で電流がゼロ
になる。
【０００８】図１に示すように、レストポテンシャルＶ
1 よりアノード側では、浸漬したｎ型シリコンにアノー
ド電流が流れる。これは、ｎ型シリコンの表面全体で酸
化及び溶解が同時に進行することに由来する。その結
果、ｎ型シリコンの表面に多数のピットが形成され、エ
ッチング後に凹凸の多い表面になる。このことから、平
坦度の高い表面を得るためには、レストポテンシャルＶ
1 以下の電位をｎ型シリコンに印加する必要があること
が判る。レストポテンシャルＶ1 以下の電位をｎ型シリ
コンに印加すると、表面の酸化反応が抑制されるため、
溶液中に存在するＦ- ，Ｈ+ ，ＯＨ- 等のイオンがシリ
コン表面と反応する。すなわち、最表面のシリコン原子
にイオンが吸着し反応が進行すると、吸着されたシリコ
ン原子とその最近接シリコン原子間の結合が切断され
る。このとき、シリコン結晶の面方位に応じて最表面の
シリコン原子とその最近接シリコン原子間の結合の数が
異なること、イオン吸着の面方位依存性等によって、シ
リコンが１層ごとにエッチングされると考えられる。
1 よりアノード側では、浸漬したｎ型シリコンにアノー
ド電流が流れる。これは、ｎ型シリコンの表面全体で酸
化及び溶解が同時に進行することに由来する。その結
果、ｎ型シリコンの表面に多数のピットが形成され、エ
ッチング後に凹凸の多い表面になる。このことから、平
坦度の高い表面を得るためには、レストポテンシャルＶ
1 以下の電位をｎ型シリコンに印加する必要があること
が判る。レストポテンシャルＶ1 以下の電位をｎ型シリ
コンに印加すると、表面の酸化反応が抑制されるため、
溶液中に存在するＦ- ，Ｈ+ ，ＯＨ- 等のイオンがシリ
コン表面と反応する。すなわち、最表面のシリコン原子
にイオンが吸着し反応が進行すると、吸着されたシリコ
ン原子とその最近接シリコン原子間の結合が切断され
る。このとき、シリコン結晶の面方位に応じて最表面の
シリコン原子とその最近接シリコン原子間の結合の数が
異なること、イオン吸着の面方位依存性等によって、シ
リコンが１層ごとにエッチングされると考えられる。
【０００９】レストポテンシャルＶ1 がエッチングに及
ぼす影響は、他のシリコン基板にも共通する。ただし、
レストポテンシャルＶ1 は、使用するＮＨ4 Ｆの濃度を
始めとするエッチング条件やシリコン基板の種類等によ
って異なる。ＮＨ4 Ｆの濃度が１１Ｍを超えるとエッチ
ングが急速に進行し、 (ＮＨ4 Ｆ)2ＳｉＦ6 等のエッチ
ング生成物が過剰に生成される。そのとき、溶液が過飽
和状態になると、それ以上にエッチングが進行しなくな
ると考えられる。この点で、ＮＨ4 Ｆを含む溶液は、Ｎ
Ｈ4 Ｆ濃度を１１Ｍ以下にする必要がある。他方、過度
に低い電位にシリコン基板を維持すると、シリコン基板
の表面に発生する水素ガスによって表面が覆われ、Ｓｉ
と溶液との反応が妨げられる。このとき、水素ガスが不
均一に表面に発生するため、エッチングされたシリコン
基板の表面凹凸が激しくなる。シリコン基板に印加する
電位をレストポテンシャルＶ 1 から（レストポテンシャ
ルＶ1 −１．５Ｖ）の範囲に維持するとき、水素ガスの
発生による悪影響が抑制される。
ぼす影響は、他のシリコン基板にも共通する。ただし、
レストポテンシャルＶ1 は、使用するＮＨ4 Ｆの濃度を
始めとするエッチング条件やシリコン基板の種類等によ
って異なる。ＮＨ4 Ｆの濃度が１１Ｍを超えるとエッチ
ングが急速に進行し、 (ＮＨ4 Ｆ)2ＳｉＦ6 等のエッチ
ング生成物が過剰に生成される。そのとき、溶液が過飽
和状態になると、それ以上にエッチングが進行しなくな
ると考えられる。この点で、ＮＨ4 Ｆを含む溶液は、Ｎ
Ｈ4 Ｆ濃度を１１Ｍ以下にする必要がある。他方、過度
に低い電位にシリコン基板を維持すると、シリコン基板
の表面に発生する水素ガスによって表面が覆われ、Ｓｉ
と溶液との反応が妨げられる。このとき、水素ガスが不
均一に表面に発生するため、エッチングされたシリコン
基板の表面凹凸が激しくなる。シリコン基板に印加する
電位をレストポテンシャルＶ 1 から（レストポテンシャ
ルＶ1 −１．５Ｖ）の範囲に維持するとき、水素ガスの
発生による悪影響が抑制される。
【００１０】
実施例１：０．２７Ｍ濃度のＮＨ4 Ｆ溶液を用いて、種
々の電位でｎ型シリコンをエッチングした。温度２０℃
に維持したＮＨ4 Ｆ溶液にシリコンを浸漬したところ、
レストポテンシャルは約−０．４７Ｖvs. ＳＣＥであ
り、暗所で図１の電流電位曲線を呈した。シリコンの電
位を−０．３Ｖvs. ＳＣＥに設定すると、エッチングが
急激に進行し、原子オーダーで平坦な表面を得ることが
できなかった。一方、シリコンの電位を−２．０Ｖvs.
ＳＣＥに設定すると、シリコン表面から水素による気泡
が発生し、結果として凹凸の激しい表面となった。シリ
コンの電位を−１．０４Ｖvs. ＳＣＥに設定すると、シ
リコン表面が原子オーダの平坦性を保ちながら、１層ご
とにエッチングされた。このとき、シリコン（１１１）
表面がエッチングされていく過程を、ＳＴＭ（走査型ト
ンネル顕微鏡）で２５秒ごとに観察し、観察結果を図２
に等高線で示した。
々の電位でｎ型シリコンをエッチングした。温度２０℃
に維持したＮＨ4 Ｆ溶液にシリコンを浸漬したところ、
レストポテンシャルは約−０．４７Ｖvs. ＳＣＥであ
り、暗所で図１の電流電位曲線を呈した。シリコンの電
位を−０．３Ｖvs. ＳＣＥに設定すると、エッチングが
急激に進行し、原子オーダーで平坦な表面を得ることが
できなかった。一方、シリコンの電位を−２．０Ｖvs.
ＳＣＥに設定すると、シリコン表面から水素による気泡
が発生し、結果として凹凸の激しい表面となった。シリ
コンの電位を−１．０４Ｖvs. ＳＣＥに設定すると、シ
リコン表面が原子オーダの平坦性を保ちながら、１層ご
とにエッチングされた。このとき、シリコン（１１１）
表面がエッチングされていく過程を、ＳＴＭ（走査型ト
ンネル顕微鏡）で２５秒ごとに観察し、観察結果を図２
に等高線で示した。
【００１１】図２の（１）及び（２）は、それぞれ原子
オーダーで平坦なテラスであり、テラス（１）は、シリ
コン（１１１）面の１原子層に相当する約０．３ｎｍだ
けテラス（２）よりも高い。図２で（ａ）→（ｃ）に時
間が経過するとき各テラス（１），（２）の等高線が変
化しないことから、各テラス（１），（２）の平坦性が
原子オーダーで維持されていることが判る。また、テラ
ス（１）がエッチングされた後、テラス（２）は、エッ
チングされることなく原子オーダーで平坦な表面が残っ
ている。この結果から、シリコンの電位を−１．０４Ｖ
vs ＳＣＥに設定すると、シリコン表面が原子オーダー
の平坦性を保ちながら１層ごとにエッチングされること
が確認された。
オーダーで平坦なテラスであり、テラス（１）は、シリ
コン（１１１）面の１原子層に相当する約０．３ｎｍだ
けテラス（２）よりも高い。図２で（ａ）→（ｃ）に時
間が経過するとき各テラス（１），（２）の等高線が変
化しないことから、各テラス（１），（２）の平坦性が
原子オーダーで維持されていることが判る。また、テラ
ス（１）がエッチングされた後、テラス（２）は、エッ
チングされることなく原子オーダーで平坦な表面が残っ
ている。この結果から、シリコンの電位を−１．０４Ｖ
vs ＳＣＥに設定すると、シリコン表面が原子オーダー
の平坦性を保ちながら１層ごとにエッチングされること
が確認された。
【００１２】実施例２：１１Ｍ濃度のＮＨ4 Ｆ溶液を用
いて、種々な電位でｎ型シリコンをエッチングした。こ
のＮＨ4 Ｆ溶液中で、シリコンのレストポテンシャルＶ
1 は約−０．９７Ｖ vs ＳＣＥであった。シリコンの電
位を−１．２２Ｖ vs ＳＣＥに設定すると、エッチング
は進行しなかった。また、シリコンの電位を−０．８２
Ｖ vs ＳＣＥに設定すると、図３に示すように数原子層
に相当する凹凸状の表面、或いは島状の析出物のような
ものが表面全体に発生した。このことは、１１Ｍ濃度の
ＮＨ4 Ｆ溶液では、シリコン表面が原子オーダーでの平
坦性を保ちながら、１層ごとにエッチングされないこと
を示している。
いて、種々な電位でｎ型シリコンをエッチングした。こ
のＮＨ4 Ｆ溶液中で、シリコンのレストポテンシャルＶ
1 は約−０．９７Ｖ vs ＳＣＥであった。シリコンの電
位を−１．２２Ｖ vs ＳＣＥに設定すると、エッチング
は進行しなかった。また、シリコンの電位を−０．８２
Ｖ vs ＳＣＥに設定すると、図３に示すように数原子層
に相当する凹凸状の表面、或いは島状の析出物のような
ものが表面全体に発生した。このことは、１１Ｍ濃度の
ＮＨ4 Ｆ溶液では、シリコン表面が原子オーダーでの平
坦性を保ちながら、１層ごとにエッチングされないこと
を示している。
【００１３】これに対し、０．１Ｍ濃度のＮＨ4 Ｆ溶液
を用いてｎ型シリコンをエッチングすると、シリコン表
面が原子オーダーの平坦性を保ちながら、１層ごとにエ
ッチングされることをＳＴＭで観察した。このＮＨ4 Ｆ
溶液におけるシリコンのレストポテンシャルＶ1 は、約
−０．３１Ｖ vs ＳＣＥであった。シリコンの電位を−
０．８６Ｖ vs ＳＣＥに設定し、シリコン（１１１）表
面がエッチングされていく過程をＳＴＭで１２秒ごとに
観察した。
を用いてｎ型シリコンをエッチングすると、シリコン表
面が原子オーダーの平坦性を保ちながら、１層ごとにエ
ッチングされることをＳＴＭで観察した。このＮＨ4 Ｆ
溶液におけるシリコンのレストポテンシャルＶ1 は、約
−０．３１Ｖ vs ＳＣＥであった。シリコンの電位を−
０．８６Ｖ vs ＳＣＥに設定し、シリコン（１１１）表
面がエッチングされていく過程をＳＴＭで１２秒ごとに
観察した。
【００１４】観察結果を示す図４にみられるように、シ
リコン表面のエッチングは（ａ）→（ｂ）に進行した。
テラス（１）は、実施例１と同様にテラス（２）よりも
約０．３ｎｍ高かった。エッチングが（ａ）→（ｂ）と
進行したことから、各テラス（１），（２）は、原子オ
ーダーの平坦性を維持していることが判る。また、テラ
ス（１）がエッチングされた後、テラス（２）はエッチ
ングされることなく原子オーダーで平坦な表面を保って
いた。したがって、０．１Ｍ濃度のＮＨ4 Ｆ溶液中では
シリコンの電位を−０．８６Ｖ vs ＳＣＥに設定するこ
とにより、シリコン表面が原子オーダーの平坦性を保ち
ながら、１層ごとにエッチングされることが確認され
た。
リコン表面のエッチングは（ａ）→（ｂ）に進行した。
テラス（１）は、実施例１と同様にテラス（２）よりも
約０．３ｎｍ高かった。エッチングが（ａ）→（ｂ）と
進行したことから、各テラス（１），（２）は、原子オ
ーダーの平坦性を維持していることが判る。また、テラ
ス（１）がエッチングされた後、テラス（２）はエッチ
ングされることなく原子オーダーで平坦な表面を保って
いた。したがって、０．１Ｍ濃度のＮＨ4 Ｆ溶液中では
シリコンの電位を−０．８６Ｖ vs ＳＣＥに設定するこ
とにより、シリコン表面が原子オーダーの平坦性を保ち
ながら、１層ごとにエッチングされることが確認され
た。
【００１５】実施例３：ＮＨ4 Ｆを含み、更にＮＨ4 Ｏ
Ｈ及び／又はＨＦを加えた溶液でも、原子オーダーの平
坦性を維持しながらシリコンをエッチングすることが可
能である。たとえば、４０％ＮＨ4 Ｆ：ＮＨ4 ＯＨ（Ｎ
Ｈ3 として２８％含有）＝１０：１の割合に混合し、Ｎ
Ｈ4 Ｆの濃度が０．２７Ｍとなるように純水で希釈し
た。この溶液中でｎ型シリコンをエッチングした。この
溶液中におけるシリコンのレストポテンシャルＶ1 は、
約−０．７１Ｖ vs ＳＣＥであった。シリコンの電位を
−１．２Ｖ vs ＳＣＥに設定し、シリコン（１１１）表
面がエッチングされていく過程をＳＴＭで１２秒ごとに
観察した。観察結果を示す図５にみられるように、この
場合もシリコン（１１１）表面が原子オーダーの平坦性
を保ちながら１層ごとにエッチングされていた。
Ｈ及び／又はＨＦを加えた溶液でも、原子オーダーの平
坦性を維持しながらシリコンをエッチングすることが可
能である。たとえば、４０％ＮＨ4 Ｆ：ＮＨ4 ＯＨ（Ｎ
Ｈ3 として２８％含有）＝１０：１の割合に混合し、Ｎ
Ｈ4 Ｆの濃度が０．２７Ｍとなるように純水で希釈し
た。この溶液中でｎ型シリコンをエッチングした。この
溶液中におけるシリコンのレストポテンシャルＶ1 は、
約−０．７１Ｖ vs ＳＣＥであった。シリコンの電位を
−１．２Ｖ vs ＳＣＥに設定し、シリコン（１１１）表
面がエッチングされていく過程をＳＴＭで１２秒ごとに
観察した。観察結果を示す図５にみられるように、この
場合もシリコン（１１１）表面が原子オーダーの平坦性
を保ちながら１層ごとにエッチングされていた。
【００１６】図５の（１）及び（２）は、それぞれ原子
オーダーで平坦なテラスであり、テラス（１）は、実施
例１と同様にテラス（２）よりも約０．３ｎｍ高い。エ
ッチングが（ａ）→（ｂ）と進行したことから、各テラ
ス（１），（２）は、原子オーダーの平坦性を維持して
いることが判る。また、テラス（１）がエッチングされ
た後、テラス（２）はエッチングされることなく原子オ
ーダーで平坦な表面を保っていた。したがって、０．２
７Ｍ濃度のＮＨ4 Ｆを含む溶液中ではシリコンの電位を
−１．２Ｖ vs ＳＣＥに設定することにより、シリコン
表面が原子オーダーの平坦性を保ちながら、１層ごとに
エッチングされることが確認された。
オーダーで平坦なテラスであり、テラス（１）は、実施
例１と同様にテラス（２）よりも約０．３ｎｍ高い。エ
ッチングが（ａ）→（ｂ）と進行したことから、各テラ
ス（１），（２）は、原子オーダーの平坦性を維持して
いることが判る。また、テラス（１）がエッチングされ
た後、テラス（２）はエッチングされることなく原子オ
ーダーで平坦な表面を保っていた。したがって、０．２
７Ｍ濃度のＮＨ4 Ｆを含む溶液中ではシリコンの電位を
−１．２Ｖ vs ＳＣＥに設定することにより、シリコン
表面が原子オーダーの平坦性を保ちながら、１層ごとに
エッチングされることが確認された。
【００１７】
【発明の効果】以上に説明したように、本発明において
は、シリコン基板にレストポテンシャル以下の電位を印
加した状態で、ＮＨ4 Ｆを含む溶液によってエッチング
している。電位印加によってシリコン基板にカソード電
流が流れ、エッチング反応が緩和されると共にシリコン
基板表面全域に渡って均一化される。その結果、シリコ
ン基板は、原子オーダの平坦性を保ちながら一層ごとに
エッチングされていく。このようにしてエッチングされ
たシリコン基板は、表面の平坦性が高いことから高密
度，高機能半導体デバイスの作製に必要な微細加工に適
したものとなる。
は、シリコン基板にレストポテンシャル以下の電位を印
加した状態で、ＮＨ4 Ｆを含む溶液によってエッチング
している。電位印加によってシリコン基板にカソード電
流が流れ、エッチング反応が緩和されると共にシリコン
基板表面全域に渡って均一化される。その結果、シリコ
ン基板は、原子オーダの平坦性を保ちながら一層ごとに
エッチングされていく。このようにしてエッチングされ
たシリコン基板は、表面の平坦性が高いことから高密
度，高機能半導体デバイスの作製に必要な微細加工に適
したものとなる。
【図１】 シリコン基板をＮＨ4 Ｆ溶液に浸漬したとき
の電流電位曲線
の電流電位曲線
【図２】 ０．２７ＭＮＨ4 Ｆ溶液中でシリコン表面が
エッチングされていく過程を示すＳＴＭ像
エッチングされていく過程を示すＳＴＭ像
【図３】 １１ＭＮＨ4 Ｆ溶液によるシリコン表面のＳ
ＴＭ像
ＴＭ像
【図４】 ０．１ＭＮＨ4 Ｆ溶液中でシリコン表面がエ
ッチングされていく過程を示すＳＴＭ像
ッチングされていく過程を示すＳＴＭ像
【図５】 ０．２７Ｍ濃度のＮＨ4 Ｆを含む溶液中でシ
リコン表面がエッチングされていく過程を示すＳＴＭ像
リコン表面がエッチングされていく過程を示すＳＴＭ像
───────────────────────────────────────────────────── フロントページの続き (72)発明者 姚 學麟 宮城県仙台市太白区八木山本町１−５−１ −405 (72)発明者 板谷 謹悟 宮城県仙台市青葉区荒巻字青葉106 (72)発明者 作原 寿彦 宮城県仙台市太白区八木山東２−18−13
Claims (3)
- 【請求項１】 ＮＨ4 Ｆを含む溶液に浸漬したＳｉ基板
にレストポテンシャル以下の電位を印加し、前記Ｓｉ基
板を前記ＮＨ4 Ｆを含む溶液でエッチングすることを特
徴とするシリコンのエッチング方法。 - 【請求項２】 ＮＨ4 Ｆの濃度が１０Ｍ以下であるＮＨ
4 Ｆを含む溶液を使用する請求項１記載のエッチング方
法。 - 【請求項３】 レストポテンシャルからレストポテンシ
ャルより−１．５Ｖカソード側の範囲にある電位をシリ
コン基板に印加する請求項１記載のエッチング方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17346794A JP3384879B2 (ja) | 1994-07-01 | 1994-07-01 | シリコンのエッチング方法 |
| US08/450,307 US5650043A (en) | 1994-07-01 | 1995-05-25 | Etching method using NH4 F solution to make surface of silicon smooth in atomic order |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17346794A JP3384879B2 (ja) | 1994-07-01 | 1994-07-01 | シリコンのエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0813165A true JPH0813165A (ja) | 1996-01-16 |
| JP3384879B2 JP3384879B2 (ja) | 2003-03-10 |
Family
ID=15961026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17346794A Expired - Fee Related JP3384879B2 (ja) | 1994-07-01 | 1994-07-01 | シリコンのエッチング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5650043A (ja) |
| JP (1) | JP3384879B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7371694B2 (en) | 2004-02-13 | 2008-05-13 | Elpida Memory Inc. | Semiconductor device fabrication method and fabrication apparatus |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638365B2 (en) | 2001-10-09 | 2003-10-28 | Chartered Semiconductor Manufacturing Ltd. | Method for obtaining clean silicon surfaces for semiconductor manufacturing |
| JP2004288920A (ja) * | 2003-03-24 | 2004-10-14 | Denso Corp | 半導体基板のエッチング方法 |
| US7166539B2 (en) * | 2003-07-22 | 2007-01-23 | Micron Technology, Inc. | Wet etching method of removing silicon from a substrate |
| US7396770B2 (en) * | 2006-01-10 | 2008-07-08 | Hitachi Global Storage Technologies Netherlands B.V. | Post-parting etch to smooth silicon sliders |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482443A (en) * | 1983-12-30 | 1984-11-13 | At&T Technologies | Photoelectrochemical etching of n-type silicon |
| US5348627A (en) * | 1993-05-12 | 1994-09-20 | Georgia Tech Reserach Corporation | Process and system for the photoelectrochemical etching of silicon in an anhydrous environment |
-
1994
- 1994-07-01 JP JP17346794A patent/JP3384879B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-25 US US08/450,307 patent/US5650043A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7371694B2 (en) | 2004-02-13 | 2008-05-13 | Elpida Memory Inc. | Semiconductor device fabrication method and fabrication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5650043A (en) | 1997-07-22 |
| JP3384879B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581268B2 (ja) | 半導体基板の処理方法 | |
| JP5315596B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP4001662B2 (ja) | シリコンの洗浄方法および多結晶シリコンの作製方法 | |
| JPH0794725A (ja) | 半導体装置のゲート酸化膜形成法 | |
| JPH09106971A (ja) | 半導体デバイスの製造方法 | |
| JPH0878372A (ja) | 有機物除去方法及びその装置 | |
| KR20220001515A (ko) | 화합물 재료를 건식 에칭하는 방법 | |
| US8420550B2 (en) | Method for cleaning backside etch during manufacture of integrated circuits | |
| JPH11162876A (ja) | 半導体装置の製造装置及び製造方法 | |
| JP2000228380A (ja) | 洗浄方法 | |
| JPH0813165A (ja) | シリコンのエッチング方法 | |
| JP2003031548A (ja) | 基板表面の処理方法 | |
| JPH0745600A (ja) | 液中異物付着防止溶液とそれを用いたエッチング方法及び装置 | |
| KR20010051122A (ko) | 반도체 장치의 제조 방법 | |
| JP2004260189A (ja) | 洗浄液及びこれを利用した基板の洗浄方法 | |
| JP2008541467A (ja) | 選択エッチング後の表面処理 | |
| JP2001054768A (ja) | 洗浄方法及び洗浄装置 | |
| JP5630527B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP3329902B2 (ja) | 表面処理方法及び表面処理装置 | |
| JP6196094B2 (ja) | 半導体素子の製造方法 | |
| JP2602598B2 (ja) | 半導体基板の処理方法 | |
| JPH0992636A (ja) | 洗浄液およびその洗浄液を用いた洗浄方法 | |
| KR100235944B1 (ko) | 반도체소자의 세정 방법 | |
| JPH01316937A (ja) | 半導体基板の洗浄方法 | |
| JP2628729B2 (ja) | 半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |